KR20090050635A - 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 - Google Patents

반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 Download PDF

Info

Publication number
KR20090050635A
KR20090050635A KR1020070117201A KR20070117201A KR20090050635A KR 20090050635 A KR20090050635 A KR 20090050635A KR 1020070117201 A KR1020070117201 A KR 1020070117201A KR 20070117201 A KR20070117201 A KR 20070117201A KR 20090050635 A KR20090050635 A KR 20090050635A
Authority
KR
South Korea
Prior art keywords
layer
tin
copper
copper pillar
forming
Prior art date
Application number
KR1020070117201A
Other languages
English (en)
Other versions
KR100921919B1 (ko
Inventor
이강
홍상진
Original Assignee
(주)화백엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)화백엔지니어링 filed Critical (주)화백엔지니어링
Priority to KR1020070117201A priority Critical patent/KR100921919B1/ko
Priority to TW097140371A priority patent/TWI450336B/zh
Priority to JP2008273010A priority patent/JP2009124130A/ja
Priority to US12/271,737 priority patent/US7781325B2/en
Publication of KR20090050635A publication Critical patent/KR20090050635A/ko
Application granted granted Critical
Publication of KR100921919B1 publication Critical patent/KR100921919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명에 따른 구리기둥-주석범프는 반도체 칩 상에 형성되는 구리기둥-주석범프로서, 상기 구리기둥-주석범프는 칩 상에 형성되는 구리층과, 본 구리층의 상부와 측부를 전체적으로 감싸는 주석층을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 구리기둥-주석범프의 형성방법은, 반도체 칩 상에 구리기둥-주석범프를 형성하는 방법으로서, 상기 칩 상에 제 1 구리층을 형성하는 단계와, 상기 제 1 구리층 상에 포토레지스트를 도포하는 단계와, 본 포토레지스트 내에서 구리기둥이 형성될 부분을 노광하고 현상하는 단계와, 본 현상된 포토레지스트 부분에 구리기둥을 형성하는 단계와, 본 구리기둥 상부에 주석층을 형성하는 단계와, 상기 포토레지스트를 제거하는 단계와, 상기 구리기둥의 외부, 및 본 구리기둥이 위치하는 영역 이외의 영역으로부터 상기 제 1 구리층을 제거하는 단계와, 상기 구리기둥의 외부에 주석층을 형성하는 단계를 포함한다.
이에 의해, 포토레지스트의 노광을 통해 제작되는 미세 패턴에 의해 구리기둥-주석범프의 피치를 감소시키고, 또한 단 한번의 포토레지스트 패터닝 공정만을 이용하는 단순한 공정으로써, 고밀도 패키징을 가능하게 할 수 있다.
그리고, 낮은 전기저항성으로 인해 기생저항성분을 감소시킴으로써, 기생저항에 의한 신호지연을 감소시킬 수 있으며, 기계적인 스트레스 흡수층을 구성하기 위한 언더필(Underfill)이 보다 용이하게 스며들 수 있도록 구성할 수 있다.
구리, 기둥, 주석, 범프

Description

반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법{COPPER PILLAR TIN BUMP ON SEMICONDUCTOR CHIP AND METHOD OF FORMING OF THE SAME}
본 발명은 반도체 칩 상에 형성되는 구리기둥-주석범프 및 그의 형성방법에 관한 것으로서, 보다 상세하게는 한번의 포토레지스트 패터닝 공정을 통해 구리기둥-주석범프를 형성함으로써, 공정을 간소화시켜 제조비용을 절감할 수 있는 구리기둥-주석범프 및 그의 형성방법에 관한 것이다.
오늘날 전자제품의 급속한 발달을 가능케 한 4가지 핵심기술로는 반도체 설계기술, 반도체 패키징 기술, 제조기술, 소프트웨어 기술을 들 수 있다.
반도체 설계기술은 마이크론 이하의 선폭, 백만 개 이상의 셀(Cell), 고속의 데이터 처리, 보다 많은 열 방출 기술 등으로 발달하고 있으나, 이를 패키지하는 패키징 기술은 상대적으로 낙후되어 있어 반도체의 전기적 성능이 반도체 자체의 성능보다는 패키징과 이에 따른 전기 접속성에 의해 결정되고 있다.
실제로, 고속 전자제품의 전체 전기신호 지연은 50% 이상이 칩과 칩 사이에서 발생되는 패키징 지연에 의해 발생되며, 이는 향후 시스템의 크기가 대형화되는 경우 80% 이상을 차지할 것으로 예상되고 있으므로 패키징 기술의 중요성은 더욱 증대되고 있다.
근래, 반도체 칩 패키징 시장은 향상된 패키징 성능과 보다 작은 사이즈에 대한 시장 수요, 새로운 기판 기술 및 조립 공정의 개발로 인해 최근 급속히 성장하고 있는 추세이다.
이러한 패키징 기술로는 스크린 프린터를 이용하여 솔더 페이스트를 스크린 프린팅하는 방법이 주로 이용되어 왔으나, 메탈마스크의 최소 패턴 크기 및 최소 피치의 제한성 그리고, 솔더 페이스트의 프린팅 해상도로 인해 고밀도 반도체칩 패키징에 한계가 있었다.
한편, 최근에는 주석 전해도금 등을 이용한 고밀도 칩 패키징 기술이 개발되고 있으나, 칩과 보드 간의 얇은 패키징 두께 및 보드 상호간의 얇은 절연층으로 인한 높은 기생 커패시턴스를 야기할 수 있으며, 기계적인 스트레스 흡수층으로서의 역할을 충분히 발휘하지 못하므로 그 내구성에 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 포토레지스트의 노광을 통해 제작되는 미세 패턴에 의해 구리기둥-주석범프의 피치를 감소시킴으로써, 고밀도 패키징을 가능하게 할 수 있는 구리기둥-주석범프 및 그의 형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 단 한번의 포토레지스트 패터닝 공정만을 이용하는 단순한 공정에 의해 생산될 수 있으며, 고밀도 패키징을 가능케 하는 구리기둥-주석범프 및 그의 형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 낮은 전기저항성으로 인해 기생저항성분을 감소시킴으로써, 기생저항에 의한 신호지연을 감소시킬 수 있는 구리기둥-주석범프 및 그의 형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 기계적인 스트레스 흡수층을 구성하기 위한 언더필(Underfill)이 보다 용이하게 스며들 수 있도록 충분한 높이를 가지는 구리기둥-주석범프 및 그의 형성방법을 제공하는 것이다.
상기와 같은 본 발명의 목적을 달성하기 위해, 본 발명에 따른 구리기둥-주석범프는 반도체 칩 상에 형성되는 구리기둥-주석범프로서, 상기 구리기둥-주석범프는 칩 상에 형성되는 구리층과, 상기 구리층의 상부와 측부를 전체적으로 감싸는 주석층을 포함하는 것을 특징으로 한다.
여기서, 상기 구리층은 상기 칩 상에 형성된 제 1 구리층 및 본 제 1 구리층 상에 형성되는 구리기둥층으로 구성된다.
바람직하게는, 상기 제 1 구리층은 증착에 의해 형성되며, 상기 구리기둥층은 도금에 의해 형성된다.
또한, 상기 주석층은 상기 구리기둥층의 상부를 감싸는 상부주석층과 본 구리기둥층의 측부를 감싸는 측부주석층으로 구성되며, 상기 상부주석층과 본 측부주석층은 서로 다른 두께로 형성된다.
바람직하게는, 상기 상부주석층 및 측부주석층은 순수 주석으로 구성된다.
한편, 본 발명에 따른 구리기둥-주석범프의 형성방법은, 반도체 칩 상에 구리기둥-주석범프를 형성하는 방법으로서, 상기 칩 상에 제 1 구리층을 형성하는 단계와, 상기 제 1 구리층 상에 포토레지스트를 도포하는 단계와, 본 포토레지스트 내에서 구리기둥이 형성될 부분을 노광하고 현상하는 단계와, 본 현상된 포토레지스트 부분에 구리기둥을 형성하는 단계와, 본 구리기둥 상부에 상부주석층을 형성하는 단계와, 상기 포토레지스트를 제거하는 단계와, 상기 구리기둥의 측부, 및 본 구리기둥이 위치하는 영역 이외의 영역으로부터 상기 제 1 구리층을 제거하는 단계와, 상기 구리기둥의 측부에 측부주석층을 형성하는 단계를 포함한다.
바람직하게는, 상기 제 1 구리층은 증착에 의해 형성되며, 상기 구리기둥은 전기도금에 의해 형성된다.
바람직하게는, 상기 상부주석층 및 측부주석층은 순수주석으로 구성된다.
또한, 상기 상부주석층과 측부주석층은 서로 다른 두께로 형성된다.
여기서, 상기 상부주석층 또는 측부주석층 중의 하나 이상은 무전해도금으로 형성될 수 있다.
본 발명에 따른 구리기둥-주석범프 및 그의 형성방법에 의해, 포토레지스트의 노광을 통해 제작되는 미세 패턴에 의해 구리기둥-주석범프의 피치를 감소시킴으로써, 고밀도 패키징을 가능하게 할 수 있다.
또한, 단 한번의 포토레지스트 패터닝 공정만을 이용하는 단순한 공정으로써, 고밀도 패키징을 가능하게 할 수 있다.
또한, 낮은 전기저항성으로 인해 기생저항성분을 감소시킴으로써, 기생저항에 의한 신호지연을 감소시킬 수 있으며, 기계적인 스트레스 흡수층을 구성하기 위한 언더필(Underfill)이 보다 용이하게 스며들 수 있도록 구성할 수 있다.
또한, 기판 상에 칩이 패키징 된 이후, 전도되는 열에 의해 구리 성분이 미세하게 퍼져나가는 것을 방지하고 또한 구리 성분의 산화를 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명하기로 한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.
따라서, 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바 람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.
도 1 은 본 발명에 따른 구리기둥-주석범프의 단면도이다.
도 1 을 참조하면, 본 발명에 따른 구리기둥-주석범프(100)는 반도체 칩(10) 상에 형성되는 구리기둥-주석범프(100)로서, 본 구리기둥-주석범프(100)는 칩(10) 상에 형성되는 구리층(20, 30)과, 본 구리층(20, 30)의 상부와 측부를 전체적으로 감싸는 주석층(50)을 포함하는 것을 특징으로 한다.
여기서, 상기 구리층(20, 30)은 상기 칩(10) 상에 형성된 제 1 구리층(20) 상기 제 1 구리층(20) 상에 형성되는 구리기둥층(30)으로 구성된다.
통상적으로, 범프란 반도체 칩을 기판에 직접 접속하기 위한 전도성돌기를 의미한다. 이러한 범프의 역할은 두가지로서, 그 첫째는 패키징이 용이하도록 전극의 높이를 높이는 역할이고, 둘째는 전극재료를 외부전극과 접속이 용이한 재료로 교체하는 역할을 한다.
한편, 상기 범프의 모양은 표준 솔더 범프의 경우 리플로우(Reflow) 공정 후 표면장력 효과에 의해 볼(Ball) 모양이 형성되지만, 금과 같은 특정 금속으로 도금에 의해 구성되는 범프의 경우 사각기둥 모양으로 형성되기도 한다.
통상적인 상기 범프의 재질로는 금, 솔더, 구리 등의 금속재료, 수지에 금속재료가 혼합된 도전성수지 또는 수지표면에 금속재료를 피복한 수지-금속복합재료 등이 이용된다.
본 발명에 따른 구리기둥-주석범프(100)의 경우, 반도체 칩(100)의 전기적 접속을 위한 접속패드(12) 영역 상에 형성되는 제 1 구리층(20) 및 본 제 1 구리층(20) 상에 형성되는 구리기둥층(30)을 포함한다.
상기 제 1 구리층(20)은 상기 구리기둥층(30)의 도금 형성을 위해, 상기 접속패드(12)가 외부로 노출되는 상기 칩(100)의 일면에 증착공정을 통해 형성되며, 이후 상기 구리기둥층(30)은 상기 제 1 구리층(20) 상에 도금공정에 의해 형성된다.
상기 제 1 구리층(20) 및 구리기둥층(30)으로 구성되는 구리층(20, 30)에 의해, 높은 전기전도성 및 열전도성을 확보함으로써, 기생저항성분을 감소시켜 이러한 기생저항성분에 의한 신호지연을 방지할 수 있다.
또한, 구리층(20, 30)의 강도에 의해 패키징의 기계적 신뢰성을 향상시킬 수 있으며, 언더필(Underfill) 충진 공정 수행 시 용이하게 흘러들어갈 수 있는 공간을 확보할 수 있도록 한다.
상기 구리기둥층(30)의 단면 형상은 원형의 단면이 바람직하지만, 이에 한정되는 것은 아니며, 사각형의 단면 등으로 구성하는 것 역시 가능하다.
한편, 기판 상에 상기 칩(100)이 패키징 된 이후, 상기 구리층(20, 30)으로 전도되는 열에 의해 구리의 성분이 미세하게 퍼져나가는 것을 방지하고 또한 상기 구리층(20, 30)의 산화를 방지하기 위해, 본 발명에 따른 구리기둥-주석범프(100)의 경우 상기 구리층(20, 30)의 상부(50)뿐만이 아니라 전체 외면을 주석층(50, 52)으로 감싸게 된다.
여기서, 상기 주석층(50, 52)은 상기 구리기둥층(30)의 상부를 감싸는 상부주석층(50)과 상기 구리기둥층(30)의 측부를 감싸는 측부주석층(52)으로 구성되며, 상기 상부주석층(50)과 상기 측부주석층(52)은 서로 다른 두께로 형성된다.
본 발명에 따른 구리기둥-주석범프(100)에서 상기 상부주석층(50) 및 측부주석층(52)은 순수 주석성분으로 구성된다.
종래 전기적 접합을 위한 땜납으로서는, 주석과 납을 혼합함으로써 용융점이 낮은 합금을 형성하여 이용해 왔다. 그러나, 상기 납성분은 인체의 신장, 간, 혈액 및 중앙 신경체게 등을 손상시킬 수 있음이 의학적 연구를 통해 밝혀져 왔다.
최근 제조물에서 납의 사용을 제한 또는 금지시키는 국제법들이 제안되어 왔는데, 그중 가장 공격적이고 잘 알려진 노력은 2008년까지 전자제품에서 납을 금지하는 유럽연합의 전기전자장비 폐기물지침(Waste Directive in Electrical and Electronic Equipment)이다.
상기와 같이 상기 주석층(50, 52)을 무연의 순수 주석성분으로 구성함으로써, 각종 환경 관련 국제적 기준에 부합되면서도 환경친화적인 패키징을 구현할 수 있다.
도 2 및 도 3 은 본 발명에 따른 구리기둥-주석범프의 형성과정을 나타낸 도면이며, 도 4 는 본 발명에 따른 구리기둥-주석범프의 형성과정을 나타낸 플로우차트이다.
도 2 내지 4 를 참조하면, 본 발명에 따른 구리기둥-주석범프(100)의 형성방법은, 상기 칩(10) 상에 제 1 구리층(20)을 형성하는 단계(단계10)와, 상기 제 1 구리층(20) 상에 포토레지스트(40)를 도포하는 단계(단계20)와, 상기 포토레지스트(40) 내에서 구리기둥층이 형성될 부분(42)을 노광하고 현상하는 단계(단계30)와, 본 현상된 포토레지스트 부분(42)에 구리기둥층(30)을 형성하는 단계(단계40)와, 본 구리기둥층(30) 상부에 주석층(50)을 형성하는 단계(단계50)와, 포토레지스트(45)를 제거하는 단계(단계60)와, 상기 구리기둥층(30)의 외부, 및 본 구리기둥층(30)이 위치하는 영역 이외의 영역으로부터 상기 제 1 구리층(20)을 제거하는 단계(단계70)와, 상기 구리기둥층(30)의 외부에 주석층을 형성하는 단계(80)를 포함한다.
여기서, 상기 제 1 구리층(20)은 상기 구리기둥(30)의 도금 형성을 위해 반도체 칩(10) 상에 증착공정에 의해 형성된다(단계10).
이후, 상기 제 1 구리층(20)의 상부에는 구리기둥(30) 및 주석범프(50)의 형성을 위한 포토레지스트(40)가 도포된다(단계20).(도2a)
이후, 상기 포토레지스트(40) 내에서 상기 구리기둥층(30) 및 주석범프(50)가 형성될 부분은 마스크를 이용한 포토리소그라피 패터닝 공정을 통해 노광 및 현상되어 제거된다(단계30).(도2b)
이후, 상기 제거된 포토레지스트(42)가 위치하던 부분에는 도금에 의해 상기 구리기둥층(30)이 형성된다(단계40).(도2c)
상기 구리기둥층(30)의 높이는 상기 포토레지스트(40)의 두께에 의해 조절가능하며, 통상적으로는 상기 포토레지스트(40)의 두께를 50 마이크로미터 정도로 형성하는 것이 바람직하지만, 이에 한정되는 것은 아니다.
이때, 상기 구리기둥층(30)은 상기 포토레지스트(40)의 두께에 비해 일정 높이(h) 낮게 도금 형성되며, 상기 포토레지스트(40) 두께에 대한 상기 구리기둥(30)높이의 차, 즉 높이(h)는 5 마이크로미터 정도가 적절하지만, 이러한 높이(h) 역시 이에 한정되는 것은 아니다.
이후, 상기 구리기둥층(30)의 상부에는 상부주석층(50)이 도금에 의해 형성되어 높이(h)를 채우게 된다(단계50).(도2d)
이후, 상기 포토레지스트(45)는 솔벤트를 이용하여 제거되며(단계60), 이때 상기 구리기둥층(30) 및 상부주석층(50) 외부의 잔여 포토레지스트를 보다 완전히 제거하기 위해 대기압플라즈마를 이용할 수 있다.(도3a)
이후, 상기 구리기둥층(30)이 위치하는 영역 이외의 영역에 배치된 상기 제 1 구리층(20)은 에칭공정에 의해 제거됨으로써(단계70), 각 구리기둥층(30)은 전기적으로 분리된 구리기둥층을 형성하게 된다.(도3b)
이때, 상기 에칭공정에 의해 상기 제 1 구리층(20)뿐만 아니라 상기 구리기둥층(30)의 외부 역시 일정 정도(대략 제 1 구리층과 동일한 두께만큼) 제거된다.
이후, 상기 구리기둥층(30)의 제거된 두께만큼 주석층이 도금에 의해 형성됨으로써(단계80), 상기 구리기둥층(30)의 외부를 전체적으로 감싸는 측부주석층( 52)을 형성하게 된다.
여기서, 상기 상부주석층 및 측부주석층(50, 52)의 형성을 위해서는 전해도금 또는 무전해도금 중 어느 방식이든 이용가능하지만, 상기 측부주석층(52)의 형성을 위해서는 무전해도금 방식이 보다 용이하다.
이상, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명의 기술적 사상은 이러한 것에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해, 본 발명의 기술적 사상과 하기 될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 실시가 가능할 것이다.
첨부의 하기 도면들은, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 이해시키기 위한 것이므로, 본 발명은 하기 도면에 도시된 사항에 한정 해석되어서는 아니 된다.
도 1 은 본 발명에 따른 구리기둥-주석범프의 단면도이다.
도 2 및 도 3 은 본 발명에 따른 구리기둥-주석범프의 형성과정을 나타낸 도면이다.
도 4 는 본 발명에 따른 구리기둥-주석범프의 형성과정을 나타낸 플로우차트이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 기판 20: 제 1 구리층
30: 구리기둥층 50: 상부주석층
52: 측부주석층

Claims (10)

  1. 반도체 칩 상에 형성되는 구리기둥-주석범프로서,
    상기 구리기둥-주석범프는 칩 상에 형성되는 구리층과;
    상기 구리층의 상부와 측부를 전체적으로 감싸는 주석층을 포함하는 것을 특징으로 하는 구리기둥-주석범프.
  2. 제 1 항에 있어서,
    상기 구리층은 상기 칩 상에 형성된 제 1 구리층 및 본 제 1 구리층 상에 형성되는 구리기둥층으로 구성되는 것을 특징으로 하는 구리기둥-주석범프.
  3. 제 2 항에 있어서,
    상기 제 1 구리층은 증착에 의해 형성되며, 상기 구리기둥층은 도금에 의해 형성되는 것을 특징으로 하는 구리기둥-주석범프.
  4. 제 3 항에 있어서,
    상기 주석층은 상기 구리기둥층의 상부를 감싸는 상부주석층과 본 구리기둥층의 측부를 감싸는 측부주석층으로 구성되며, 상기 상부주석층과 본 측부주석층은 서로 다른 두께로 형성되는 것을 특징으로 하는 구리기둥-주석범프.
  5. 제 4 항에 있어서,
    상기 상기 상부주석층 및 측부주석층은 순수 주석으로 구성되는 것을 특징으로 하는 구리기둥-주석범프.
  6. 반도체 칩 상에 구리기둥-주석범프를 형성하는 방법으로서,
    상기 칩 상에 제 1 구리층을 형성하는 단계;
    상기 제 1 구리층 상에 포토레지스트를 도포하는 단계;
    상기 포토레지스트 내에서 구리기둥층이 형성될 부분을 노광하고 현상하는 단계;
    상기 현상된 포토레지스트 부분에 구리기둥층을 형성하는 단계;
    상기 구리기둥 상부에 상부주석층을 형성하는 단계;
    상기 포토레지스트를 제거하는 단계;
    상기 구리기둥의 측부, 및 본 구리기둥층이 위치하는 영역 이외의 영역으로부터 상기 제 1 구리층을 제거하는 단계;
    상기 구리기둥층의 측부에 측부주석층을 형성하는 단계를 포함하는 구리기둥-주석범프 형성방법.
  7. 제 6 항에 있어서,
    상기 제 1 구리층은 증착에 의해 형성되며, 상기 구리기둥층은 전기도금에 의해 형성되는 것을 특징으로 하는 구리기둥-주석범프 형성방법.
  8. 제 7 항에 있어서,
    상기 상부주석층 및 측부주석층은 순수주석으로 구성되는 것을 특징으로 하는 구리기둥-주석범프 형성방법.
  9. 제 8 항에 있어서,
    상기 상부주석층과 측부주석층은 서로 다른 두께로 형성되는 것을 특징으로 하는 구리기둥-주석범프 형성방법.
  10. 제 7 항에 있어서,
    상기 상부주석층 또는 측부주석층 중의 하나 이상은 무전해도금으로 형성되는 것을 특징으로 하는 구리기둥-주석범프 형성방법.
KR1020070117201A 2007-11-16 2007-11-16 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 KR100921919B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070117201A KR100921919B1 (ko) 2007-11-16 2007-11-16 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
TW097140371A TWI450336B (zh) 2007-11-16 2008-10-21 形成於半導體晶片上的銅柱－錫凸塊及其製造方法
JP2008273010A JP2009124130A (ja) 2007-11-16 2008-10-23 半導体チップに形成される銅柱−錫バンプ及びその形成方法
US12/271,737 US7781325B2 (en) 2007-11-16 2008-11-14 Copper pillar tin bump on semiconductor chip and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070117201A KR100921919B1 (ko) 2007-11-16 2007-11-16 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR20090050635A true KR20090050635A (ko) 2009-05-20
KR100921919B1 KR100921919B1 (ko) 2009-10-16

Family

ID=40641028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070117201A KR100921919B1 (ko) 2007-11-16 2007-11-16 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법

Country Status (4)

Country Link
US (1) US7781325B2 (ko)
JP (1) JP2009124130A (ko)
KR (1) KR100921919B1 (ko)
TW (1) TWI450336B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922008B2 (en) 2012-05-07 2014-12-30 Samsung Electronics Co., Ltd. Bump structure, having concave lateral sides, semiconductor package having the bump structure, and method of forming the bump structure
KR101628556B1 (ko) 2014-12-03 2016-06-08 현대자동차주식회사 강건한 격벽을 갖는 비실린더형 압력용기의 제조방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7919406B2 (en) * 2009-07-08 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming pillar bump structure having sidewall protection
US8679591B2 (en) * 2009-11-17 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing voids in a copper-tin interface and structure formed thereby
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
JP2013004921A (ja) * 2011-06-21 2013-01-07 Shinko Electric Ind Co Ltd 突起電極の製造方法
US8435881B2 (en) * 2011-06-23 2013-05-07 STAT ChipPAC, Ltd. Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
ES2573137T3 (es) * 2012-09-14 2016-06-06 Atotech Deutschland Gmbh Método de metalización de sustratos de célula solar
EP2711977B1 (en) 2012-09-19 2018-06-13 ATOTECH Deutschland GmbH Manufacture of coated copper pillars
CN104022090B (zh) 2013-02-28 2018-01-23 日月光半导体制造股份有限公司 半导体接合结构及方法，以及半导体芯片
US20150122662A1 (en) 2013-11-05 2015-05-07 Rohm And Haas Electronic Materials Llc Plating bath and method
US20150122661A1 (en) 2013-11-05 2015-05-07 Rohm And Haas Electronic Materials Llc Plating bath and method
TWI527177B (zh) * 2013-12-18 2016-03-21 相豐科技股份有限公司 晶片構件與晶片封裝體
CN103730382B (zh) * 2013-12-24 2016-08-24 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法
WO2016064350A1 (en) * 2014-10-23 2016-04-28 Agency For Science, Technology And Research Method of bonding a first substrate and a second substrate
EP3286358B1 (en) 2015-04-20 2019-03-20 ATOTECH Deutschland GmbH Electrolytic copper plating bath compositions and a method for their use
CN110678583B (zh) 2017-06-01 2022-09-30 巴斯夫欧洲公司 包含流平剂的锡合金电镀组合物
JP2021508359A (ja) 2017-12-20 2021-03-04 ビーエイエスエフ・ソシエタス・エウロパエアＢａｓｆ Ｓｅ 抑制剤を含むスズまたはスズ合金電気めっき用組成物
EP3775325A1 (en) 2018-03-29 2021-02-17 Basf Se Composition for tin-silver alloy electroplating comprising a complexing agent
SG11202009106XA (en) 2018-04-20 2020-11-27 Basf Se Composition for tin or tin alloy electroplating comprising suppressing agent
US20240060201A1 (en) 2019-09-16 2024-02-22 Basf Se Composition for tin-silver alloy electroplating comprising a complexing agent
KR20230121745A (ko) 2020-12-18 2023-08-21 바스프 에스이 레벨링제를 포함하는 주석 또는 주석 합금 전기도금을 위한 조성물
WO2023088795A1 (en) 2021-11-22 2023-05-25 Basf Se Composition for tin or tin alloy electroplating comprising a pyrazole-type antioxidant
WO2024022979A1 (en) 2022-07-26 2024-02-01 Basf Se Composition for tin or tin alloy electroplating comprising leveling agent

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632748A (en) * 1979-08-24 1981-04-02 Seiko Instr & Electronics Ltd Ic with bump and manufacture thereof
JPS6112047A (ja) * 1984-06-28 1986-01-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS62216346A (ja) * 1986-03-18 1987-09-22 Nippon Denso Co Ltd 集積回路装置のバンプ形成方法
JPH08222573A (ja) * 1994-12-16 1996-08-30 Casio Comput Co Ltd 突起電極を有する電子部品及び突起電極の形成方法並びに突 起電極を有する電子部品のボンディング方法
JP2002016096A (ja) * 2000-06-27 2002-01-18 Citizen Watch Co Ltd 半導体装置とその製造方法
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US20050003652A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
JP2005123247A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
US20080036070A1 (en) 2003-12-02 2008-02-14 Great Wall Semiconductor Corporation Bond Wireless Package
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
TWI255157B (en) * 2004-10-26 2006-05-11 Phoenix Prec Technology Corp Method for fabricating conductive connection structure of circuit board
TWI240979B (en) * 2004-10-28 2005-10-01 Advanced Semiconductor Eng Bumping process
US7391112B2 (en) * 2005-06-01 2008-06-24 Intel Corporation Capping copper bumps
TW200711154A (en) * 2005-09-08 2007-03-16 Advanced Semiconductor Eng Flip-chip packaging process
JP2006279062A (ja) * 2006-05-25 2006-10-12 Nec Corp 半導体素子および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922008B2 (en) 2012-05-07 2014-12-30 Samsung Electronics Co., Ltd. Bump structure, having concave lateral sides, semiconductor package having the bump structure, and method of forming the bump structure
KR101628556B1 (ko) 2014-12-03 2016-06-08 현대자동차주식회사 강건한 격벽을 갖는 비실린더형 압력용기의 제조방법

Also Published As

Publication number Publication date
JP2009124130A (ja) 2009-06-04
TWI450336B (zh) 2014-08-21
TW200924064A (en) 2009-06-01
US20090127708A1 (en) 2009-05-21
US7781325B2 (en) 2010-08-24
KR100921919B1 (ko) 2009-10-16

Similar Documents

Publication Publication Date Title
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US7790270B2 (en) Wiring board and semiconductor device
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JP4183199B2 (ja) 半導体パッケージ及びその製造方法
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2008226945A (ja) 半導体装置およびその製造方法
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP5370599B2 (ja) 電子部品モジュールおよび電子部品素子
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN101523594A (zh) 半导体封装和用于制造半导体封装的方法
US9559076B2 (en) Package having substrate with embedded metal trace overlapped by landing pad
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
US20160225706A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US10276465B2 (en) Semiconductor package assembly
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2008305931A (ja) 半導体装置及びその製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
KR20110013902A (ko) 패키지 및 그 제조방법
KR101534849B1 (ko) 플립칩 패키지 및 그 제조방법
JP2010040891A (ja) 部品内蔵配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121109

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee