JPS62216346A - 集積回路装置のバンプ形成方法 - Google Patents

集積回路装置のバンプ形成方法

Info

Publication number
JPS62216346A
JPS62216346A JP5832186A JP5832186A JPS62216346A JP S62216346 A JPS62216346 A JP S62216346A JP 5832186 A JP5832186 A JP 5832186A JP 5832186 A JP5832186 A JP 5832186A JP S62216346 A JPS62216346 A JP S62216346A
Authority
JP
Japan
Prior art keywords
film
bump
resist film
circuit device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5832186A
Other languages
English (en)
Inventor
Hirohito Shiotani
塩谷 博仁
Yoshi Yoshino
吉野 好
Kenichi Ao
建一 青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP5832186A priority Critical patent/JPS62216346A/ja
Publication of JPS62216346A publication Critical patent/JPS62216346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、フリップチップ集積回路装置において、端
子接続用として用いられる銅で構成されるバンプを形成
する集積回路装置のバンプ形成方法に関する。
[従来の技術] 複数の半導体基板を積層するような構造のフリップチッ
プ型の半導体回路装置を構成する場合、半導体基板相互
を接続するために、各半導体基板面には突出する構造の
端子体となるバンプが形成されている。このバンプは、
例えば銅によって構成されるもので、例えば第5図で示
すような手段によって形成される。
すなわち、バンプを形成するための基板11の面上には
、まずCrの蒸着膜による第1の膜12が形成され、さ
らにこの第1の膜12の上に銅(C)の蒸着膜による第
2の膜工3が形成されている。そして、この第2の蒸着
膜13の上にバンプを形成するようになるもので、まず
(A)図に示すようにバンプを形成する部分に開口14
を形成したレジスト膜15を上記第2の膜13上に形成
する。そして、(B)図で示すように上記レジスト膜1
5の開口4部分に同のメッキを施すもので、このメッキ
は上記開口14の上部から溢れる状態となるように施し
て、このメッキ部分によってバンプ本体部1Gが形成さ
れるようにしている。すなわち、バンプ16は」二部に
傘状部を有するきのこ状に形成されるもので、その後上
記レジスト膜14を除去し、このレジスト膜14の除去
後にエツチングによって上記本体部16部分を除く部分
の第1の膜12および第2の膜I3を除去し、(C)図
で示すようにきのこ状のバンプ10が形成されるように
なるものである。
しかし、このような形状のバンプ1oでは、横方向のス
トレスに対して充分な強度を設定することができないも
のであり、フリップチップ半導体回路装置の信頼性を向
上させるための障害の1つとなっている。
[発明が解決しようとする問題点コ この発明は上記のような点に鑑みなされたちので、特に
横方向にストレスに対して充分な強度が設定される構造
のバンプが容易に構成されるようにして、この種の半導
体回路装置の組立て作業性の向上並びに信頼性の向上が
計れるようにする半導体回路装置にバンプ形成方法を提
供しようとするものである。
[問題点を解決するための手段] すなわち、この発明に係るバンプ形成方法は、基板面に
形成された銅による蒸着膜上に、バンプを形成する部分
に対応して開口を形成したレジスト膜を形成すると共に
、このレジスト膜の上記開口部内に銅のメッキを施す。
そして、上記レジスト膜を除去した後、上記メッキ部分
を陽極として電解研磨を行ない、その後上記メッキ部分
を除いてエツチングを施して」1記蒸着膜部分を除去し
てバンプを形成させるものである。
[作用] 上記のようなバンプ形成方法によれば、レジスト膜を除
去した状態で円筒状態のメッキ部分が銅の蒸着膜上に形
成されるようになるもので、このような形状のメッキ部
分を陽極として電解研磨を実行するようにすると、上記
円筒状のメッキ部分のエツジ部分に電界が集中し、この
エツジ部分が他の部分に比べて速く溶解するようになる
。したがって、角部分が取れた状態の半球状のバンプが
形成されるようになるものであり、特にこのバンプは横
方向のストレスに対して充分な強度が設定されるように
なるものである。
[発明の実施例コ 以下図面を参照してこの発明の一実施例を説明する。第
1図乃至第4図はバンプ10を形成する過程を順次示し
ているもので、半導体基板11の表面上には第1図で示
すようにCrによる第1の蒸着膜12およびCuによる
第2の蒸着膜18が形成されている。そして、上記第2
の蒸着膜13の上にフィルムレジスト膜21が形成され
るもので、このレジスト膜21にはバンプ形成部分に対
応して開口22が形成されている。この場合、上記レジ
スト膜21は形成しようとするバンプの高さ以上の厚さ
に設定されている。そして、このレジスト膜21の開口
22の内部にバンプ基材23を銅メッキによって形成す
る。そして、このバンプ基材23が形成された状態で上
記レジスト膜21を除去して、例えば円柱状のバンプ基
材23を残すようにする。
次に、上記レジスト膜21を取り除いた残りの部分をエ
ツチング槽に入れ、第2図で示すようにバンプ基材13
に対応する第2の蒸着膜13を陽極とし、またバンプ基
材23に対向する陰極24を設定して電解研磨を実行さ
せる。
このような電解研磨を実行すると、柱状のバンプ基材2
3のエツジ部分25に電界が集中するようになり、この
エツジ部分25が第3図で示すように選択的に速く溶は
出すようになる。したがって、この電解研磨の進行に伴
って、上記バンプ基材23の角部分が次第に丸くなり、
また第1および第2の蒸着膜12および13の部分もエ
ツチング除去されるようになって、第4図で示すように
断面半球状のバンプ26が形成されるようになるもので
ある。
ここで、上記電解研磨によって成型されるエツジ部分の
丸みの度合いは、電解強度に依存するものであり、球面
状態の銅バンプが効果的に形成されるものである。
[発明の効果コ 以上のようにこの発明に係るバンプ形成方法によれば、
充分に簡単な手段によってフリップチップ半導体回路装
置を構成するためのバンプが形成されるものであり、こ
の場合形成されるバンプの形状が半球状になる。したが
って、特に横方向からのストレスに対して強度が充分に
設定されるものであり、信頼性の高いフリップチップ半
導体回路装置が構成できるようになるものである。
【図面の簡単な説明】
第1図乃至第4図はこの発明の一実施例に係る半導体回
路装置のバンプ形成方法の形成過程を順次説明する図、
第5図は従来のバンプ形成過程を説明するための図であ
る。 11・・・半導体基板、12・・・第1の蒸着膜(Cr
 )、13・・・第2の蒸着膜(CLI)、21・・・
フィルムレジスト膜、22・・・開口、23・・・バン
プ基材、25・・・エツジ部分、26・・・バンプ。 出願人代理人 弁理士 鈴江武彦 第2図 第3図 第4図 (A) (B) 第5図

Claims (1)

  1. 【特許請求の範囲】 半導体基板の表面上に形成した銅の蒸着膜の上に、バン
    プの形成場所に対応して開口を形成したレジスト膜を形
    成する手段と、 上記レジスト膜の開口部分に銅の層を形成する手段と、 上記レジスト膜を除去し、上記銅の層部分を陽極として
    エッチング槽内で電解研磨する手段とを具備し、 上記陽極研磨によって、上記レジスト膜の開口部分に対
    応して形成された銅層の角部分が溶解され、頂部が曲面
    状に形成されるようにしたことを特徴とする集積回路の
    バンプ形成方法。
JP5832186A 1986-03-18 1986-03-18 集積回路装置のバンプ形成方法 Pending JPS62216346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5832186A JPS62216346A (ja) 1986-03-18 1986-03-18 集積回路装置のバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5832186A JPS62216346A (ja) 1986-03-18 1986-03-18 集積回路装置のバンプ形成方法

Publications (1)

Publication Number Publication Date
JPS62216346A true JPS62216346A (ja) 1987-09-22

Family

ID=13081012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5832186A Pending JPS62216346A (ja) 1986-03-18 1986-03-18 集積回路装置のバンプ形成方法

Country Status (1)

Country Link
JP (1) JPS62216346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124130A (ja) * 2007-11-16 2009-06-04 Hwabeak Engineering Co Ltd 半導体チップに形成される銅柱−錫バンプ及びその形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124130A (ja) * 2007-11-16 2009-06-04 Hwabeak Engineering Co Ltd 半導体チップに形成される銅柱−錫バンプ及びその形成方法

Similar Documents

Publication Publication Date Title
US7329951B2 (en) Solder bumps in flip-chip technologies
US4210926A (en) Intermediate member for mounting and contacting a semiconductor body
US3501681A (en) Face bonding of semiconductor devices
US9241403B2 (en) Method for producing a structure for microelectronic device assembly
US3484341A (en) Electroplated contacts for semiconductor devices
KR20010062416A (ko) 반도체 장치 및 그 제조 방법
KR101402450B1 (ko) 반도체소자 탑재용 기판 및 그 제조 방법
CN100514584C (zh) 半导体装置的制造方法、半导体装置、电路基片和设备
US6319846B1 (en) Method for removing solder bodies from a semiconductor wafer
US20020135069A1 (en) Electroplating methods for fabricating microelectronic interconnects
US4139434A (en) Method of making circuitry with bump contacts
CN112106191A (zh) 用于晶片级芯片封装的半导体结构和方法
JPS62216346A (ja) 集積回路装置のバンプ形成方法
JPS59154041A (ja) 半導体装置の電極形成方法
CN115312451A (zh) 超导衬底穿孔
JPH09139387A (ja) 半導体装置の電極形成方法
JP2002180299A (ja) 選択的電気化学エッチング方法およびそれに用いるエッチング液
JP2005093652A (ja) 半導体装置
JPH03198342A (ja) 半導体装置の製造方法
CN116960058B (zh) 转接板的制备方法及转接板
JP2581258B2 (ja) バンプ電極の形成方法
JPH0350733A (ja) 半導体装置の製造方法
JPS63240049A (ja) 転写用バンプの製造方法
JPH0346233A (ja) バンプの製造方法
JP2001077145A (ja) 半導体装置の製造方法