JP2581258B2 - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JP2581258B2 JP2581258B2 JP2104454A JP10445490A JP2581258B2 JP 2581258 B2 JP2581258 B2 JP 2581258B2 JP 2104454 A JP2104454 A JP 2104454A JP 10445490 A JP10445490 A JP 10445490A JP 2581258 B2 JP2581258 B2 JP 2581258B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrode
- bump
- resist pattern
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板上に外部と電気的に接続するため
のバンプ電極を形成する方法に関する。
のバンプ電極を形成する方法に関する。
赤外線イメージセンサとして、従来より半導体基板上
に赤外線検出素子が配設されている光電変換用半導体チ
ップと、検出信号を処理する回路が形成されたシリコン
IC半導体チップとを組み合せたハイブリッド型赤外線イ
メージセンサが知られている。両者を電気的，機械的に
接続する方法としては両チップにインジウム等の軟質金
属からなるバンプ電極を形成し、目合わせして熱圧着す
るものが一般的である。また、光電変換用半導体チップ
としてはＰ型HgCdTe上にPNダイオードが配列されている
ものであり、これに結合するシリコンIC半導体チップは
HgCdTeのPNダイオードからの光電変換信号がバンプ電極
を介して高濃度Ｎ型領域へ入力される。
に赤外線検出素子が配設されている光電変換用半導体チ
ップと、検出信号を処理する回路が形成されたシリコン
IC半導体チップとを組み合せたハイブリッド型赤外線イ
メージセンサが知られている。両者を電気的，機械的に
接続する方法としては両チップにインジウム等の軟質金
属からなるバンプ電極を形成し、目合わせして熱圧着す
るものが一般的である。また、光電変換用半導体チップ
としてはＰ型HgCdTe上にPNダイオードが配列されている
ものであり、これに結合するシリコンIC半導体チップは
HgCdTeのPNダイオードからの光電変換信号がバンプ電極
を介して高濃度Ｎ型領域へ入力される。
ところで、従来のバンプ電極形成方法（例えば特開昭
60−217646号参照）を第２図（ａ）〜（ｅ）に示す。こ
の方法では、まず第２図（ａ）に示すように、バンプ電
極形成領域26である高濃度Ｎ型領域22上の信号入力電極
23が配列されたＰ型半導体基板21上に、同図（ｂ）に示
すようにメッキ下地とする金属膜25を全面に形成する。
図中、24は半導体基板21に形成された回路素子、29は絶
縁層である。次に、同図（ｃ）に示すようにバンプ電極
形成領域26上に開口を設けたレジストパターン27を形成
し、続いてメッキ下地金属膜25を陰極としレジストパタ
ーン27をマスクとしてバンプ電極28をメッキ成長させ
る。その後、同図（ｄ）に示すようにレジストパターン
27を除去し、続いて同図（ｅ）に示すように形成された
バンプ電極28をマスクとしてメッキ下地金属膜25をエッ
チング除去して各素子間を電気的に切り離し、バンプ電
極形成が完了する。
60−217646号参照）を第２図（ａ）〜（ｅ）に示す。こ
の方法では、まず第２図（ａ）に示すように、バンプ電
極形成領域26である高濃度Ｎ型領域22上の信号入力電極
23が配列されたＰ型半導体基板21上に、同図（ｂ）に示
すようにメッキ下地とする金属膜25を全面に形成する。
図中、24は半導体基板21に形成された回路素子、29は絶
縁層である。次に、同図（ｃ）に示すようにバンプ電極
形成領域26上に開口を設けたレジストパターン27を形成
し、続いてメッキ下地金属膜25を陰極としレジストパタ
ーン27をマスクとしてバンプ電極28をメッキ成長させ
る。その後、同図（ｄ）に示すようにレジストパターン
27を除去し、続いて同図（ｅ）に示すように形成された
バンプ電極28をマスクとしてメッキ下地金属膜25をエッ
チング除去して各素子間を電気的に切り離し、バンプ電
極形成が完了する。
このようなメッキ方法によれば、５μｍ以上の厚さを
必要とするバンプ電極も容易に形成することができる
が、その反面メッキ下地金属を除去する工程には問題が
あった。即ち、チップ内のバンプ電極の高さを均一にす
るにはメッキ下地金属を厚くする必要があるが、メッキ
後これをエッチング除去する際に、回路素子が形成され
た部分もエッチング液にさらされたり、あるいはイオン
衝撃を受けたりして素子特性を劣化させる等の問題があ
り、良品率及び信頼生が不十分であった。
必要とするバンプ電極も容易に形成することができる
が、その反面メッキ下地金属を除去する工程には問題が
あった。即ち、チップ内のバンプ電極の高さを均一にす
るにはメッキ下地金属を厚くする必要があるが、メッキ
後これをエッチング除去する際に、回路素子が形成され
た部分もエッチング液にさらされたり、あるいはイオン
衝撃を受けたりして素子特性を劣化させる等の問題があ
り、良品率及び信頼生が不十分であった。
本発明の目的は、メッキ下地金属の除去に伴う上記の
問題を解決し、良品率と信頼生を向上させたバンプ電極
の形成方法を提供することにある。
問題を解決し、良品率と信頼生を向上させたバンプ電極
の形成方法を提供することにある。
前記目的を達成するため、本発明に係るバンプ電極の
形成方法においては、Ｐ型半導体基板上に配列された高
濃度Ｎ型領域へのバンプ電極の形成方法であって、 前記半導体基板上に前記高濃度Ｎ型領域の各々に対応
させて基板電極を設け、各々のバンプ形成領域と、対応
する前記基板電極とを結ぶ部分とに開口を設けた第一の
レジストパターンを形成し、メッキ下地とする金属膜を
全面に成膜してから前記第一のレジストパターンを溶解
除去すると共にその上に成膜された前記金属膜を除去し
て前記開口部にのみメッキ下地金属パターンを形成し、
続いて前記バンプ形成領域上に開口を設けた第二のレジ
ストパターンを形成した後、前記半導体基板を陰極と
し、前記第二のレジストパターンをマスクとしてバンプ
電極金属をメッキ形成し、続いて第三のレジストパター
ンをマスクとして前記バンプ形成領域と基板電極とを結
ぶ部分の前記メッキ下地金属を除去するものである。
形成方法においては、Ｐ型半導体基板上に配列された高
濃度Ｎ型領域へのバンプ電極の形成方法であって、 前記半導体基板上に前記高濃度Ｎ型領域の各々に対応
させて基板電極を設け、各々のバンプ形成領域と、対応
する前記基板電極とを結ぶ部分とに開口を設けた第一の
レジストパターンを形成し、メッキ下地とする金属膜を
全面に成膜してから前記第一のレジストパターンを溶解
除去すると共にその上に成膜された前記金属膜を除去し
て前記開口部にのみメッキ下地金属パターンを形成し、
続いて前記バンプ形成領域上に開口を設けた第二のレジ
ストパターンを形成した後、前記半導体基板を陰極と
し、前記第二のレジストパターンをマスクとしてバンプ
電極金属をメッキ形成し、続いて第三のレジストパター
ンをマスクとして前記バンプ形成領域と基板電極とを結
ぶ部分の前記メッキ下地金属を除去するものである。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のバンプ電極形成方法の一実施例を工
程順に示す断面図であり、この例では半導体基板として
シリコンを用い、バンプ電極金属としてインジウムを用
いている。
程順に示す断面図であり、この例では半導体基板として
シリコンを用い、バンプ電極金属としてインジウムを用
いている。
まず、第１図（ａ）に示すように半導体基板１はＰ型
のシリコンからなり、光電変換用半導体チップのPNダイ
オードから光電変換信号を入力する高濃度Ｎ型領域２に
接続された信号入力電極３と回路素子４が配列されたも
のであるが、それ以外に更に各々の高濃度Ｎ型領域２、
即ち信号入力電極３に対応させて基板電極５を設けてお
く。ここで信号入力電極３は高濃度Ｎ型領域２上の絶縁
層６の開口部に形成されたアルミニウムからなってお
り、バンプ形成領域７はこれに電気的接続を行うバンプ
を形成する領域である。また、基板電極５は高濃度Ｐ型
領域８上の絶縁層６の開口部に形成されたアルミニウム
からなる。
のシリコンからなり、光電変換用半導体チップのPNダイ
オードから光電変換信号を入力する高濃度Ｎ型領域２に
接続された信号入力電極３と回路素子４が配列されたも
のであるが、それ以外に更に各々の高濃度Ｎ型領域２、
即ち信号入力電極３に対応させて基板電極５を設けてお
く。ここで信号入力電極３は高濃度Ｎ型領域２上の絶縁
層６の開口部に形成されたアルミニウムからなってお
り、バンプ形成領域７はこれに電気的接続を行うバンプ
を形成する領域である。また、基板電極５は高濃度Ｐ型
領域８上の絶縁層６の開口部に形成されたアルミニウム
からなる。
次に第１図（ｂ）に示すように、信号入力電極３上の
バンプ形成領域７、及び基板電極５を結ぶ部分に開口を
設けた第一のレジストパターン９を形成する。ここで第
一のレジストパターン９は次の工程を容易にするため、
好ましくは周知のリフトオフ用処理を行い、逆テーパ形
状としておく。
バンプ形成領域７、及び基板電極５を結ぶ部分に開口を
設けた第一のレジストパターン９を形成する。ここで第
一のレジストパターン９は次の工程を容易にするため、
好ましくは周知のリフトオフ用処理を行い、逆テーパ形
状としておく。
次に第１図（ｃ）に示すようにメッキ下地とする金属
膜10を全面に蒸着する。この金属膜10としては電極3,5
及び絶縁層６に強固に付着するものであれば良く、この
例の場合にはクロムやチタン、又はそれらと銅や金等と
の積層膜を用いることができる。
膜10を全面に蒸着する。この金属膜10としては電極3,5
及び絶縁層６に強固に付着するものであれば良く、この
例の場合にはクロムやチタン、又はそれらと銅や金等と
の積層膜を用いることができる。
これに続いて同図（ｄ）に示すようにいわゆるリフト
オフ工程として第一のレジストパターン９を溶解除去す
ると共にその上に成膜された不用の金属膜10を除去す
る。これにより第一のレジストパターン９の開口、即ち
バンプ形成領域７、及び基板電極５とを結ぶ部分にのみ
メッキ下地金属パターン11が形成される。このとき、バ
ンプ形成領域７と基板電極５とはメッキ下地金属パター
ン11により電気的に接続される。
オフ工程として第一のレジストパターン９を溶解除去す
ると共にその上に成膜された不用の金属膜10を除去す
る。これにより第一のレジストパターン９の開口、即ち
バンプ形成領域７、及び基板電極５とを結ぶ部分にのみ
メッキ下地金属パターン11が形成される。このとき、バ
ンプ形成領域７と基板電極５とはメッキ下地金属パター
ン11により電気的に接続される。
次に同図（ｅ）に示すようにこのメッキ下地金属パタ
ーン11上に開口を設けた第二のレジストパターン12を形
成し、続いて同図（ｆ）に示すように半導体基板のウェ
ハー周辺部のメッキ用基板電極13を陰極としてメッキ液
との間に電界を印加して電気メッキを行う。この電気メ
ッキの際にメッキ成長させるべきメッキ下地金属パター
ン11は信号入力電極３から、高濃度Ｎ型領域２、対応す
る基板電極５、半導体基板１を通じて周辺部のメッキ用
基板電極13に順バイアス方向でつながり、メッキ電流が
流れる。こうして第二のレジストパターン12をマスクと
して開口部にのみインジウム14がメッキ成長される。
ーン11上に開口を設けた第二のレジストパターン12を形
成し、続いて同図（ｆ）に示すように半導体基板のウェ
ハー周辺部のメッキ用基板電極13を陰極としてメッキ液
との間に電界を印加して電気メッキを行う。この電気メ
ッキの際にメッキ成長させるべきメッキ下地金属パター
ン11は信号入力電極３から、高濃度Ｎ型領域２、対応す
る基板電極５、半導体基板１を通じて周辺部のメッキ用
基板電極13に順バイアス方向でつながり、メッキ電流が
流れる。こうして第二のレジストパターン12をマスクと
して開口部にのみインジウム14がメッキ成長される。
このメッキ終了後に第二のレジストパターン12を除去
し、続いて同図（ｇ）に示すように第三のレジストパタ
ーン15をマスクとしてバンプ形成領域７と基板電極５と
を結ぶ部分のメッキ下地金属を除去し、同図（ｈ）に示
すように所定のインジウムバンプ14の形成が完了する。
し、続いて同図（ｇ）に示すように第三のレジストパタ
ーン15をマスクとしてバンプ形成領域７と基板電極５と
を結ぶ部分のメッキ下地金属を除去し、同図（ｈ）に示
すように所定のインジウムバンプ14の形成が完了する。
以上示した本発明の形成方法では第２図に示した従来
の方法と異なり、メッキ後にインジウム下地金属をエッ
チング除去する工程ではアクティブな回路素子部分はレ
ジストパターンに保護されており、エッチングによる特
性劣化はない。また、各バンプ形成領域へのメッキ電流
供給は半導体基板を通じて行っており、その抵抗による
電圧降下、メッキ不均一性等の問題がない。これは、従
来の方法では半導体基板上に配列されたバンプ電極形成
領域の各々へメッキ電流を供給するためにメッキ下地金
属を全面に付けておかなければならななかったのに対
し、本発明の方法では半導体基板自体を共通電極とし、
バンプ形成領域と基板電極とを結ぶ部分にのみメッキ下
地金属を形成するためである。これにより本発明の形成
方法では、従来の方法での問題点、即ち不用のメッキ下
地金属膜を除去する際に回路素子を特性劣化させること
はない。
の方法と異なり、メッキ後にインジウム下地金属をエッ
チング除去する工程ではアクティブな回路素子部分はレ
ジストパターンに保護されており、エッチングによる特
性劣化はない。また、各バンプ形成領域へのメッキ電流
供給は半導体基板を通じて行っており、その抵抗による
電圧降下、メッキ不均一性等の問題がない。これは、従
来の方法では半導体基板上に配列されたバンプ電極形成
領域の各々へメッキ電流を供給するためにメッキ下地金
属を全面に付けておかなければならななかったのに対
し、本発明の方法では半導体基板自体を共通電極とし、
バンプ形成領域と基板電極とを結ぶ部分にのみメッキ下
地金属を形成するためである。これにより本発明の形成
方法では、従来の方法での問題点、即ち不用のメッキ下
地金属膜を除去する際に回路素子を特性劣化させること
はない。
なお、以上の実施例でメッキ浴としては、スルファミ
ン酸浴や硫酸浴，ホウフッ化浴等の周知のインジウムメ
ッキ浴を用いることができる。更に、半導体基板として
シリコンを用いバンプ電極金属としてインジウムを用い
た例を示したが、半導体基板としてはヒ化ガリウムやイ
ンジウムアンチモン等の通常の半導体で良く、又バンプ
電極金属としてはアンチモンやビスマス，鉛，錫，亜鉛
等の軟質金属やこれらと銅，金等の金属とを積層したも
のでも良く、本発明の形成方法は同様に適用することが
できる。
ン酸浴や硫酸浴，ホウフッ化浴等の周知のインジウムメ
ッキ浴を用いることができる。更に、半導体基板として
シリコンを用いバンプ電極金属としてインジウムを用い
た例を示したが、半導体基板としてはヒ化ガリウムやイ
ンジウムアンチモン等の通常の半導体で良く、又バンプ
電極金属としてはアンチモンやビスマス，鉛，錫，亜鉛
等の軟質金属やこれらと銅，金等の金属とを積層したも
のでも良く、本発明の形成方法は同様に適用することが
できる。
以上説明したように本発明によれば、メッキ下地金属
の除去の際に回路素子が形成された部分がエッチング液
にさらされたり、あるいはイオン衝撃を受けたりして素
子特性を劣化させる等の問題なく、良品率と信頼性を向
上させることができる。
の除去の際に回路素子が形成された部分がエッチング液
にさらされたり、あるいはイオン衝撃を受けたりして素
子特性を劣化させる等の問題なく、良品率と信頼性を向
上させることができる。
第１図（ａ）〜（ｈ）は本発明に係るバンプ電極形成方
法の一実施例を工程順に示す断面図、第２図（ａ）〜
（ｅ）は従来のバンプ電極形成方法を説明するために工
程順に示す断面図である。 1,21……半導体基板、2,22……高濃度Ｎ型領域 3,23……信号入力電極、4,24……回路素子 ５……基板電極、6,29……絶縁層 7,26……バンプ電極形成領域、８……高濃度Ｐ型領域 ９……第一のレジストパターン 10,25……メッキ下地金属膜 11……メッキ下地金属パターン 12……第二のレジストパターン 13……メッキ用基板電極、14……インジウムバンプ 15……第三のレジストパターン 27……レジストパターン、28……バンプ電極
法の一実施例を工程順に示す断面図、第２図（ａ）〜
（ｅ）は従来のバンプ電極形成方法を説明するために工
程順に示す断面図である。 1,21……半導体基板、2,22……高濃度Ｎ型領域 3,23……信号入力電極、4,24……回路素子 ５……基板電極、6,29……絶縁層 7,26……バンプ電極形成領域、８……高濃度Ｐ型領域 ９……第一のレジストパターン 10,25……メッキ下地金属膜 11……メッキ下地金属パターン 12……第二のレジストパターン 13……メッキ用基板電極、14……インジウムバンプ 15……第三のレジストパターン 27……レジストパターン、28……バンプ電極
Claims (1)
- 【請求項１】Ｐ型半導体基板上に配列された高濃度Ｎ型
領域へのバンプ電極の形成方法であって、 前記半導体基板上に前記高濃度Ｎ型領域の各々に対応さ
せて基板電極を設け、各々のバンプ形成領域と、対応す
る前記基板電極とを結ぶ部分とに開口を設けた第一のレ
ジストパターンを形成し、メッキ下地とする金属膜を全
面に成膜してから前記第一のレジストパターンを溶解除
去すると共にその上に成膜された前記金属膜を除去して
前記開口部にのみメッキ下地金属パターンを形成し、続
いて前記バンプ形成領域上に開口を設けた第二のレジス
トパターンを形成した後、前記半導体基板を陰極とし、
前記第二のレジストパターンをマスクとしてバンプ電極
金属をメッキ形成し、続いて第三のレジストパターンを
マスクとして前記バンプ形成領域と基板電極とを結ぶ部
分の前記メッキ下地金属を除去することを特徴とするバ
ンプ電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104454A JP2581258B2 (ja) | 1990-04-20 | 1990-04-20 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104454A JP2581258B2 (ja) | 1990-04-20 | 1990-04-20 | バンプ電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH043429A JPH043429A (ja) | 1992-01-08 |
| JP2581258B2 true JP2581258B2 (ja) | 1997-02-12 |
Family
ID=14381065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2104454A Expired - Fee Related JP2581258B2 (ja) | 1990-04-20 | 1990-04-20 | バンプ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581258B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100292248B1 (ko) * | 1998-06-03 | 2001-07-12 | 최동환 | 플라즈마를 이용한 인듐 범프의 제조방법 |
-
1990
- 1990-04-20 JP JP2104454A patent/JP2581258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043429A (ja) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100605314B1 (ko) | 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법 | |
| EP0877419B1 (en) | Methods of electroplating solder bumps of uniform height on integrated circuit substrates | |
| US6258631B1 (en) | Semiconductor package and the manufacturing method | |
| KR100272686B1 (ko) | 반도체장치및그제조방법 | |
| KR20010098699A (ko) | 납 없는 범프 배선의 형성 방법 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US7368380B2 (en) | Method of manufacturing semiconductor device | |
| JP2581258B2 (ja) | バンプ電極の形成方法 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| US20030157438A1 (en) | Bump forming process | |
| JP2002180299A (ja) | 選択的電気化学エッチング方法およびそれに用いるエッチング液 | |
| JP2581299B2 (ja) | バンプ電極を有する半導体装置の製造方法 | |
| JP3397181B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPH08203906A (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPH0574778A (ja) | バンプおよびその形成方法 | |
| JPH0715908B2 (ja) | バンプ電極の形成方法 | |
| JPS5823940B2 (ja) | 半導体装置の電極形成方法 | |
| JP2754969B2 (ja) | バンプ形成領域を有する半導体装置 | |
| JPH065609A (ja) | バンプ形成方法 | |
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| JPH08213402A (ja) | 半導体装置の製造方法 | |
| JP3958221B2 (ja) | 半導体装置およびその製造方法 | |
| JP3077361B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |