CN116960058B - 转接板的制备方法及转接板 - Google Patents
转接板的制备方法及转接板 Download PDFInfo
- Publication number
- CN116960058B CN116960058B CN202311212551.XA CN202311212551A CN116960058B CN 116960058 B CN116960058 B CN 116960058B CN 202311212551 A CN202311212551 A CN 202311212551A CN 116960058 B CN116960058 B CN 116960058B
- Authority
- CN
- China
- Prior art keywords
- sub
- interposer
- adapter plate
- interconnection
- adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 75
- 229920002120 photoresistant polymer Polymers 0.000 claims description 49
- 238000004519 manufacturing process Methods 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 37
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 241000724291 Tobacco streak virus Species 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明涉及一种转接板的制备方法及转接板。转接板的制备方法包括：提供初始子转接板，初始子转接板包括相对的第一表面及第二表面；于初始子转接板靠近第一表面的内部形成多个第一互连结构，各第一互连结构的第一端面与第一表面相齐平；于初始子转接板靠近第二表面的内部形成多个第一盲孔，以形成子转接板；各第一盲孔与各第一互连结构一一对应，各第一盲孔暴露出各第一互连结构的第二端面；提供两个子转接板，并将两个子转接板的第一表面相键合；于相键合的两个子转接板的各第一盲孔内形成第二互连结构，各第二互连结构与各第一互连结构的第二端面一一对应接触。采用本方法能够提高转接板的质量。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种转接板的制备方法及转接板。
背景技术
随着半导体技术的发展，为了集成不同的半导体器件（例如射频元器件），需要用到转接板作为承载工具。并且为了使得不同厚度的芯片都能在转接板表面做平贴或者嵌入，往往需要很厚的转接板（例如，厚度超过400um），这就需要转接板内用于上下互连的硅通孔（Through Silicon Via，TSV）的深度也必须要等于转接板的厚度。
相关技术中，通常采用一次成型工艺于TSV内填充互连材料，然而，由于TSV的深度较大，因此TSV内的互连材料很难完全填充在TSV内，其中间会有空心的部分，从而导致相关技术中的转接板的质量较差。
发明内容
基于此，有必要针对相关技术中的转接板的质量较差的问题提供一种转接板的制备方法及转接板。
第一方面，本发明提供了一种转接板的制备方法，包括：
提供初始子转接板，所述初始子转接板包括相对的第一表面及第二表面；
于所述初始子转接板靠近所述第一表面的内部形成多个第一互连结构，各所述第一互连结构的第一端面与所述第一表面相齐平；
于所述初始子转接板靠近所述第二表面的内部形成多个第一盲孔，以形成子转接板；各所述第一盲孔与各所述第一互连结构一一对应，各所述第一盲孔暴露出各所述第一互连结构的第二端面；
提供两个所述子转接板，并将两个所述子转接板的第一表面相键合，以使两个所述子转接板内的各所述第一互连结构的第一端面一一对应接触；
于相键合的两个所述子转接板的各所述第一盲孔内形成第二互连结构，各所述第二互连结构与各所述第一互连结构的第二端面一一对应接触。
上述转接板的制备方法，通过提供初始子转接板，所述初始子转接板包括相对的第一表面及第二表面；于所述初始子转接板靠近所述第一表面的内部形成多个第一互连结构，各所述第一互连结构的第一端面与所述第一表面相齐平；于所述初始子转接板靠近所述第二表面的内部形成多个第一盲孔，以形成子转接板；各所述第一盲孔与各所述第一互连结构一一对应，各所述第一盲孔暴露出各所述第一互连结构的第二端面；提供两个所述子转接板，并将两个所述子转接板的第一表面相键合，以使两个所述子转接板内的各所述第一互连结构的第一端面一一对应接触；于相键合的两个所述子转接板的各所述第一盲孔内形成第二互连结构，各所述第二互连结构与各所述第一互连结构的第二端面一一对应接触，其中两个子转接板可以共同构成一个转接板，两个子转接板的第一盲孔以及第二盲孔可以共同构成转接板的硅通孔。由于在形成第二互连结构时，硅通孔内已经填充了一部分的第一互连结构，因此能够大大降低形成第二互连结构的工艺难度，避免相关技术中的一次成型工艺带来的互连材料的空心问题，从而能够提高转接板的质量。
在其中一个实施例中，所述于所述初始子转接板靠近所述第一表面的内部形成多个第一互连结构，包括：
于所述初始子转接板的第一表面之上形成第一光刻胶层；
设计第一光罩，并基于所述第一光罩对所述第一光刻胶层进行曝光以及显影处理，以形成第一图形化光刻胶层；所述第一图形化光刻胶层包括多个第一开口；
基于各所述第一开口刻蚀所述初始子转接板的第一表面，以于所述初始子转接板内形成多个第二盲孔；各所述第二盲孔的位置与各所述第一开口的位置一一对应；
于各所述第二盲孔内形成所述第一互连结构。
在其中一个实施例中，所述于所述初始子转接板靠近所述第二表面的内部形成多个第一盲孔，包括：
于所述初始子转接板的第二表面上形成第二光刻胶层；
设计第二光罩，并基于所述第二光罩对所述第二光刻胶层进行曝光以及显影处理，以形成第二图形化光刻胶层；所述第二图形化光刻胶层包括多个第二开口，各所述第二开口的位置与各所述第一开口的位置一一对应；
基于各所述第二开口刻蚀所述初始子转接板的第二表面，以于所述初始子转接板内形成多个所述第一盲孔，其中，各所述第一盲孔暴露出各所述第一互连结构的第二端面。
在其中一个实施例中，所述于所述初始子转接板靠近所述第二表面的内部形成多个第一盲孔，包括：
于所述初始子转接板的第二表面上形成第二光刻胶层；
基于所述第一光罩对所述第二光刻胶层进行曝光以及显影处理，以形成第二图形化光刻胶层；所述第二图形化光刻胶层包括多个第二开口，各所述第二开口的位置与各所述第一开口的位置一一对应；
基于各所述第二开口刻蚀所述初始子转接板的第二表面，以于所述初始子转接板内形成多个所述第一盲孔，其中，各所述第一盲孔暴露出各所述第一互连结构的第二端面。
在其中一个实施例中，所述于各所述第二盲孔内形成所述第一互连结构，包括：
采用电镀工艺于各所述第二盲孔内形成所述第一互连结构。
在其中一个实施例中，所述于相键合的两个所述子转接板的各所述第一盲孔内形成第二互连结构，包括：
采用电镀工艺于相键合的两个所述子转接板的各所述第一盲孔内同时形成第二互连结构。
在其中一个实施例中，所述方法还包括：
提供另一所述子转接板，并将另一所述子转接板的第一表面与相键合的两个所述子转接板中的任意一个所述子转接板的第二表面相键合，以使得另一所述子转接板的各所述第一互连结构的第一端面与相键合的任意一个所述子转接板的各所述第二互连结构一一对应接触；
于另一所述子转接板的各所述第一盲孔内形成第三互连结构，各所述第三互连结构与另一所述子转接板的各所述第一互连结构的第二端面一一对应接触。
第二方面，本发明还提供了另一种转接板的制备方法，包括：
提供多个转接单元；所述转接单元包括采用如上述任一项实施例中所述的转接板的制备方法所制备出的相键合的子转接板；
将各所述转接单元中的各子转接板的第二表面相键合，以形成转接板。
第三方面，本发明还提供了一种转接板，所述转接板包括至少一个转接单元，每个转接单元均包括第一子转接板以及第二子转接板，其中，所述第一子转接板以及所述第二子转接板均包括相对的第一表面及第二表面，所述第一子转接板以及所述第二子转接板靠近所述第一表面的内部均设有多个第一互连结构，所述第一子转接板以及所述第二子转接板靠近所述第二表面的内部均设有多个第二互连结构，所述第一子转接板以及所述第二子转接板内的多个所述第一互连结构均与多个所述第二互连结构一一对应接触设置；其中，所述第一子转接板的第一表面与所述第二子转接板的第一表面相键合。
上述转接板，包括至少一个转接单元，每个转接单元均包括第一子转接板以及第二子转接板，其中，所述第一子转接板以及所述第二子转接板均包括相对的第一表面及第二表面，所述第一子转接板以及所述第二子转接板靠近所述第一表面的内部均设有多个第一互连结构，所述第一子转接板以及所述第二子转接板靠近所述第二表面的内部均设有多个第二互连结构，所述第一子转接板以及所述第二子转接板内的多个所述第一互连结构均与多个所述第二互连结构一一对应接触设置；其中，所述第一子转接板的第一表面与所述第二子转接板的第一表面相键合。由于能够避免相关技术中的一次成型工艺带来的互连材料的空心问题，从而能够提高转接板的质量。
在其中一个实施例中，所述转接单元还包括第三子转接板，所述第三子转接板的第一表面与所述第一子转接板的第二表面相键合，以使得所述第三子转接板的各所述第一互连结构的第一端面与所述第一子转接板的各所述第二互连结构一一对应接触；其中，所述第三子转接板还包括多个第三互连结构，各所述第三互连结构与所述第一子转接板的各所述第一互连结构的第二端面一一对应接触；
或者，所述第三子转接板的第一表面与所述第二子转接板的第二表面相键合，以使得所述第三子转接板的各所述第一互连结构的第一端面与所述第二子转接板的各所述第二互连结构一一对应接触；其中，所述第三子转接板还包括多个第三互连结构，各所述第三互连结构与所述第二子转接板的各所述第一互连结构的第二端面一一对应接触。
在其中一个实施例中，所述转接板包括多个所述转接单元，各所述转接单元中的各子转接板的第二表面相键合。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的转接板的制备方法的流程图；
图2为一实施例中提供的转接板的制备方法中步骤S10所得结构的截面结构示意图；
图3为一实施例中提供的转接板的制备方法中步骤S20所得结构的截面结构示意图；
图4为一实施例中提供的转接板的制备方法中步骤S30所得结构的截面结构示意图；
图5为一实施例中提供的转接板的制备方法中步骤S40所得结构的截面结构示意图；
图6为一实施例中提供的转接板的制备方法中步骤S50所得结构的截面结构示意图；
图7为一实施例中提供的转接板的制备方法中步骤S20的步骤流程图；
图8为一实施例中提供的转接板的制备方法中步骤S201所得结构的截面结构示意图；
图9为一实施例中提供的转接板的制备方法中步骤S202所得结构的截面结构示意图；
图10为一实施例中提供的转接板的制备方法中步骤S203所得结构的截面结构示意图；
图11一实施例中提供的转接板的制备方法中去除第一图形化光刻胶层后所得结构的截面结构示意图；
图12为一实施例中提供的转接板的制备方法中步骤S30的步骤流程图；
图13为一实施例中提供的转接板的制备方法中步骤S301a或步骤S301b所得结构的截面结构示意图；
图14为一实施例中提供的转接板的制备方法中步骤S302a所得结构的截面结构示意图；
图15为一实施例中提供的转接板的制备方法中步骤S302b所得结构的截面结构示意图；
图16为一实施例中提供的转接板的制备方法中步骤S303a或步骤S303b所得结构的截面结构示意图；
图17一实施例中提供的转接板的制备方法中去除第二图形化光刻胶层后所得结构的截面结构示意图；
图18为另一实施例中提供的转接板的制备方法中步骤S30的步骤流程图；
图19为另一实施例中提供的转接板的制备方法的步骤流程图；
图20为一实施例中提供的转接板的制备方法中步骤S60所得结构的截面结构示意图；
图21为一实施例中提供的转接板的制备方法中步骤S70所得结构的截面结构示意图；
图22为一实施例中提供的转接板的截面结构示意图；
图23为又一实施例中提供的转接板的截面结构示意图；
图24为另一实施例中提供的转接板的截面结构示意图。
附图标记说明：1-第一子转接板，2-第二子转接板，3-第三子转接板，10-初始子转接板，11-子转接板，101-第一表面，102-第二表面，20-第二盲孔，201-第一互连结构，30-第一盲孔，301-第二互连结构，302-第三互连结构，40-第一光刻胶层，41-第一图形化光刻胶层，401-第一开口，50-第一光罩，60-第二光刻胶层，61-第二图形化光刻胶层，601-第二开口，70-第二光罩。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的优选实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
请参阅图1，本发明提供一种转接板的制备方法，包括如下步骤：
S10：提供初始子转接板，初始子转接板包括相对的第一表面及第二表面。
如图2所示，其中，初始子转接板10可以是高阻硅片或者低阻硅片，还可以是玻璃或石英等绝缘材料。初始子转接板10的厚度在150微米～300微米的范围内。示例性地，初始子转接板10的厚度可以为150微米、200微米、250微米或300微米。
S20：于初始子转接板靠近第一表面的内部形成多个第一互连结构，各第一互连结构的第一端面与第一表面相齐平。
如图3所示，其中，各第一互连结构201沿平行于初始子转接板10的方向间隔排布于初始子转接板10的内部。第一互连结构201的材料包括互连材料，例如可以包括金属材料，金属材料进一步可以包括铜、铜、金、钛、银、铝等金属，也可以包括由上述材质的金属组成的多层金属，还可以包括金属合金等等，本实施例在此不做限制。
形成第一互连结构201的工艺可以包括沉积工艺，例如原子层沉积（Atomic LayerDeposition , ALD）工艺、物理气相淀积(Physical Vapor Deposition，PVD)工艺、化学气相淀积(Chemical Vapor Deposition，CVD)工艺等等，或者还可以包括电镀工艺。根据第一互连结构201的材料以及工艺条件的不同，可以对应选择合适的形成工艺形成第一互连结构201，本实施例在此不做限制。
S30：于初始子转接板靠近第二表面的内部形成多个第一盲孔，以形成子转接板；各第一盲孔与各第一互连结构一一对应，各第一盲孔暴露出各第一互连结构的第二端面。
如图4所示，可以采用光刻以及刻蚀等等相结合的工艺形成多个第一盲孔30，以形成如图4所示的第二表面102呈梳齿状的子转接板11，且各第一盲孔30暴露出各第一互连结构201的第二端面。
可选的，在实际的生产过程中，在步骤S20时，第一表面101朝上进入机台以便于形成第一互连结构201，而在步骤S30中，在形成各第一盲孔30之前，还可以对初始子转接板10进行翻转操作，以使得初始子转接板10的第二表面102朝上进入机台，以便于利用光刻以及刻蚀等工艺形成多个第一盲孔30以构成如图4所示的子转接板11。
S40：提供两个子转接板，并将两个子转接板的第一表面相键合，以使两个子转接板内的各第一互连结构的第一端面一一对应接触。
如图5所示，可选的，在步骤S30中形成子转接板11后，子转接板11的第二表面102朝上。而为了将两个子转接板11的第一表面101相键合，可以选择将两个子转接板11中的任意一个进行翻转，以使得其第一表面101朝上，而另一子转接板11的第二表面102朝上，然后再进行键合工艺。
S50：于相键合的两个子转接板的各第一盲孔内形成第二互连结构，各第二互连结构与各第一互连结构的第二端面一一对应接触。
如图6所示，其中，第二互连结构301的材料包括互连材料，例如可以包括金属材料，金属材料进一步可以包括铜、铜、金、钛、银、铝等金属，也可以包括由上述材质的金属组成的多层金属，还可以包括金属合金等等，本实施例在此不做限制。
形成第二互连结构301的工艺可以包括沉积工艺，例如原子层沉积（Atomic LayerDeposition , ALD）工艺、物理气相淀积(Physical Vapor Deposition，PVD)工艺、化学气相淀积(Chemical Vapor Deposition，CVD)工艺等等，或者还可以包括电镀工艺。根据第二互连结构301的材料以及工艺条件的不同，可以对应选择合适的形成工艺形成第二互连结构301，本实施例在此不做限制。
其中，两个子转接板11可以共同构成一个转接板，两个子转接板11的第一盲孔30以及第二盲孔20可以共同构成转接板的硅通孔（Through Silicon Via，TSV），两个子转接板11内的第一互连结构201以及第二互连结构301可以视为硅通孔内填充的互连材料，以将转接板的上下进行连通。由图6可以看出，由两个子转接板11共同构成的转接板的厚度较大，其硅通孔也很深。并且在形成第二互连结构301时，硅通孔内已经填充了一部分的第一互连结构201，因此能够大大降低形成第二互连结构301的工艺难度，避免相关技术中的一次成型工艺而带来的互连材料的空心问题，从而能够提高转接板的质量。
可选的，如图6中由两个子转接板11共同构成的一个转接板的厚度可以在300微米~600微米的范围内。示例性地，由两个子转接板11共同构成的一个转接板的厚度可以为300微米、400微米、500微米或600微米。
上述转接板的制备方法，通过提供初始子转接板，初始子转接板包括相对的第一表面及第二表面；于初始子转接板靠近第一表面的内部形成多个第一互连结构，各第一互连结构的第一端面与第一表面相齐平；于初始子转接板靠近第二表面的内部形成多个第一盲孔，以形成子转接板；各第一盲孔与各第一互连结构一一对应，各第一盲孔暴露出各第一互连结构的第二端面；提供两个子转接板，并将两个子转接板的第一表面相键合，以使两个子转接板内的各第一互连结构的第一端面一一对应接触；于相键合的两个子转接板的各第一盲孔内形成第二互连结构，各第二互连结构与各第一互连结构的第二端面一一对应接触，其中两个子转接板可以共同构成一个转接板，两个子转接板的第一盲孔以及第二盲孔可以共同构成转接板的硅通孔。由于在形成第二互连结构时，硅通孔内已经填充了一部分的第一互连结构，因此能够大大降低形成第二互连结构的工艺难度，避免相关技术中的一次成型工艺带来的互连材料的空心问题，从而能够提高转接板的质量。
在一个实施例中，如图7所示，上述步骤S20，包括：
S201：于初始子转接板10的第一表面101之上形成第一光刻胶层40。
如图8所示，可以采用涂敷工艺形成第一光刻胶层40。
S202：设计第一光罩50，并基于第一光罩50对第一光刻胶层40进行曝光以及显影处理，以形成第一图形化光刻胶层41；第一图形化光刻胶层41包括多个第一开口401，如图9所示。
S203：基于各第一开口401刻蚀初始子转接板10的第一表面101，以于初始子转接板10内形成多个第二盲孔20；各第二盲孔20的位置与各第一开口401的位置一一对应，如图10所示。
可选的，如图11所示，在步骤S203之后，还可以包括去除第一图形化光刻胶层41的步骤。
S204：于各第二盲孔20内形成第一互连结构201，如图3所示。
在一个实施例中，上述步骤S204，包括：采用电镀工艺于各第二盲孔20内形成第一互连结构201。由于在形成第一互连结构201时，第二盲孔20的深度相对较浅，因此电镀工艺的难度较小，第一互连结构201内也不会出现空心问题，并且电镀工艺消耗的时间较短，能够提高电镀机台的产能。
在一个实施例中，如图12所示，上述步骤S30，包括：
S301a：于初始子转接板10的第二表面102上形成第二光刻胶层60。
如图13所示，可选的，可以先将初始子转接板10进行翻转，以使得初始子转接板10的第二表面102朝上，然后再涂敷第二光刻胶层60。
S302a：设计第二光罩70，并基于第二光罩70对第二光刻胶层60进行曝光以及显影处理，以形成第二图形化光刻胶层61；第二图形化光刻胶层61包括多个第二开口601，各第二开口601的位置与各第一开口401的位置一一对应。
如图14所示，在一些实际的应用场景中，初始子转接板10经翻转后各第一互连结构201的位置可能会发生改变，因此为了使第二图形化光刻胶层61的各第二开口601的位置与各第一开口401的位置一一对应，需要重新设计一张第二光罩70。
S303a：基于各第二开口601刻蚀初始子转接板10的第二表面102，以于初始子转接板10内形成多个第一盲孔30，且使各第一盲孔30暴露出各第一互连结构201的第二端面，如图16所示。
可选的，如图17所示，在步骤S303a之后，还可以包括去除第二图形化光刻胶层61的步骤。
在一个实施例中，如图18所示，上述步骤S30，包括：
S301b：于初始子转接板10的第二表面102上形成第二光刻胶层60。
如图13所示，可选的，可以先将初始子转接板10进行翻转，以使得初始子转接板10的第二表面102朝上，然后再涂敷第二光刻胶层60。
S302b：基于第一光罩50对第二光刻胶层60进行曝光以及显影处理，以形成第二图形化光刻胶层61；第二图形化光刻胶层61包括多个第二开口601，各第二开口601的位置与各第一开口401的位置一一对应。
如图15所示，在一些实际的应用场景中，初始子转接板10经翻转后各第一互连结构201的位置可能不会发生改变，因此可以直接复用第一光罩50进行曝光，从而能够避免重新设计光罩，从而能够减少工艺成本。
S303b：基于各第二开口601刻蚀初始子转接板10的第二表面102，以于初始子转接板10内形成多个第一盲孔30，且使各第一盲孔30暴露出各第一互连结构201的第二端面，如图16所示。
可选的，如图17所示，在步骤S303b之后，还可以包括去除第二图形化光刻胶层61的步骤。
在一个实施例中，上述步骤S50，包括：采用电镀工艺于相键合的两个子转接板11的各第一盲孔30内同时形成第二互连结构301。
如图5-图6所示，由于在步骤S40中，两个子转接板11内已经形成了第一互连结构201，因此在步骤S50中采用电镀工艺形成第二互连结构301时，预先形成的第一互连结构201能够平衡第一盲孔30与第二盲孔20所构成的硅通孔底部的电流密度分布，简化深硅通孔由底至上的电镀机制的难度，从而避免第二互连结构301产生空心问题，从而能够进一步地简化电镀工艺的难度，提高转接板的质量。
在一个实施例中，如图19所示，在步骤S50之后，转接板的制备方法还包括：
S60：提供另一子转接板11，并将另一子转接板11的第一表面101与相键合的两个子转接板11中的任意一个子转接板11的第二表面102相键合，以使得另一子转接板11的各第一互连结构201的第一端面与相键合的任意一个子转接板11的各第二互连结构301一一对应接触。
如图20所示，其中，另一子转接板11的制备过程可以参考前述的子转接板11的制备过程，在此不再赘述。
S70：于另一子转接板11的各第一盲孔30内形成第三互连结构302，各第三互连结构302与另一子转接板11的各第一互连结构201的第二端面一一对应接触，如图21所示。
在一些合适的应用场景中，需要更厚的转接板，因此可以再次采取与上述方法类似的方式，以使得形成的转接板由三个子转接板11叠加而形成，从而能够进一步地增大转接板的厚度，同时还能够保证转接板的质量。
可选的，第一互连结构、第二互连结构以及第三互连结构的材料均相同，例如均可以为铜。
本发明还提供了另一种转接板的制备方法，包括：
提供多个转接单元；转接单元包括采用如上述任一项实施例中的转接板的制备方法所制备出的相键合的子转接板。
将各转接单元中的各子转接板的第二表面相键合，以形成转接板。
其中，通过将上述实施例中的相键合的子转接板作为一个基本的转接单元，并通过将各转接单元的第二表面相键合所形成的转接板能够更厚，同时也能够避免互连材料的空心问题，提高转接板的质量。
本发明还提供了一种转接板，如图22所示，转接板包括至少一个转接单元，每个转接单元均包括第一子转接板1以及第二子转接板2，其中，第一子转接板1以及第二子转接板2均包括相对的第一表面101及第二表面102，第一子转接板1以及第二子转接板2靠近第一表面101的内部均设有多个第一互连结构201，第一子转接板1以及第二子转接板2靠近第二表面102的内部均设有多个第二互连结构301，第一子转接板1以及第二子转接板2内的多个第一互连结构201均与多个第二互连结构301一一对应接触设置；其中，第一子转接板1的第一表面101与第二子转接板2的第一表面101相键合。
上述转接板，包括至少一个转接单元，每个转接单元均包括第一子转接板1以及第二子转接板2，其中，第一子转接板1以及第二子转接板2均包括相对的第一表面101及第二表面102，第一子转接板1以及第二子转接板2靠近第一表面101的内部均设有多个第一互连结构201，第一子转接板1以及第二子转接板2靠近第二表面102的内部均设有多个第二互连结构301，第一子转接板1以及第二子转接板2内的多个第一互连结构201均与多个第二互连结构301一一对应接触设置；其中，第一子转接板1的第一表面101与第二子转接板2的第一表面101相键合。由于能够避免相关技术中的一次成型工艺带来的互连材料的空心问题，从而能够提高转接板的质量。
在一个实施例中，转接单元还包括第三子转接板3，第三子转接板3的第一表面101与第一子转接板1的第二表面102相键合，以使得第三子转接板3的各第一互连结构201的第一端面与第一子转接板1的各第二互连结构301一一对应接触；其中，第三子转接板3还包括多个第三互连结构302，各第三互连结构302与第一子转接板1的各第一互连结构201的第二端面一一对应接触；
或者，第三子转接板3的第一表面101与第二子转接板2的第二表面102相键合，以使得第三子转接板3的各第一互连结构201的第一端面与第二子转接板2的各第二互连结构301一一对应接触；其中，第三子转接板3还包括多个第三互连结构302，各第三互连结构302与第二子转接板2的各第一互连结构201的第二端面一一对应接触。
如图23所示，这里以第三子转接板3的第一表面101与第一子转接板1的第二表面102相键合进行示例说明，第三子转接板3的第一表面101与第二子转接板2的第二表面102相键合的结构可以基于图23进行推导而得出。
在一个实施例中，转接板包括多个转接单元，各转接单元中的各子转接板11的第二表面102相键合。
如图24所示，以转接板包括两个转接单元，每个转接单元包括第一子转接板1以及第二子转接板2为例进行示例说明。其他的堆叠情况可以基于图24所示出的转接板的结构进行合适推导而得出。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (11)
1.一种转接板的制备方法，其特征在于，包括：
提供初始子转接板，所述初始子转接板包括相对的第一表面及第二表面；
于所述初始子转接板靠近所述第一表面的内部形成多个第一互连结构，各所述第一互连结构的第一端面与所述第一表面相齐平；
于所述初始子转接板靠近所述第二表面的内部形成多个第一盲孔，以形成子转接板；各所述第一盲孔与各所述第一互连结构一一对应，各所述第一盲孔暴露出各所述第一互连结构的第二端面；
提供两个所述子转接板，并将两个所述子转接板的第一表面相键合，以使两个所述子转接板内的各所述第一互连结构的第一端面一一对应接触；
于相键合的两个所述子转接板的各所述第一盲孔内形成第二互连结构，各所述第二互连结构与各所述第一互连结构的第二端面一一对应接触。
2.根据权利要求1所述的转接板的制备方法，其特征在于，所述于所述初始子转接板靠近所述第一表面的内部形成多个第一互连结构，包括：
于所述初始子转接板的第一表面之上形成第一光刻胶层；
设计第一光罩，并基于所述第一光罩对所述第一光刻胶层进行曝光以及显影处理，以形成第一图形化光刻胶层；所述第一图形化光刻胶层包括多个第一开口；
基于各所述第一开口刻蚀所述初始子转接板的第一表面，以于所述初始子转接板内形成多个第二盲孔；各所述第二盲孔的位置与各所述第一开口的位置一一对应；
于各所述第二盲孔内形成所述第一互连结构。
3.根据权利要求2所述的转接板的制备方法，其特征在于，所述于所述初始子转接板靠近所述第二表面的内部形成多个第一盲孔，包括：
于所述初始子转接板的第二表面上形成第二光刻胶层；
设计第二光罩，并基于所述第二光罩对所述第二光刻胶层进行曝光以及显影处理，以形成第二图形化光刻胶层；所述第二图形化光刻胶层包括多个第二开口，各所述第二开口的位置与各所述第一开口的位置一一对应；
基于各所述第二开口刻蚀所述初始子转接板的第二表面，以于所述初始子转接板内形成多个所述第一盲孔，其中，各所述第一盲孔暴露出各所述第一互连结构的第二端面。
4.根据权利要求2所述的转接板的制备方法，其特征在于，所述于所述初始子转接板靠近所述第二表面的内部形成多个第一盲孔，包括：
于所述初始子转接板的第二表面上形成第二光刻胶层；
基于所述第一光罩对所述第二光刻胶层进行曝光以及显影处理，以形成第二图形化光刻胶层；所述第二图形化光刻胶层包括多个第二开口，各所述第二开口的位置与各所述第一开口的位置一一对应；
基于各所述第二开口刻蚀所述初始子转接板的第二表面，以于所述初始子转接板内形成多个所述第一盲孔，其中，各所述第一盲孔暴露出各所述第一互连结构的第二端面。
5.根据权利要求2所述的转接板的制备方法，其特征在于，所述于各所述第二盲孔内形成所述第一互连结构，包括：
采用电镀工艺于各所述第二盲孔内形成所述第一互连结构。
6.根据权利要求1所述的转接板的制备方法，其特征在于，所述于相键合的两个所述子转接板的各所述第一盲孔内形成第二互连结构，包括：
采用电镀工艺于相键合的两个所述子转接板的各所述第一盲孔内同时形成第二互连结构。
7.根据权利要求1所述的转接板的制备方法，其特征在于，所述方法还包括：
提供另一所述子转接板，并将另一所述子转接板的第一表面与相键合的两个所述子转接板中的任意一个所述子转接板的第二表面相键合，以使得另一所述子转接板的各所述第一互连结构的第一端面与相键合的任意一个所述子转接板的各所述第二互连结构一一对应接触；
于另一所述子转接板的各所述第一盲孔内形成第三互连结构，各所述第三互连结构与另一所述子转接板的各所述第一互连结构的第二端面一一对应接触。
8.一种转接板的制备方法，其特征在于，包括：
提供多个转接单元；所述转接单元包括采用如权利要求1-7中任一项所述的转接板的制备方法所制备出的相键合的子转接板；
将各所述转接单元中的各子转接板的第二表面相键合，以形成转接板。
9.一种转接板，其特征在于，所述转接板包括至少一个转接单元，每个转接单元均包括第一子转接板以及第二子转接板，其中，所述第一子转接板以及所述第二子转接板均包括相对的第一表面及第二表面，所述第一子转接板以及所述第二子转接板靠近所述第一表面的内部均设有多个第一互连结构，所述第一子转接板以及所述第二子转接板靠近所述第二表面的内部均设有多个第二互连结构，所述第一子转接板以及所述第二子转接板内的多个所述第一互连结构均与多个所述第二互连结构一一对应接触设置；其中，所述第一子转接板的第一表面与所述第二子转接板的第一表面相键合，其中，所述第一子转接板以及第二子转接板为采用如权利要求1-6中任一项所述的转接板的制备方法所制备出的相键合的子转接板。
10.根据权利要求9所述的转接板，其特征在于，所述转接单元还包括第三子转接板，所述第三子转接板的第一表面与所述第一子转接板的第二表面相键合，以使得所述第三子转接板的各所述第一互连结构的第一端面与所述第一子转接板的各所述第二互连结构一一对应接触；其中，所述第三子转接板还包括多个第三互连结构，各所述第三互连结构与所述第一子转接板的各所述第一互连结构的第二端面一一对应接触；
或者，所述第三子转接板的第一表面与所述第二子转接板的第二表面相键合，以使得所述第三子转接板的各所述第一互连结构的第一端面与所述第二子转接板的各所述第二互连结构一一对应接触；其中，所述第三子转接板还包括多个第三互连结构，各所述第三互连结构与所述第二子转接板的各所述第一互连结构的第二端面一一对应接触。
11.根据权利要求9或10所述的转接板，其特征在于，所述转接板包括多个所述转接单元，各所述转接单元中的各子转接板的第二表面相键合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311212551.XA CN116960058B (zh) | 2023-09-20 | 2023-09-20 | 转接板的制备方法及转接板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311212551.XA CN116960058B (zh) | 2023-09-20 | 2023-09-20 | 转接板的制备方法及转接板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116960058A CN116960058A (zh) | 2023-10-27 |
| CN116960058B true CN116960058B (zh) | 2024-01-26 |
Family
ID=88449590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311212551.XA Active CN116960058B (zh) | 2023-09-20 | 2023-09-20 | 转接板的制备方法及转接板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116960058B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012013162A1 (zh) * | 2010-07-30 | 2012-02-02 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
| CN104600059A (zh) * | 2015-02-03 | 2015-05-06 | 华进半导体封装先导技术研发中心有限公司 | 一种带有ipd的tsv孔结构及其加工方法 |
| CN105513983A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合的方法以及晶圆键合结构 |
| CN110867429A (zh) * | 2019-12-09 | 2020-03-06 | 上海先方半导体有限公司 | 一种tsv转接板互连结构 |
| CN111293079A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种超厚转接板的制作方法 |
| CN218769525U (zh) * | 2022-12-15 | 2023-03-28 | 华进半导体封装先导技术研发中心有限公司 | 一种基于银纳米颗粒的转接板及封装结构 |
| CN115910958A (zh) * | 2023-01-13 | 2023-04-04 | 华进半导体封装先导技术研发中心有限公司 | 一种转接板结构、形成方法及封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11387202B2 (en) * | 2019-03-01 | 2022-07-12 | Invensas Llc | Nanowire bonding interconnect for fine-pitch microelectronics |
-
2023
- 2023-09-20 CN CN202311212551.XA patent/CN116960058B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012013162A1 (zh) * | 2010-07-30 | 2012-02-02 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
| CN104011848A (zh) * | 2010-07-30 | 2014-08-27 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
| CN105513983A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合的方法以及晶圆键合结构 |
| CN104600059A (zh) * | 2015-02-03 | 2015-05-06 | 华进半导体封装先导技术研发中心有限公司 | 一种带有ipd的tsv孔结构及其加工方法 |
| CN110867429A (zh) * | 2019-12-09 | 2020-03-06 | 上海先方半导体有限公司 | 一种tsv转接板互连结构 |
| CN111293079A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种超厚转接板的制作方法 |
| CN218769525U (zh) * | 2022-12-15 | 2023-03-28 | 华进半导体封装先导技术研发中心有限公司 | 一种基于银纳米颗粒的转接板及封装结构 |
| CN115910958A (zh) * | 2023-01-13 | 2023-04-04 | 华进半导体封装先导技术研发中心有限公司 | 一种转接板结构、形成方法及封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116960058A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7517789B2 (en) | Solder bumps in flip-chip technologies | |
| JP6321095B2 (ja) | 超小型電子ユニット | |
| EP0171662B1 (en) | Method of fabricating a chip interposer | |
| EP3483308B1 (en) | Plated metallization structures | |
| US8389406B2 (en) | Method of manufacturing semiconductor device | |
| WO2012011932A1 (en) | Methods of forming semiconductor elements using micro-abrasive particle stream | |
| US9684237B2 (en) | Circuit board formation using organic substrates | |
| WO2015030670A1 (en) | Multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device | |
| US11393785B2 (en) | Method for manufacturing electronic chips | |
| US11393786B2 (en) | Method for manufacturing electronic chips | |
| CN116960058B (zh) | 转接板的制备方法及转接板 | |
| US20220399282A1 (en) | Large die wafer, large die and method of forming the same | |
| TWI728410B (zh) | 電路板結構及其製作方法 | |
| US8476760B2 (en) | Electroplated posts with reduced topography and stress | |
| CN112151496A (zh) | 一种内嵌电感的tsv结构及其制备方法 | |
| US5874199A (en) | Method of forming oversized solder bumps | |
| JPH09139387A (ja) | 半導体装置の電極形成方法 | |
| US11710690B2 (en) | Package structure and manufacturing method thereof | |
| EP4254470A1 (en) | Semiconductor product and method for manufacturing a semiconductor product | |
| KR100325925B1 (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
| KR100543277B1 (ko) | 웨이퍼 상의 3 차원 구조물 형성 방법 | |
| JP3776786B2 (ja) | 多層配線形成方法 | |
| US20070020909A1 (en) | Forming of conductive bumps for an integrated circuit | |
| KR20030049029A (ko) | 반도체 소자 제조 방법 | |
| CN116779536A (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |