KR100543277B1 - 웨이퍼 상의 3 차원 구조물 형성 방법 - Google Patents

웨이퍼 상의 3 차원 구조물 형성 방법 Download PDF

Info

Publication number
KR100543277B1
KR100543277B1 KR1020030089433A KR20030089433A KR100543277B1 KR 100543277 B1 KR100543277 B1 KR 100543277B1 KR 1020030089433 A KR1020030089433 A KR 1020030089433A KR 20030089433 A KR20030089433 A KR 20030089433A KR 100543277 B1 KR100543277 B1 KR 100543277B1
Authority
KR
South Korea
Prior art keywords
wafer
dimensional structure
forming
resist
coating
Prior art date
Application number
KR1020030089433A
Other languages
English (en)
Other versions
KR20040051527A (ko
Inventor
브린트진게르악셀
울렌도르프잉고
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20040051527A publication Critical patent/KR20040051527A/ko
Application granted granted Critical
Publication of KR100543277B1 publication Critical patent/KR100543277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 웨이퍼 상에 분포된 범프(bump)의 형태로 웨이퍼 상에 3차원 구조물을 형성하는 방법에 관한 것으로서, 이 3 차원 구조물 각각은 이 3 차원 구조물 및 상호접속부를 형성함으로써 이 상호접속부를 통해서 웨이퍼 상의 본딩 패드로 전기적으로 접속되며, 이러한 3 차원 구조물 및 상호접속부의 형성은 노광 및 현상에 의해서 패터닝되는 포토레지스트 마스크에 의한 포토리소그래피 프로세스 및 금속화에 의한 후속 층 구성 단계에 의해서 실현되는데, 본 발명의 목적은 웨이퍼의 표면 위에서 완전하게 균일한 층 두께를 갖는 균일한 코팅부가 성취될 수 있는 간단하고 신뢰할만하게 실현될 수 있는, 웨이퍼 상에 3 차원 구조물을 형성하는 방법을 제공하는 것이다.

Description

웨이퍼 상의 3 차원 구조물 형성 방법{METHOD FOR FORMING 3-D STRUCTURES ON WAFERS}
도 1a는 웨이퍼 상의 시드 층(seed layer)으로 코팅된 3 차원 구조물의 상세한 단면도,
도 1b는 도 1a에 따른 3 차원 구조물의 평면도,
도 2a는 전기 영동 레지스트(electrophoretic resist)로 코팅된 웨이퍼의 도면,
도 2b는 도 2a에 따른 웨이퍼의 평면도,
도 3a는 전기 영동 포토레지스트의 포토리소그래피 패터닝 및 상호접속부의 금속화 이후의 웨이퍼의 도면,
도 3b는 도 3a에 따른 웨이퍼의 평면도,
도 4a는 상호접속부 상에 금(Au)을 증착한 후의 웨이퍼의 도면,
도 4b는 도 4a에 따른 웨이퍼의 평면도,
도 5a는 전기 영동 레지스트의 제거 및 시드 층 에칭 후의 웨이퍼의 도면,
도 5b는 도 5a에 따른 웨이퍼의 평면도.
도면의 주요 부분에 대한 부호의 설명
1 : 웨이퍼 2 : 유연성 요소
3 : 3 차원 구조물 4 : 시드 층
5 : 전기 영동 레지스트 6 : 구리 층
7 : 니켈 층 8 : 금 층
9 : 재경로 지정 층(reroute layer)
본 발명은 웨이퍼 상에 분포된 범프(bump)의 형태로 웨이퍼 상에 3-D(3차원) 구조물을 형성하는 방법에 관한 것으로서, 이 3 차원 구조물 각각은 이 3 차원 구조물 및 상호접속부를 형성함으로써 이 상호접속부를 통해서 웨이퍼 상의 본딩 패드로 전기적으로 접속되며, 이러한 3 차원 구조물 및 상호접속부의 형성은 노광 및 현상에 의해서 패터닝되는 포토레지스트 마스크에 의한 포토리소그래피 프로세스 및 이후의 금속화에 의한 후속 층 구성 단계에 의해서 실현된다.
반도체 구성 요소들의 집적도가 증가하고 반도체 칩과 캐리어 요소 간에서 요구되는 전기 접속부의 수가 계속적으로 증가하며, 특히 가능한한 평탄한 어셈블리를 위해서 소형화하는 추세가 증가하면서, 캐리어 요소 상의 반도체 칩들간의 직접적인 컨택트 접속을 사용하게 되었다(플립 칩 본딩 : flip-chip bonding).
그러나, PCB(인쇄 회로 기판)와 같은 캐리어 요소 상의 반도체 칩들 간의 직접적인 컨택트 접속을 가능하게 하기 위해서는, 그들 각각의 최고 지점에서 금으로 도금된 컨택트 요소로 단부가 형성되며 상호접속부를 통해서 웨이퍼의 본딩 패드로 접속되는 반도체 칩 3 차원 구조물을 생성할 필요가 있다. 이 금으로 도금된 컨택트 구역에는 이어서 땜납 물질이 제공되고 PCB 상의 대응하는 땜납 컨택트로 전기적으로 기계적으로 접속된다.
개별 구성 요소들의 상이한 열팽창 계수 또는 이 구성 요소들의 처리 동안 발생하는 기계적 부하에 대해서 보상하기 위해서, 3 차원 구조물의 기본 구조물은 가령 실리콘과 같은 유연성 물질로 구성되어야 하며, 이로써 3 차원의 기계적 유연성을 갖춘 구조물이 웨이퍼로 고정 접속될 수 있다.
본딩 패드와 이 3 차원 구조물 간의 전기 접속을 위해서 사용되는 상호접속부(재경로 지정 층)가 시드 층(seed layer) 상에 구성되는데, 이 시드 층 상에서 구리 상호접속부가 성장하고 이 구리 상호접속부 상에 니켈 층이 성장하여 이 니켈 층은 구리 층이 부식되는 것을 막는다.
컨택트 요소의 땜납능력(solderability)을 성취하기 위해서, 니켈 층이 대응하는 위치에서 즉 3 차원 구조물의 최고 지점(tip)에서 금으로 코팅될 필요가 있다.
모든 층 및 기능 요소들의 필요한 패터닝은 통상적으로 포토리소그래피 프로세스에 의해서 실현된다.
이 기능 요소는 레지스트 마스크를 형성하기 위해서 포토레지스트의 프린팅(printing) 또는 디스펜싱(dispensing) 및 이후의 노광 및 현상에 의해서 상기 웨이퍼 상에 포토레지스트를 증착한 후에 패터닝된다. 구리, 니켈, 금으로 구성된 금속화 영역이 이어서 시드 층 상의 레지스트 마스크의 개구 내부에 구성된다. 이후에, 금 층의 불필요한 영역들이 선택적으로 에칭될 수 있도록 금 층이 리소그래피에 의해서 부분적으로 피복되며, 이로써 모든 잔여 영역은 3 차원 구조물의 최고 지점 상의 금 층이 된다.
이 방법은 다음과 같이 요약된다. 1. 시드층을 증착한다. 2. 에폭시 포토레지스트 1(EPR1) 마스크를 코팅 및 패터닝한다(리소그래피 단계 1). 3. 구리/니켈 층을 시드 층 상에 생성하여 재경로 지정 층을 형성한다. 4. 금으로 이 재경로 지정 층을 코팅한다. 5. 에폭시 포토레지스트 2(EPR2) 마스크를 코팅 및 패터닝한다(리소그래피 단계 2). 6. 금 층에 대해서 선택적인 에칭을 수행한다(습식 에칭 또는 제거).
이 방법에서, 웨이퍼 상의 3 차원 구조물로 인해서 포토레지스트의 도포는 크게 문제가 된다. 웨이퍼 상에 3 차원 구조물을 형성하게 되면 크게 균열된 표면이 형성되고 이로써 프린팅 또는 디스펜싱과 같은 통상적인 코팅 방법에 의해서 포토레지스트를 도포하는 동안 도포된 포토레지스트의 두께가 웨이퍼 표면의 구조물로 인해서 표면의 어느 지점에서는 균일하지 않게 된다. 가령, 포토레지스트는 3 차원 구조물 상에서 적어도 부분적으로 연장되어 이 3 차원 구조물 상에서는 지나치게 얇은 두께를 갖게 된다. 또한, 포토레지스트는 웨이퍼 상의 함몰부(depression)를 균일하게 충진하여 함몰부를 편평하게 하며 이로써 이 함몰 부의 영역에서는 보다 큰 두께의 포토레지스트가 고려되어야 한다.
그러나, 가령 웨이퍼 상의 포토리소그래피에 의한 금속화와 같은 후속 프로세스 단계에 적합한 구조물을 생성하기 위해서는, 웨이퍼 상에 도포된 포토레지스트는 동일한 두께로 가능한 한 균일하게 분포되어야 한다. 이는 이미 설명한 바와 같이 3 차원 구조물로 인해서 특히 어렵다. 만약 이러한 문제는 다수의 포토리소그래피 단계가 연속하여 수행되어야 한다면 더욱 큰 문제가 된다.
이러한 문제는 인쇄 회로 기판의 포토리소그래피 패터닝의 경우에도 동일한 방식으로 존재한다. 레지스트로 코팅하는 프로세스는 전기 영동 레지스트의 전기 증착에 의해서 수행되는데, 이 경우에 전체 인쇄 회로 기판은 전기 영동 레지스트 내부에서 수직으로 떠있게 된다. 이는 피할수 없는 수소의 가스 방출로 인해서 코팅 동안 코팅을 방해하는 부분(pinhole)이 생성되는 것을 방지하기 위해서 필요하다. 그러나, 인쇄 회로 기판의 후방 측면이 레지스트로 위와 유사한 방식으로 코팅되는 것을 방지할 필요성이 절대적이기 때문에, 인쇄 회로 기판의 후방 측면은 코팅 이전에 막의 도움을 받아 코팅된다.
그러나, 이러한 방법을 웨이퍼 상의 3 차원 구조물 및 재경로 지정 층에 적용하는 것은 적합하지 않는데, 그 이유는 웨이퍼를 전기 영동 레지스트 내부에서 수직으로 떠있게 하면서도 동시에 웨이퍼 후방 측면이 코팅되는 것을 방지하는 것은 실제로 불가능하기 때문이다.
본 발명의 목적은 웨이퍼의 표면 위에서 완전하게 균일한 층 두께를 갖는 균일한 코팅부가 성취될 수 있는 간단하고 신뢰할만하게 실현될 수 있는, 웨이퍼 상에 3 차원 구조물을 형성하는 방법을 제공하는 것이다.
본 발명의 이러한 목적은, 전기 영동 레지스트가 포토레지스트로 사용되고 이 전기 영동 포토레지스트로 웨이퍼를 코팅하는 것이 웨이퍼의 활성 측면을 레지스트 내부로 담그고 이후에 웨이퍼와 전기 영동 레지스트 간에 전압을 인가함으로써 수행되는, 서두에서 언급된 타입의 방법으로 성취된다.
웨이퍼의 활성 측면을 전기 영동 레지스트 내부에 담그고 전압을 인가함으로써 포토레지스트로 요구된 코팅을 수행할 수 있다는 것이 놀랍게도 나타났다. 특히, 심지어 웨이퍼 상의 매우 작은 구조물도 균일한 두께로 코팅될 수 있음이 나타났다.
바람직하게는, 웨이퍼의 활성 측면은 웨이퍼의 수평 상태로 EPR 내부로 담거진다. 이는 웨이퍼 구역 위에서 수소 버블(hydrogen bubble)의 대체적으로 균일한 분포를 성취한다.
또한, 웨이퍼 후방 측면은 EPR 내부로 담그는 동안 웨팅되지 않으며 이는 담금 단계 동안 적합한 수용 디바이스(receptacle device) 및 정확한 위치 결정을 통해서 간단하게 성취된다.
가스 버블이 층 증착 동안 레지스트의 표면 상에서 모이는 것을 방지하기 위해서, EPR 내부로 코팅하는 동안 웨이퍼를 회전시킬 수 있다.
적어도 웨이퍼 밑의 전기 영동 레지스트는 흐를 수 있으며 이로써 가스 버블은 레지스트의 표면으로부터 이동되어 제거되어 버린다.
다른 대안으로서, 전기 영동 레지스트를 웨이퍼의 표면 영역에서 회전시킬 수 있으며 이러한 회전은 스터러(stirrer)로 인해서 간단하게 생성될 수 있다. 이로써, 가스 버블이 레지스트의 표면으로부터 제거될 수 있다.
본 발명의 다른 실시예에서, 수평 상태로 웨이퍼를 전기 영동 레지스트로 코팅한 후에 웨이퍼가 분리되고 코팅부가 가령 베이킹 또는 어닐링과 같은 열처리에 의해서 완성된다. 이로써, 코팅부는 충분하게 강한 견고함을 획득하며 동시에 균일한 층 두께를 갖는데 이로써 웨이퍼를 뒤집어서 처리할 수 있다.
본 발명은 이제 예시적인 실시예를 참조하여 보다 상세하게 설명될 것이다.
도 1a,b는 웨이퍼(1)를 도시하며, 이 웨이퍼(1) 상에는 생성될 3 차원 구조물의 기본 요소인 유연성 요소(2)가 고정되어 있다. 후속 금속화를 준비하기 위해서, 시드 층(4)이 웨이퍼 및 유연성 요소 상에 위치한다. 웨이퍼 상의 필요한 위치에서 금속화를 수행할 수 있도록, 전기 영동 레지스트(5)가 웨이퍼(1) 상에 도포된다. 이 웨이퍼(1)의 코팅은 웨이퍼의 활성 측면을 용기 내부에 위치한 전기 영동 레지스트 내부에 담그고 이어서 웨이퍼와 용기 내의 전기 영동 레지스트 간에 전압을 인가함으로써 성취된다. 웨이퍼 상에서 층 증착 두께가 증가하면 전기 저항이 동시에 증가하기 때문에, 충분하게 높은 저항이 성취되면 코팅은 자동적으 로 중지된다.
웨이퍼(1)의 활성 측면은 그의 수평 상태로 전기 영동 레지스트 내부로 담거진다. 이로써, 코팅 동안 웨이퍼(1) 구역 상에서 수소 버블의 대체적으로 균일한 분포가 형성된다. 또한, 웨이퍼의 후방 측면은 코팅 동안 웨팅(wetting)되어서는 안되는데, 이는 담금 작업 동안 적합한 수용 디바이스 및 정확한 위치 결정에 의해서 간단하게 성취된다.
층 증착 동안 가스 버블이 레지스트(5)의 표면 상에 모이는 것을 방지하기 위해서, 웨이퍼(1)를 코팅 작업 동안 회전시킨다. 이와 달리, 적어도 웨이퍼(1) 밑에서 전기 영동 레지스트가 흐르게 되면 위의 방법과 동일한 효과가 성취되는데, 이로써 가스 버블은 증착된 레지스트(5)의 표면으로부터 이동되어 제거된다. 이로써, 전기 영동 레지스트를 웨이퍼(1)의 표면 영역에서 회전시키는데, 이는 스터러에 의해서 간단하게 성취된다.
전기 증착으로 웨이퍼(1)를 코팅하면 3 차원 구조물 상의 레지스트(5)가 완전하게 균일한 두께로 코팅된다. 레지스트가 코팅 후에도 아직 충분한 강도를 가지지 않기 때문에, 가령 베이킹 또는 어닐링과 같은 열 처리에 의해서 레지스트를 견고하게 할 필요가 있다. 이로써, 웨이퍼(1) 상의 레지스트(5)는 충분하게 강한 견고함을 획득하며 동시에 균일한 층 두께를 갖는데 이로써 웨이퍼(1)를 뒤집어서 후속 처리할 수 있다(도 2a, 도 2b 참조).
이어서, 레지스트(5)로 웨이퍼(1)를 코팅한 후에 먼저 후속 금속화 단계를 위한 레지스트 마스크를 생성하기 위해서 통상적으로 포토리소그래피에 의해서 레 지스트(5)를 패터닝한다. 완성된 레지스트 마스크는 도 3a,b에서 도시되며, 여기서 이미 구리층(6)이 시드 층(4) 위에 증착되었고 니켈 층(7)도 일반적인 방법으로 구리 층 상에 증착되었다.
도 3a,b와 비하여, 도 4a,b는 금 층(8)으로 완성된 재경로 지정 층을 도시한다.
최종 단계에서, 더이상 필요없는 층들이 제거된다. 이 층들은 레지스트 마스크의 레지스트(5)이며 이는 스트리핑(stripping)에 의해서 제거될 수 있으며 이어서 시드층(4)도 습식 에칭에 의해서 제거된다.
본 발명을 통해서 웨이퍼 상의 3 차원 구조물에 대해 금속화를 수행하기 이전에 이 금속화를 수행하기에 적합하도록 3 차원 구조물을 갖는 웨이퍼를 균일한 두께를 갖는 레지스트로 코팅할 수 있다.

Claims (8)

  1. 웨이퍼 상에 분포된 범프(bump)의 형태로 웨이퍼 상에 3 차원 구조물을 형성하는 방법에 있어서,
    상기 3 차원 구조물 각각은 상기 3 차원 구조물 및 상호접속부를 형성함으로써 상기 상호접속부를 통해서 상기 웨이퍼 상의 본딩 패드로 전기적으로 접속되고,
    상기 3 차원 구조물 및 상기 상호접속부의 형성은 노광 및 현상에 의해서 패터닝되는 포토레지스트 마스크에 의한 포토리소그래피 프로세스 및 이후의 금속화에 의한 후속 층 구성 단계에 의해서 실현되며,
    상기 포토레지스트로서 전기 영동 레지스트(an electrophoretic resist)(5)가 사용되고,
    상기 전기 영동 레지스트(5)에 의한 상기 웨이퍼(1)의 코팅은 상기 레지스트(5) 내부로 상기 웨이퍼(1)의 활성 측면을 담그고 이어서 상기 웨이퍼(1)와 상기 전기 영동 레지스트(5) 간에 전압을 인가함으로써 수행되는
    웨이퍼 상의 3 차원 구조물 형성 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼(1)의 활성 측면을 자신의 수평 상태로 상기 레지스트(5) 내부로 담그는
    웨이퍼 상의 3 차원 구조물 형성 방법.
  3. 제 2 항에 있어서,
    상기 웨이퍼(1)의 후방 측면은 상기 전기 영동 레지스트(5) 내부로 상기 웨이퍼를 담그는 동안 웨팅(wetting)되지 않는
    웨이퍼 상의 3 차원 구조물 형성 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 웨이퍼(1)를 상기 코팅 단계 동안 회전시키는
    웨이퍼 상의 3 차원 구조물 형성 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    적어도 상기 웨이퍼(1) 밑에서 상기 전기 영동 레지스트(5)의 흐름이 발생하는
    웨이퍼 상의 3 차원 구조물 형성 방법.
  6. 제 5 항에 있어서,
    상기 전기 영동 레지스트(5)는 상기 웨이퍼(1)의 표면 영역에서 회전되는
    웨이퍼 상의 3 차원 구조물 형성 방법.
  7. 제 6 항에 있어서,
    상기 전기 영동 레지스트(5)의 회전은 스터러(stirrer)에 의해서 생성되는
    웨이퍼 상의 3 차원 구조물 형성 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전기 영동 레지스트(5)로 웨이퍼(1)를 수평 상태로 코팅한 후에 상기 웨이퍼(1)는 분리되고 이어서 코팅부가 열적으로 베이킹(thermally baking)되는
    웨이퍼 상의 3 차원 구조물 형성 방법.
KR1020030089433A 2002-12-11 2003-12-10 웨이퍼 상의 3 차원 구조물 형성 방법 KR100543277B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10258094.4 2002-12-11
DE10258094A DE10258094B4 (de) 2002-12-11 2002-12-11 Verfahren zur Ausbildung von 3-D Strukturen auf Wafern

Publications (2)

Publication Number Publication Date
KR20040051527A KR20040051527A (ko) 2004-06-18
KR100543277B1 true KR100543277B1 (ko) 2006-01-20

Family

ID=32477582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030089433A KR100543277B1 (ko) 2002-12-11 2003-12-10 웨이퍼 상의 3 차원 구조물 형성 방법

Country Status (3)

Country Link
US (1) US7335591B2 (ko)
KR (1) KR100543277B1 (ko)
DE (1) DE10258094B4 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
KR100906627B1 (ko) * 2007-11-27 2009-07-10 인하대학교 산학협력단 임프린트와 포토 리소그래피 공정을 이용한 3차원 구조물제조방법
DE102020206107A1 (de) 2020-05-14 2021-11-18 Carl Zeiss Smt Gmbh Verfahren zum Herstellen eines optischen Elements

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3616284A (en) * 1968-08-21 1971-10-26 Bell Telephone Labor Inc Processing arrays of junction devices
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5096550A (en) * 1990-10-15 1992-03-17 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for spatially uniform electropolishing and electrolytic etching
US5607818A (en) * 1991-06-04 1997-03-04 Micron Technology, Inc. Method for making interconnects and semiconductor structures using electrophoretic photoresist deposition
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US6114097A (en) * 1995-02-13 2000-09-05 The Regents Of The University Of California 3-D laser patterning process utilizing horizontal and vertical patterning
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
US5907791A (en) * 1996-04-25 1999-05-25 Lucent Technologies Inc. Method of making semiconductor devices by patterning a wafer having a non-planar surface
US6247228B1 (en) 1996-08-12 2001-06-19 Tessera, Inc. Electrical connection with inwardly deformable contacts
US5893966A (en) * 1997-07-28 1999-04-13 Micron Technology, Inc. Method and apparatus for continuous processing of semiconductor wafers
US6179983B1 (en) * 1997-11-13 2001-01-30 Novellus Systems, Inc. Method and apparatus for treating surface including virtual anode
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP2002217377A (ja) * 2001-01-18 2002-08-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
EP1563119A4 (en) * 2001-08-31 2006-03-22 Semitool Inc APPARATUS AND METHOD FOR DISPERSING AN ELECTROPHORETIC EMULSION
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung

Also Published As

Publication number Publication date
KR20040051527A (ko) 2004-06-18
DE10258094B4 (de) 2009-06-18
DE10258094A1 (de) 2004-07-08
US20040166670A1 (en) 2004-08-26
US7335591B2 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
US6653563B2 (en) Alternate bump metallurgy bars for power and ground routing
KR101114202B1 (ko) 도전성 비아 제조 및 충전 방법과 그렇게 형성된 도전성 비아
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
EP0411165A1 (en) Method of forming of an integrated circuit chip packaging structure
TWI389210B (zh) 製造受控崩潰晶片連接（ｃ４）墊間之線／空間路由的方法
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
KR100543277B1 (ko) 웨이퍼 상의 3 차원 구조물 형성 방법
KR100562591B1 (ko) 땜납 정지 구조물화하는 방법
KR20080005528A (ko) 세라믹 스페이스 트랜스포머에서의 프로브 패드 구조
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
JPH09321049A (ja) バンプ構造体の製造方法
JP2003218151A (ja) 無電解メッキバンプの形成方法、半導体装置及びその製造方法
JP2004103605A (ja) 微細配線形成方法
US20050250304A1 (en) Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions
KR19990005679A (ko) 플립칩 실장용 패키지의 제조방법
TW200809994A (en) Wafer level semiconductor chip packages and methods of making the same
JP2005129665A (ja) 半導体装置およびその製造方法
KR100417126B1 (ko) 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법
KR100274049B1 (ko) 웨이퍼의 범프 형성방법
KR100609647B1 (ko) 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법
JPH0817832A (ja) 半導体装置の製造方法
JP2020113613A (ja) 半導体装置及び半導体装置の製造方法
JP2000174015A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee