JP5124389B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5124389B2 JP5124389B2 JP2008218093A JP2008218093A JP5124389B2 JP 5124389 B2 JP5124389 B2 JP 5124389B2 JP 2008218093 A JP2008218093 A JP 2008218093A JP 2008218093 A JP2008218093 A JP 2008218093A JP 5124389 B2 JP5124389 B2 JP 5124389B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- curved
- wiring board
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
めっきからなる配線層と樹脂からなる絶縁層とが交互に積層された構造を有し、
配線基板表面を形成する最外層の絶縁層から露出する、めっきにより形成された接続パッドが設けられた配線基板であって、
前記接続パッドは、パッド本体とパッド表面めっき層とから構成され、前記配線基板表面を形成する最外層の絶縁層から突出した曲面部を有しており、
前記曲面部は、曲面状の凹凸形状を有する前記パッド本体の表面に、前記パッド表面めっき層が形成された構成とすることにより、その表面を曲面状の凹凸形状としており、
また、前記パッド本体は少なくとも一部が前記最外層の絶縁層に埋設されており、
前記パッド本体の埋設された部分と前記配線層とが、絶縁層中に設けられたビアホールを介して接続されていることを特徴とする配線基板により解決することができる。
(本発明の第1参考例)
図1〜図6は本発明の第1参考例である配線基板の製造方法を順に示す断面図である。配線基板を製造するには、先ず図1(A)に示すように、一対の銅箔12(支持体)を用意する。この銅箔12の厚さは、例えば35〜100μmである。また銅箔12には、配線形成領域Aとその外側の外周部Bがそれぞれ画定されている。
(本発明の一実施形態)
次に、図11及び図12を用いて、本発明の一実施形態に係る配線基板の製造方法について説明する。尚、図11及び図12において、図1〜図10に示した構成と対応する構成については同一符号を付してその説明を省略する。
(本発明の第2参考例)
次に、図13及び図14を用いて、本発明の第2参考例に係る配線基板の製造方法について説明する。尚、図13及び図14において、図1〜図12に示した構成と対応する構成については同一符号を付してその説明を省略する。
10 支持体
12 銅箔
13 曲面状凹部
14 凹凸部
15 曲面状凸部
16 レジスト膜
16X 開口部
16Y リング状パターン
18 曲面凸状パッド
18a 第2配線層
18b 第3配線層
18c 第4配線層
19 シャワーノズル
20 第1絶縁層
22 ソルダーレジスト
25 パッド表面めっき層
26 パッド本体
28 凹凸状パッド
29 はんだバンプ
38 曲面凹状パッド
40 半導体チップ
A 配線形成領域
B 外周部
Claims (3)
- めっきからなる配線層と樹脂からなる絶縁層とが交互に積層された構造を有し、
配線基板表面を形成する最外層の絶縁層から露出する、めっきにより形成された接続パッドが設けられた配線基板であって、
前記接続パッドは、パッド本体とパッド表面めっき層とから構成され、前記配線基板表面を形成する最外層の絶縁層から突出した曲面部を有しており、
前記曲面部は、曲面状の凹凸形状を有する前記パッド本体の表面に、前記パッド表面めっき層が形成された構成とすることにより、その表面を曲面状の凹凸形状としており、
また、前記パッド本体は少なくとも一部が前記最外層の絶縁層に埋設されており、
前記パッド本体の埋設された部分と前記配線層とが、絶縁層中に設けられたビアホールを介して接続されていることを特徴とする配線基板。 - 前記凹凸形状がリング状であることを特徴とする請求項1記載の配線基板。
- 前記パッド本体と前記配線層とが銅めっきにより形成されてなることを特徴とする請求項1または2記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218093A JP5124389B2 (ja) | 2008-08-27 | 2008-08-27 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218093A JP5124389B2 (ja) | 2008-08-27 | 2008-08-27 | 配線基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007231756A Division JP4213191B1 (ja) | 2007-09-06 | 2007-09-06 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065149A JP2009065149A (ja) | 2009-03-26 |
JP5124389B2 true JP5124389B2 (ja) | 2013-01-23 |
Family
ID=40559413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008218093A Active JP5124389B2 (ja) | 2008-08-27 | 2008-08-27 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5124389B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101033203B1 (ko) | 2009-11-20 | 2011-05-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3627428B2 (ja) * | 1997-02-25 | 2005-03-09 | カシオ計算機株式会社 | 半導体装置 |
JP2000232179A (ja) * | 1999-02-10 | 2000-08-22 | Shinko Electric Ind Co Ltd | Pga型電子部品用基板、その製造方法及び半導体装置 |
JP2001251042A (ja) * | 2000-03-06 | 2001-09-14 | Denso Corp | プリント基板のランド形成方法 |
JP4551321B2 (ja) * | 2005-07-21 | 2010-09-29 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
-
2008
- 2008-08-27 JP JP2008218093A patent/JP5124389B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009065149A (ja) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4213191B1 (ja) | 配線基板の製造方法 | |
JP4334005B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
JP4866268B2 (ja) | 配線基板の製造方法及び電子部品装置の製造方法 | |
JP4897281B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
JP5339928B2 (ja) | 配線基板及びその製造方法 | |
JP5306634B2 (ja) | 配線基板及び半導体装置及び配線基板の製造方法 | |
JP4541763B2 (ja) | 回路基板の製造方法 | |
JP4635033B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
US20130143062A1 (en) | Method and support member for manufacturing wiring substrate, and structure member for wiring substrate | |
JP4980295B2 (ja) | 配線基板の製造方法、及び半導体装置の製造方法 | |
US8581388B2 (en) | Multilayered wiring substrate | |
JP6691451B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
KR20090035452A (ko) | 배선 기판 및 그 제조 방법 | |
US9711476B2 (en) | Wiring board and electronic component device | |
JP2012169591A (ja) | 多層配線基板 | |
JP5025399B2 (ja) | 配線基板及びその製造方法 | |
JP5006252B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP4783812B2 (ja) | 配線基板の製造方法 | |
JP4696140B2 (ja) | 配線基板の製造方法 | |
US10643934B2 (en) | Wiring substrate and electronic component device | |
JP5124389B2 (ja) | 配線基板 | |
JP2017152477A (ja) | プリント配線板 | |
JP5250055B2 (ja) | 配線基板 | |
JP4010311B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20120175158A1 (en) | Circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5124389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |