JP2012099714A - 半導体チップ及びこれを備える半導体装置 - Google Patents
半導体チップ及びこれを備える半導体装置 Download PDFInfo
- Publication number
- JP2012099714A JP2012099714A JP2010247352A JP2010247352A JP2012099714A JP 2012099714 A JP2012099714 A JP 2012099714A JP 2010247352 A JP2010247352 A JP 2010247352A JP 2010247352 A JP2010247352 A JP 2010247352A JP 2012099714 A JP2012099714 A JP 2012099714A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pad
- substrate
- wiring
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】データ信号DQ0を出力するデータ出力バッファOB0と、データ出力バッファOB0に電源電位VDDQを供給する電源パッド110v1と、電源パッド110v1に接続される電源配線120v1と、ストローブ信号DQSを出力するストローブ出力バッファOBdqsと、ストローブ出力バッファOBdqsに電源電位VDDQを供給する電源パッド110v2とを有し、電源配線120v1と電源パッド110v2は、互いに電気的に独立している。これにより、データ出力バッファOB0のスイッチングに伴う電源ノイズがストローブ出力バッファOBdqsに伝搬しないことから、ストローブ信号DQSの信号品質を高めることが可能となる。
【選択図】図6
Description
100 半導体チップ
110 パッド
110dq0〜110dqn−1 データパッド
110dqs ストローブパッド
110v1,110s1 電源パッド(データ出力バッファ用)
110v2,110s2 電源パッド(ストローブ出力バッファ用)
120dq0〜120dqn−1 データ配線
120dqs ストローブ配線
120v1,120s1 電源配線(データ出力バッファ用)
120v2,120s2 電源配線(ストローブ出力バッファ用)
131〜133 電源配線
200 基板
201,202 表面の表面
210,210dqs,210dq0〜210dqn−1 ボール
210v1,210s1 電源ボール(データ出力バッファ用)
210v2,210s2 電源ボール(ストローブ出力バッファ用)
220,220dqs,220dq0〜220dqn−1 基板配線
220v1,220s1 基板配線(データ出力バッファ用)
220v2,220s2 基板配線(ストローブ出力バッファ用)
221,222 基板配線部分
223 スルーホール導体
223a,223b スルーホール導体の端部
DQ0〜DQn−1 データ信号
DQS ストローブ信号
OB0〜OBn データ出力バッファ
OBdqs ストローブ出力バッファ
PL1,PL2 パッド列
VDDQ 電源電位
VSSQ 接地電位
Claims (12)
- データ信号を出力するデータ出力バッファと、
前記データ出力バッファに第1の電源電位を供給する第1の電源パッドと、
前記第1の電源パッドに接続される第1の配線と、
前記データ信号の出力タイミングを示すストローブ信号を出力するストローブ出力バッファと、
前記ストローブ出力バッファに第2の電源電位を供給する第2の電源パッドと、を有し、
前記第1の配線と前記第2の電源パッドは、互いに電気的に独立していることを特徴とする半導体チップ。 - 前記第1の電源電位と前記第2の電源電位は互いに同じレベルであることを特徴とする請求項1に記載の半導体チップ。
- 前記第1及び第2の電源電位は、接地電位よりも高電位であることを特徴とする請求項1又は2に記載の半導体チップ。
- 前記データ出力バッファに前記接地電位を供給する第3の電源パッドと、
前記第3の電源パッドに接続される第2の配線と、
前記ストローブ出力バッファに前記接地電位を供給する第4の電源パッドと、をさらに有し、
前記第2の配線と前記第4の電源パッドは、互いに電気的に独立していることを特徴とする請求項3に記載の半導体チップ。 - 前記データ出力バッファ及び前記第1の電源パッドを複数備え、前記第1の配線は前記複数のデータ出力バッファと前記複数の第1の電源パッドとを共通接続することを特徴とする請求項1乃至4のいずれか一項に記載の半導体チップ。
- 第1及び第2の電源ノードと第1の出力ノードを有し、第1及び第2の電源ノードのいずれか一方を前記第1の出力ノードに接続することによって前記第1の出力ノードからデータ信号を出力するデータ出力バッファと、
第3及び第4の電源ノードと第2の出力ノードを有し、第3及び第4の電源ノードのいずれか一方を前記第2の出力ノードに接続することによって前記第2の出力ノードから前記データ信号の出力タイミングを示すストローブ信号を出力するストローブ出力バッファと、
前記第1の出力ノードに接続されたデータパッドと、
前記第2の出力ノードに接続されたストローブパッドと、
いずれも第1の電源電位が供給される第1及び第3の電源パッドと、
いずれも第2の電源電位が供給される第2及び第4の電源パッドと、
前記第1乃至第4の電源パッドと前記第1乃至第4の電源ノードとをそれぞれ接続し、互いに絶縁分離された第1乃至第4の電源配線と、を備えることを特徴とする半導体チップ。 - それぞれ第1の方向に並べて配置された複数のパッドからなり、互いに前記第1の方向と直交する第2の方向に隣接して配置された第1及び第2のパッド列を備え、
前記第1及び第2のパッド列には、いずれも前記第1及び第2の電源パッドが複数個含まれており、
前記第1のパッド列に含まれる前記第1の電源パッドと前記第2のパッド列に含まれる前記第1の電源パッドとを接続する第5の電源配線と、前記第1のパッド列に含まれる前記第2の電源パッドと前記第2のパッド列に含まれる前記第2の電源パッドとを接続する第6の電源配線とをさらに備える、ことを特徴とする請求項6に記載の半導体チップ。 - 前記第5及び第6の電源配線は、いずれも、前記第1又は第2のパッド列に沿って前記第1の方向に延在する第1の配線部分と、前記第1及び第2のパッド列に挟まれた領域において前記第2の方向に延在する第2の配線部分とを含んでおり、
前記第2の配線部分は、前記第1の配線部分の少なくとも一部よりも上層の配線層に形成されている、ことを特徴とする請求項7に記載の半導体チップ。 - 請求項6乃至8のいずれか一項に記載の半導体チップと、前記半導体チップが搭載された基板とを備え、
前記基板は、第1乃至第4の電源ボールと、前記第1乃至第4の電源パッドと前記第1乃至第4の電源ボールとをそれぞれ接続し、互いに絶縁分離された第1乃至第4の基板配線と、を備えることを特徴とする半導体装置。 - 前記基板は、
前記半導体チップが搭載された第1の面と、
前記第1乃至第4の電源ボールが設けられた第2の面と、
前記第1乃至第4の基板配線のうち前記第1の面に設けられた第1の基板配線部分と、
前記第1乃至第4の基板配線のうち前記第2の面に設けられた第2の基板配線部分と、
前記基板を貫通して設けられ、前記第1の基板配線部分と前記第2の基板配線部分とを接続する複数のスルーホール導体と、を有し、
前記複数のスルーホール導体は、それぞれ前記第1の基板配線部分と接する第1の端部と、前記第2の基板配線部分と接する第2の端部とを含み、前記第1の端部とこれに対応する前記第2の端部はいずれも平面視で同じ位置に設けられている、ことを特徴とする請求項9に記載の半導体装置。 - データ信号を出力するデータ出力バッファと、前記データ出力バッファに第1の電源電位を供給する第1の電源パッドと、前記第1の電源パッドに接続される第1の配線と、前記データ信号の出力タイミングを示すストローブ信号を出力するストローブ出力バッファと、前記ストローブ出力バッファに第2の電源電位を供給し、且つ、前記第1の配線対して電気的に独立している第2の電源パッドとを有する半導体チップと、
第1の面及び前記第1の面と対向する第2の面を有し、前記第1の面側に前記半導体チップが搭載された基板と、
前記基板の前記第2の面に設けられ、前記半導体チップの前記第1の電源パッドに前記第1の電源電位を供給する第1の電源ボールと、
前記基板の前記第2の面に設けられ、前記半導体チップの前記第2の電源パッドに前記第2の電源電位を供給する第2の電源ボールと、を備え、
前記第1の電源ボール及び前記第2の電源ボールは、電気的に接続されていないことを特徴とする半導体装置。 - 前記基板は単層構造であり、内部に配線層が設けられていないことを特徴とする請求項11に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010247352A JP2012099714A (ja) | 2010-11-04 | 2010-11-04 | 半導体チップ及びこれを備える半導体装置 |
US13/278,755 US8922053B2 (en) | 2010-11-04 | 2011-10-21 | Semiconductor chip and semiconductor device including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010247352A JP2012099714A (ja) | 2010-11-04 | 2010-11-04 | 半導体チップ及びこれを備える半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012099714A true JP2012099714A (ja) | 2012-05-24 |
Family
ID=46018925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010247352A Abandoned JP2012099714A (ja) | 2010-11-04 | 2010-11-04 | 半導体チップ及びこれを備える半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8922053B2 (ja) |
JP (1) | JP2012099714A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103823149A (zh) * | 2013-12-03 | 2014-05-28 | 华为技术有限公司 | 芯片检测系统及检测方法 |
TWI539565B (zh) * | 2014-01-29 | 2016-06-21 | 森富科技股份有限公司 | 記憶體與記憶體球位焊墊之佈局方法 |
JP2015153808A (ja) * | 2014-02-12 | 2015-08-24 | ソニー株式会社 | 半導体チップ、および、半導体モジュール |
JP2016004896A (ja) * | 2014-06-17 | 2016-01-12 | マイクロン テクノロジー, インク. | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11339480A (ja) * | 1998-05-28 | 1999-12-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2006278805A (ja) * | 2005-03-30 | 2006-10-12 | Elpida Memory Inc | 半導体装置 |
JP2008192651A (ja) * | 2007-01-31 | 2008-08-21 | Elpida Memory Inc | 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造 |
JP2008227387A (ja) * | 2007-03-15 | 2008-09-25 | Hitachi Ltd | 低ノイズ半導体装置 |
JP2009026861A (ja) * | 2007-07-18 | 2009-02-05 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2010219498A (ja) * | 2009-02-20 | 2010-09-30 | Elpida Memory Inc | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7440340B2 (en) * | 2004-10-19 | 2008-10-21 | Samsung Electronics Co., Ltd. | Output buffer of a semiconductor memory device |
JP4353328B2 (ja) * | 2005-09-28 | 2009-10-28 | エルピーダメモリ株式会社 | 半導体パッケージの製造方法及び半導体パッケージ |
JP5025376B2 (ja) * | 2006-09-11 | 2012-09-12 | キヤノン株式会社 | プリント配線板及び電子機器 |
JP2009283673A (ja) * | 2008-05-22 | 2009-12-03 | Elpida Memory Inc | 半導体装置 |
KR100942946B1 (ko) * | 2008-06-30 | 2010-02-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
US8400781B2 (en) * | 2009-09-02 | 2013-03-19 | Mosaid Technologies Incorporated | Using interrupted through-silicon-vias in integrated circuits adapted for stacking |
-
2010
- 2010-11-04 JP JP2010247352A patent/JP2012099714A/ja not_active Abandoned
-
2011
- 2011-10-21 US US13/278,755 patent/US8922053B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11339480A (ja) * | 1998-05-28 | 1999-12-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2006278805A (ja) * | 2005-03-30 | 2006-10-12 | Elpida Memory Inc | 半導体装置 |
JP2008192651A (ja) * | 2007-01-31 | 2008-08-21 | Elpida Memory Inc | 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造 |
JP2008227387A (ja) * | 2007-03-15 | 2008-09-25 | Hitachi Ltd | 低ノイズ半導体装置 |
JP2009026861A (ja) * | 2007-07-18 | 2009-02-05 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2010219498A (ja) * | 2009-02-20 | 2010-09-30 | Elpida Memory Inc | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20120112540A1 (en) | 2012-05-10 |
US8922053B2 (en) | 2014-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4205553B2 (ja) | メモリモジュール及びメモリシステム | |
KR100607892B1 (ko) | 메모리 모듈 및 메모리 시스템 | |
JP5490482B2 (ja) | 半導体装置 | |
JP2012114241A (ja) | 半導体チップおよび半導体装置 | |
US20120305917A1 (en) | Semiconductor device | |
US8964483B2 (en) | Semiconductor device and memory system | |
JP2011029535A (ja) | 半導体装置 | |
JP2011166147A (ja) | 半導体メモリ装置及びそれを含む半導体パッケージ | |
JP2010166056A (ja) | メモリ回路とその導電層の配線 | |
JP2012099714A (ja) | 半導体チップ及びこれを備える半導体装置 | |
US8938570B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100942946B1 (ko) | 반도체 메모리 소자 | |
KR20220107004A (ko) | 전송 회로, 인터페이스 회로 및 메모리 | |
US20140112047A1 (en) | Semiconductor device having data bus | |
JP2007095911A (ja) | 半導体装置 | |
JP2011061090A (ja) | 半導体装置及びこれを備える半導体パッケージ | |
JP5557709B2 (ja) | 半導体装置 | |
JP2013134794A (ja) | 半導体装置 | |
JP2008097814A (ja) | 積層メモリ、メモリモジュール及びメモリシステム | |
JP2015154316A (ja) | 半導体装置 | |
JP2013041636A (ja) | 半導体装置 | |
US20110084395A1 (en) | Semiconductor package substrate and semiconductor device having the same | |
JP2015028802A (ja) | 半導体装置 | |
JP2020035940A (ja) | 半導体装置 | |
US8587097B2 (en) | Semiconductor device that suppresses malfunctions due to noise generated in internal circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141113 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150309 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20150310 |