JP6796596B2 - フィルタリング特性を強化した、電子機器の試験装置のプローブカード - Google Patents

フィルタリング特性を強化した、電子機器の試験装置のプローブカード Download PDF

Info

Publication number
JP6796596B2
JP6796596B2 JP2017551606A JP2017551606A JP6796596B2 JP 6796596 B2 JP6796596 B2 JP 6796596B2 JP 2017551606 A JP2017551606 A JP 2017551606A JP 2017551606 A JP2017551606 A JP 2017551606A JP 6796596 B2 JP6796596 B2 JP 6796596B2
Authority
JP
Japan
Prior art keywords
probe card
pcb
filtering capacitor
contact
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017551606A
Other languages
English (en)
Other versions
JP2018510355A (ja
Inventor
フラヴィオ マッジョーニ、
フラヴィオ マッジョーニ、
Original Assignee
テクノプローベ エス.ピー.エー.
テクノプローベ エス.ピー.エー.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テクノプローベ エス.ピー.エー., テクノプローベ エス.ピー.エー. filed Critical テクノプローベ エス.ピー.エー.
Publication of JP2018510355A publication Critical patent/JP2018510355A/ja
Application granted granted Critical
Publication of JP6796596B2 publication Critical patent/JP6796596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06766Input circuits therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electromagnetism (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、電子機器の試験装置のプローブカードに関する。
本発明は、詳細には、周波数特性を強化したプローブカードに関するが、これに限定されない。以下の記載は、説明を簡潔にするためにこの応用分野を参照する。
よく知られているように、プローブカードは、基本的に、動作テスト、詳細には、電気的テストまたは一般的テストを実行する試験装置の対応するチャネルとの電気的接触に、ミクロ構造の複数の接触パッドを配置するデバイス、詳細には、ウェハーに統合されている電子機器、である。
統合されたデバイスに実行されるテストは、詳細には、製造段階で欠陥デバイスを検出し、取り除くために有用である。通常、プローブカードは、チップ収納パッケージ内で、カット、分離及びマウントする前の、ウェハーに統合されているデバイスの電気的試験に使用される。
プローブカードは試験ヘッドまたはプローブヘッドを含み、これらは、基本的に、DUTとしても参照される、テスト中のデバイスの対応する複数の接触パッドの少なくとも1つの端部、即ち、接触チップをもつ、複数の可動接触要素または接触プローブを含む。用語「端部」または「チップ」は端部を意味し、尖鋭である必要はない。
計測テストの効率及び信頼性は、他のファクタと共に、試験装置とデバイスとの電気的接続がよいこと、即ち、最適な電気的接触プローブ/パッドの設定に依存する。
統合回路のテストを考慮する技術分野で使用される試験ヘッドのタイプの中で、バーチカルプローブをもつ試験ヘッドが広く使用されており、当該試験ヘッドは、「バーチカルプローブヘッド」と呼ばれている。バーチカルプローブヘッドは、基本的に、少なくとも一対の、実質的に板状であり、相互に平行な、プレート即ちガイド、で維持される複数の接触プローブを含む。これらのガイドは適切なホールを備え、相互に所定の距離で配置され、これにより、接触プローブの動き及びあり得る変形のための自由領域、即ち、ギャップを残す。ガイド対は、詳細には、上ガイド、即ち、上ダイ及び下ガイド、即ち、下ダイを含み、これらは、接触プローブが軸方向にスライドするガイドホールをもつ。接触プローブは、電気的特性及び機械的特性がよい特殊合金ワイヤで、通常つくられる。
プローブとテスト中のデバイスのパッドとの間の接続がよいことは、また、デバイスへ試験ヘッドを押し付けることで保証される。上ガイド及び下ガイドで実現されるガイドホール内で可動な接触プローブは、押し付けによる接触の間、及びガイドホール内でのスライドの間、2つのガイド間のギャップ内での曲がりを経験する。
さらに、ギャップ内の接触プローブの曲げは、ガイドのまたはプローブの適切な構成で、詳細には、ガイドを横方向に移動することで、適切に、または、予め変形した接触プローブを使用することで、支援される。
プローブがしっかりと固定されていないが、ボードとインターフェイスをとり、試験装置と接続される、試験ヘッドを使用することも知られている。当該試験ヘッドは、非ブロックプローブとして参照される。
この場合、接触プローブはボードの複数の接触パッドに向かう端部、即ち、接触ヘッドを有する。プローブとボードとの間の電気的接触がよいことは、ボードの接触パッドにプローブを押し付けることによる、テスト中のデバイスとの接触と同様に保証されている。いわゆるカンチレバーをもつ試験ヘッドも知られている。これらの試験ヘッドはテスト中のデバイス上に釣竿のように突出するプローブを有する。
もっとも一般的な形態では、図1において10で示されるプローブカードは、試験ヘッドまたはプローブヘッド1を含む。試験ヘッド1は図の例において、非ブロックバーチカルプローブを有する。試験ヘッド1は、ヘッドの本体3に含まれる複数の接触プローブ2を含み、詳細には、従来のタイプであるため図示しない接触プローブをスライド可能に収納するように適応されているガイドホールを各々が有する、少なくとも一対の板状サポート即ちガイドを含む。
接触プローブ2は試験ヘッド1が端子要素である(図示しない)試験装置及びデバイスの間の機械的及び電気的接触を実行することで、(図示しない)テスト中のデバイスの接触パッドに当接する端部、即ち、接触チップ2Aを有する。
さらに、接触プローブ2の各々は、接触ヘッド2Bとして示され、インターフェイスボード4の複数の接触パッド4Aに向かう、端部を有する。プローブとボードとの間の電気的接触がよいことは、プローブ、詳細には、接触ヘッド2Bの各々を、インターフェイスボード4の接触パッド4Aに、押し付けることによる、テスト中のデバイスとの接触と同様に確実とされる。
より詳細には、インターフェイスボード4は、対応する接触パッド、詳細には、試験装置との接続であるPCB(printed circuit board)5との接続のための、「テスタ側」とも呼ばれる、インターフェイスボード4の第2の反対側の面F4bに配置される対応する接触パッドと、接触プローブ2の接触ヘッド2Bが当接する、「プローブ側」とも呼ばれる、第1面F4aに配置される接触パッド4Aとの分散の間の空間的な変換を実行するために使用される。
接触パッドの空間的変換を実行する主な機能によれば、詳細には、最近の技術における、ピッチとして示される、パッド間の距離に対する大きさの制限を緩和することで、インターフェイスボード4は、スペーストランスフォーマとして、通常示される。即ち、インターフェイスボード4により、プローブ側接触パッド4Aより大きいピッチをもつテスタ側接触パッド4Bを実現することが可能となる。
インターフェイスボード4は、プリント回路の技術を使用することで実現され得る。これにより、テスト中のデバイスの接触パッド間のピッチの達成可能な最小値に対して大きな制限をもつが、大きな寸法のアクティブ領域をもつボードを実現することができる。
当該技術は、セラミックベース技術、即ち、MLC(Multilayer Ceramic)として知られている。当該技術は、極めて小さいピッチを可能とし、PCB技術と比較して、高密度を可能とする。しかしながら、カードに配置され得るアクティブ領域の最大寸法の、及び、テストに使用され得る信号の最大数の、制限をもたらす。
多層有機技術、即ち、MLO(Multilayer Organic)または、シリコンもしくはガラス技術を使用して、インターフェイスボード4を実現することが可能である。
インターフェイスボード4内の空間変換動作は、プローブ側接触パッド4Aからテスタ側接触パッド4Bに、及び、導電ボール、ピン、またはピラーなどの電気的接触構造7により、テスタ側接触パッド4Bから、PCB5に接続することができるいくつかに信号をルーティングすることを実行するように適応されている、複数の、詳細には、金属の導電トラック6を使用することで実行される。PCB5内でさえも、信号のルーティングが実行され、詳細には、金属製の、導電トラック8を介して、プローブカード10の外側に信号を運び、次に、試験機器に運ぶ。導電トラック6及び8は、全体として平らな導電プレーンであってよい。
既知のプローブカードは、適切なフィルタリングキャパシタ9を含む。より詳細には、絶縁セラミック本体9c及び側面に配置された適切な金属リード9rを含む、セラミックタイプのフィルタリングキャパシタ9を使用することが知られている。これにより、キャパシタのプレートが形成される。これらのフィルタリングキャパシタは、一般的に、試験ヘッド1の外側で、インターフェイスボード4の第1プローブ側面F4aに配置される。
フィルタリングキャパシタ9のよりよい動作を確実にするために、接触プローブ2、詳細には、フィルタリングが適用されるべき電源及びグランド信号を搬送するプローブに、より詳細には、接触チップ2Aに、可能な限り近くに位置すべきである。
最近の技術では、フィルタリングキャパシタ9は、第2テスタ側面F4bに、詳細には、部分的には、試験ヘッド1に対応する領域Aphの電気的接触構造7によって適切には占有されない、に配置される。
これにより、フィルタリングキャパシタ9は接触プローブ2により近い。しかしながら、この構成は、試験ヘッド1に対応する領域Aphの外側の、ボードの側面に駆動するように、インターフェイスボード4内のパワー及びグランド供給のルーティングが並列に行われることにつながる。
インターフェイスボード内のパワー及びグランド供給のルーティングは、異なる層に配置されるフィルタリングキャパシタ9へのパワー及びグランド供給を搬送する導電トラックもしくはプレーンに加えて、領域Aphから外部もしくは周辺領域またはインターフェイスボード4への導電トラックもしくはプレーン6の実現につながる。
全ては、対応するパワー及びグランド接触プローブ2から、テスタ側に配置される、フィルタリングキャパシタ9を移動することで、及び、相対的なフィルタリング機能の低減により、厚さSp4を増大する、多数の層をもつインターフェイスボード4を実装することを必要とする。したがって、試験ヘッド1に対応する領域Aphのテスタ側フィルタリングキャパシタ9の配置の最近の解決案でさえ、相反する要求を扱わなければならず、性能改善との妥協を得なければならない。
本発明の技術的な課題は、電子機器、詳細には、ウェハーに統合された、既知の技術、詳細には、カードの構造を過剰に複雑化することなく、詳細には、供給信号を搬送する接触プローブのために、使用されるフィルタリングキャパシタの性能を改善することができる、によって製造されるプローブカードに影響する制限及び欠点を解消する構造的及び機能的特性をもつ、の試験装置との接続のための複数の接触プローブをもつ試験ヘッドをサポートするプローブカードを提供することである。
本発明の基礎となる解決案は、PCBとの電気的接続要素として、インターフェイスボードに配置されたフィルタリングキャパシタの導電部分を使用することであり、適切なサイズに設定することで、PCBの機械的サポートも実現される。
解決案に基づいて、技術的課題は、電子機器の試験装置のプローブカードであって、前記プローブカードは、複数の接触プローブを収納する少なくとも1つの試験ヘッド、を含み、接触プローブの各々は、テスト中のデバイスの接触パッドに当接するように適応している少なくとも1つの接触チップ、反対側の接触パッドの間の距離の空間変換を提供するように適応され、適切な導電トラック、即ち、プレーンにより接続された少なくとも1つのスペーストランスフォーマ、及び、前記スペーストランスフォーマ及びPCBの間に提供される複数のフィルタリングキャパシタ、をもち、前記フィルタリングキャパシタは、本体及び、前記本体の側面に配置されている導電部を含み、前記導電部は、前記導電トラック、即ち、プレーンに接触し、前記プローブカードは、前記PCBが、前記フィルタリングキャパシタの前記導電部に電気的に接触する、導電トラック、即ち、プレーンを含む、ことを特徴とする、プローブカードによって解決される。
より詳細には、本発明は、必要に応じて、単独でまたは組み合わせて採用される、以下の追加的かつ選択的な特性を有する。本発明の他の態様によれば、前記導電トラック、即ち、プレーン、前記導電トラック、即ち、プレーン及び前記導電部の組み合わせは、前記試験ヘッド及び前記PCBの間の信号伝送を可能とする。詳細には、前記フィルタリングキャパシタの高さは、前記スペーストランスフォーマ及び前記PCBの間で、実質的に相互に等しい。
さらに、プローブカードは、前記スペーストランスフォーマと前記PCBとの間に配置された電気的接触構造をさらに含み、前記フィルタリングキャパシタの高さが、前記電気的接触構造の高さと比較可能である。
本発明の他の態様によれば、前記導電部は前記フィルタリングキャパシタの金属リードである。
さらに、前記フィルタリングキャパシタは、供給信号を運ぶ接触プローブに対応して提供される。
本発明の他の態様によれば、前記フィルタリングキャパシタは、前記試験ヘッドに面する前記スペーストランスフォーマの領域内に提供される。
本発明の他の態様によれば、プローブカードは、前記試験ヘッドに面する側面及び前記領域の外側に備えられるフィルタリングキャパシタをさらに含む。
詳細には、前記フィルタリングキャパシタは、セラミックまたはシリコンベースキャパシタである。本発明の他の態様によれば、前記フィルタリングキャパシタは、前記PCBに面する前記スペーストランスフォーマの接触パッドに対応して、前記スペーストランスフォーマに半田付けされている。
本発明の他の態様によれば、プローブカードは、前記スペーストランスフォーマ及び前記PCBの間の押し付けにより電気的相互接続を提供するように適応された、導電フレキシブルインターフェイス、好ましくは、導電シリコンラバー、をさらに含む。
詳細には、前記導電フレキシブルインターフェイスは、前記スペーストランスフォーマ及び前記PCBの間に含まれる前記電気的接触構造及び前記フィルタリングキャパシタの間の高さの差を補償する形状を有する。さらに、前記スペーストランスフォーマ及び前記PCBの間の前記電気的接触構造及び前記フィルタリングキャパシタは、改善された電気的接触、詳細には、金メッキされた、を有する面部を含む。
本発明の他の態様によれば、前記PCB及び前記試験ヘッドの間に配置され、複数の相互接続レベルにより、相互に接続された、複数の空間変換レベルを提供するように適応された複数のスペーストランスフォーマを含み、相互接続レベルの各々は、電気的接触構造の各々及び複数のフィルタリングキャパシタの各々を含む。最後に、前記スペーストランスフォーマの各々は、前記フィルタリングキャパシタの金属部の各々を接続する導電トラック、即ち、プレーンの各々を含む。
本発明によるプローブカードの特性及び効果は、添付の図を参照する、限定を意図しない例示による、以下の実施例の説明から明らかである。
従来技術によるバーチカルプローブをもつ試験ヘッドをサポートするプローブカードを示す。 本発明の様々な実施例によるプローブカードを示す。 本発明の様々な実施例によるプローブカードを示す。 本発明の様々な実施例によるプローブカードを示す。
図を参照して、詳細には、図2を参照して、詳細には、ウェハーに統合されている、電子機器を試験するための複数の接触プローブをもつ、少なくとも1つの試験ヘッド、即ち、プローブヘッド21を含むプローブカードは、全体に20で示される。
図は、本発明によるカードの概略を示し、縮尺は正確ではなく、発明の重要な特徴を強調するように描画される。また、例によって図に示される発明の様々な態様は、他の態様と相互に、交換可能に組み合わせ得る。
詳細には、図2に示されるように、プローブカード20は、収納本体、即ち、筐体23に複数の接触プローブ22を収納するプローブヘッド21を含む。
従来技術について図1を参照して上記したように、例示したプローブヘッド21は、非ブロックバーチカルプローブタイプである。プローブは、スライドすることで収納するガイドホールを各々がもつ板状サポート即ち、ガイドの少なくとも一対によって保持されている。
サポートに直接的に溶接されているプローブをもつ、いわゆる、ミクロカンチレバープローブヘッドなどのミクロ機構のプローブヘッドを使用することも可能である。本発明は、プローブの特定のタイプに限定されない。例示された場合において、各接触プローブ22は、(図示しない)テスト中のデバイスの対応する接触パッドに当接し、インターフェイスボードの対応する接触パッド24Aに当接する端部及び接触ヘッド22Bと同様に、デバイスと(図示しない)試験装置との間の機械的及び電気的接触を実現する、端部、即ち、接触チップ22Aを含む。インターフェイスボードは、詳細には、「プローブ側」として参照される、第1面Faに配置されている複数の接触パッド24Aの分散の間の空間的変換を実行する。第1面Faに、接触プローブ22の接触ヘッド22Bが当接し、「テスタ側」として示される、第2及び反対面Fbに配置される複数の接触パッド24Bの接触ヘッドが当接し、これにより、インターフェイスボードは当該分野でよく知られている用語であるスペーストランスフォーマ24として参照される。
テスタ側接触パッド24Bは、詳細には、プリント回路ボード、即ち、PCB25との、即ち、試験装置との接続に使用される。
複数の導電トラック、即ち、プレーン26は、詳細には、金属の、は、スペーストランスフォーマ24内に含まれる。導電トラック、即ち、プレーン26は、導電ボール、ピン、またはピラーなどの電気的接触構造27により、プローブ側接触パッド24A及びテスタ側接触パッド24Bの間の信号の、スペーストランスフォーマ24とPCB25との間に適切に配置され、スペーストランスフォーマ24及びPCB25の双方に接触しているいくつかへの、リダイレクト、即ち、ルーティングを実行するように適応されている。上記したように、電気的接触構造として、導電ボール、ピン、またはピラーを含むことが可能である。
また、導電トラック、即ち、プレーン28は、詳細には、金属の、は、外側に、詳細には、PCB25が接続されている試験装置に向かって、信号をルーティングするPCB25に含まれる。
図のローカルリファレンスによって、プローブヘッド21が配置されている領域Aphに対応するスペーストランスフォーマ24のテスタ側第2面Fbに配置されている適切なフィルタリングキャパシタ29を、プローブカード20は含む。フィルタリングキャパシタ29は、詳細には、フィルタリングキャパシタ29のプレートを実現するために、本体29cの側面に配置された導電部分、即ち、金属リード29r及び、例えば、セラミックタイプの本体29cを含む。代替的に、シリコンベースキャパシタを使用することが可能である。
本発明によれば、フィルタリングキャパシタ29は、金属リード29rが、テスタ側接触パッド24B及びPCB25の双方と接触するようなサイズに設定されている。
詳細には、フィルタリングキャパシタ29は、スペーストランスフォーマ24とPCB25との間で接続されている電気的接触構造27の高さと比較可能な、相互に等しい高さで使用される。この高さは、図で、Hとして示され、用語「比較可能な高さ」は、20%より少ないずれをもつ値の高さを意味する。
フィルタリングキャパシタ29の適切なサイズと接続により、フィルタリングキャパシタ29は、信号のフィルタリング要素として機能し、後述するように、効率を改善し、電気的接触構造による、2つの基盤、詳細には、スペーストランスフォーマ24とPCB25と、の間の接続要素として機能する。加えて、プローブカード20は、金属部分、詳細には、金属リード29r、と接触している、適切なダイレクト導電トラック、即ち、プレーン28’を含む。ダイレクト導電トラック、即ち、プレーン28’は、各キャパシタの一面及び他面の間の導電パスを実現し、詳細には、信号の、フィルタリングキャパシタ29に接続されている接触プローブ22のルーティングを実行するように適応されている。これらの接触プローブ22は、詳細には、パワー及びグランド供給信号を扱う、電圧基準のためのプローブであり、既知であるように、プローブは、周波数性能問題の対象とされ、したがって、フィルタリングキャパシタ29の動作を必要とする。
実質的に、この場合のフィルタリングキャパシタ29の金属リード29rは、電気的接触構造27の機能を実行し、PCB25に信号を伝送する。
本発明によれば、テスタ側接触パッド24BからPCB25まで信号をルーティングするために、スペーストランスフォーマ24内で使用する層の数を低減することが可能である。ルーティングは、スペーストランスフォーマ24内で単純化される。プローブヘッド21に対応する領域Aphの外側でパワー及びグランド供給信号を扱う必要がないためである。
スペーストランスフォーマ24内の信号をルーティングすることを要求される層の数を低減することは、厚さを低減することに直結する。厚さは、図2において、Spとして示されている。次に、フィルタリングキャパシタ29は、接触プローブ22に近く、テスト中のデバイスに近い。したがって、特に、高周波数で性能を向上させる。
電気的接続要素として、フィルタリングキャパシタ29の使用により、70%まで、例えば、2mmから600〜700ミクロンまで、スペーストランスフォーマ24の厚さを低減することが可能である。フィルタリングキャパシタ29を接触プローブ22の接触チップ22Aに近付け、テスト中のデバイスに近付け、詳細には、既知の解決案で到達し得る現在の距離と比較して3倍近付ける。本発明によるプローブカード20は、図1に示されるプローブカードの場合に、例えば、既知の解決案と比較して周波数性能を2倍にし、周波数性能を改善し、詳細には、高周波数でのインピーダンスを低減する。
既知のプローブカードにおいて、パワー及びグランド供給のために接続を実行することを意図するものを使用する必要がないため、電気的接触構造27の数を低減することが可能となる。プローブカード20は、スペーストランスフォーマ24のプローブ側第1面Faに位置する、例えば、セラミックタイプまたはシリコンの追加フィルタリングキャパシタ29’を、プローブヘッド21に対応する領域Aphの外部の領域に含む。これらの追加フィルタリングキャパシタ29’は、フィルタリングキャパシタ29と比較して、接触プローブ22からより間隔が空いており、例えば、信号及び供給の低周波数成分をフィルタリングするのに使用され得る。フィルタリングキャパシタ29がフィルタリングし、これにより、全体として、プローブカード20の効率を増強する信号の数が制限される。明らかに、適切な供給の出力を可能とするように、PCB25内の信号をルーティングすることを、解決案は含む。しかしながら、追加ルーティングは、フィルタリングキャパシタ29のダウンストリームを検出し、その性能に影響を与えない。
スペーストランスフォーマ24は、既知のプローブカードのように、プリント回路の技術、セラミックベース技術またはMLC、多層有機技術またはMLOまたはシリコンまたはガラス技術を使用して、実現される。
一般的に、金属リード29rは、キャパシタのセラミックまたはシリコン本体29cの外部メタライゼーションにより実現される。続いて、例えば、溶接により実現される。ダイレクト導電トラック、即ち、プレート28’は、対象信号を接続するように設定される。
詳細には、図2に示される例において、フィルタリングキャパシタ29は、テスタ側接触パッド24Bに対応するスペーストランスフォーマ4及びPCB25の双方と溶接されている。PCB25に対応して、図示されない接触パッドを実現することが可能となる。
溶接材料は、通常、錫合金または低融点合金であり、その高さは制御され得るので、フィルタリングキャパシタ29と、溶接材料の層の適切な平坦化を備えた電気的接触構造27の小さい高さの差は、PCB25との接続前に調整可能である。
図3に例示される代替的な例において、プローブカード20は、溶接の代替として、導電フレキシブルインターフェイス30、押し付けによって電気的相互接続を提供するように適応されている、例えば、導電シリコンラバー、を含む。この導電フレキシブルインターフェイス30は、実質的に、PCB25をもつフレキシブル接触システムを実現する。より詳細には、例えば、導電シリコンラバーの形状をもつ、導電フレキシブルインターフェイス、は、フィルタリングキャパシタ29と電気的接触構造27とPCB25との間に配置され、押し付けられると、PCB25のダイレクト導電トラック即ち、プレーン28’と接続する。このような場合、図3に示されるように、フィルタリングキャパシタ29及び電気的接触構造27は、同じ高さでなくともよいし、比較可能な高さでなくてもよいし、導電シリコンラバーなどのように、導電フレキシブルインターフェイス30を適切な形状とする単純な方法で補償する高低差を有してもよい。即ち、所定の形状をもつ導電フレキシブルインターフェイス30を、所定の形状をもつ導電シリコンラバーとして使用することで、相互に、電気的接触構造27と異なる高さをもつフィルタリングキャパシタ29を使用することを可能とし、相互に異なる高さをもつ電気的接触構造27の使用を可能とし、プローブカード20の設計の他の制限を除去する。
さらに、電気的接触が改善された面部31A及び31Bを実現することで、フィルタリングキャパシタ29及び電気的接触構造27の導電シリコンラバーなどの同じ導電フレキシブルインターフェイス30に対して露出している面の適切なメッキにより、導電シリコンラバーなどの導電フレキシブルインターフェイス30との接触を改善することが可能となる。より詳細には、面部31A及び31Bは、適切に金メッキされ、例えば、導電シリコンラバーの形状で、導電フレキシブルインターフェイス30として、押圧システムによる適切で継続的な接触を可能とすることができる。当該場合でも、面部31A及び31Bに対応する、PCB25の(図示しない)複数の接触パッドの実現を可能とする。
代替的な実施例によれば、図4に示されるように、プローブカード20は、複数の、例えば、図2に示されるように、2つの空間変換レベルにより実現され得る。当該場合、プローブカード20は、スペーストランスフォーマ24及び少なくとも1つのスペーストランスフォーマ34を含み、これらは、相互に接続され、プローブヘッド20及びPCB25の間に配置される。スペーストランスフォーマ34はインターポーザとも呼ばれる。
より詳細には、プローブカード20は、フィルタリングキャパシタ29及び電気的接触構造27によって実現され、スペーストランスフォーマ24とスペーストランスフォーマ34との間に配置される、第1相互接続レベル33A、及び、フィルタリングキャパシタ39及び電気的接触構造37によって実現され、スペーストランスフォーマ34とPCB25との間に配置される、第2相互接続レベル33Bを、少なくとも含む。また、上記したように、スペーストランスフォーマ24は、プローブヘッド21との接続のためのプローブ側接触パッド24Aを含む。さらに、スペーストランスフォーマ24は、第1相互接続レベル33Aの電気的接触構造27及びフィルタリングキャパシタ29に対応する複数のテスタ側接触パッド24Bを含む。フィルタリングキャパシタ39は、導電部分39r、詳細には、金属リードを含み、キャパシタは、好ましくは、セラミックもしくはシリコンベースである。図4に示される例において、スペーストランスフォーマ34は、スペーストランスフォーマ24に面し、プローブ側として示される複数の接触パッド34Aを含み、PCB25に面し、テスタ側として示される複数の接触パッド34Bを含む。
さらに、PCB25は、第2相互接続レベル33Bの電気的接触構造37及びフィルタリングキャパシタ39に対応する、複数の接触パッド35Aを含み得る。
上記したように、第1相互接続レベル33Aの電気的接触構造27及びフィルタリングキャパシタ29により、スペーストランスフォーマ24内に、複数の導電トラック、即ち、プレーン26が含まれ、導電トラック、即ち、プレーン26は、プローブ側接触パッド24A及びテスタ側接触パッド24Bの間の信号の、スペーストランスフォーマ34へのリダイレクトもしくはルーティングを実行するように適応される。
また、導電トラック、即ち、プレーン38、詳細には、金属製の、は、外側への、詳細には、PCB25が接続されている試験装置に向かう、信号のルーティングのために、備えられる。適切には、代替的な実施例によれば、プローブカード20は、スペーストランスフォーマ34のテスタ側接触パッド34B及びプローブ側接触パッド34Aの間の信号のリダイレクトもしくはルーティングを実行するように、スペーストランスフォーマ34内につくられた、導電トラック、即ち、プレーン36、詳細には、金属製の、を含む。導電トラック、即ち、プレーン36は、第1相互接続レベル33Aの電気的接触構造27を第2相互接続レベル33Bの電気的接触構造37と接続するのと同様に、第1相互接続レベル33Aのフィルタリングキャパシタ29を、第2相互接続レベル33Bのフィルタリングキャパシタ39と接続する。
最後に、プローブカード20は、フィルタリングキャパシタ29を介して接続される接触プローブ22の信号をルーティングするように、フィルタリングキャパシタ39、詳細には、その金属リードと接続する適切なダイレクト導電トラック、即ち、プレーン38’を含む。これにより、低周波数の信号成分をフィルタリングするために、PCB25、即ち、「テスタ側」により近いフィルタリングキャパシタ39を使用すること、及び、高周波数の信号成分をフィルタリングするために、プローブヘッド21、即ち、「プローブ側」により近いフィルタリングキャパシタ29を使用することで、プローブカード20の性能を改善することが可能となる。
より大きなフィルタリングキャパシタ39の使用を提供することを可能とするスペーストランスフォーマ34での第2空間変換と同様に、500の接触プローブから80のキャパシタへ、実質的に、フィルタリングキャパシタ29のピッチに到達するように、限定しない例による大きさを付与することで、パワー供給について、スペーストランスフォーマ24で第1空間変換を提供することが可能となる。
上記したように、様々なスペーストランスフォーマとPCB25との間の圧力による電気的相互接続を提供するために、1つもしくは複数の導電シリコンラバーを使用することが可能となる。様々なスペーストランスフォーマは、改善された電気的接触をもつ面部の各々を実現することで、電気的接触構造27、37及びフィルタリングキャパシタ29、39の、導電シリコンラバーなどの、同じ導電フレキシブルインターフェイス30に露出された面の適切なメッキ、詳細には、金メッキ、と同様に、電気的に相互に接続している。
相互接続レベルにより、相互に適切に接続されている複数のスペーストランスフォーマを使用することが可能となる。少なくとも1つのスペーストランスフォーマ24はプローブヘッド21に接続されている。
複数レベルにスペーストランスフォーマを細分化し、複数のスペーストランスフォーマを使用することで、スペーストランスフォーマの高さもしくは厚さを低減することが可能となる。低減、詳細には、プローブヘッド21に接続されているスペーストランスフォーマ24に対応する低減により、供給接触プローブ22及びテスト中のデバイスにより近いフィルタリングキャパシタ29のフィルタリング効果を改善することができる。図4に示されるように、2つのスペーストランスフォーマだけを使用することで、供給の接触プローブ22に、フィルタリングキャパシタ29の70%を近付け、スペーストランスフォーマ24の厚さを半分にすることができる。
本発明によれば、高周波インピーダンスを低減することで、カードの周波数性能を改善することができ、詳細には、パワー及びグランド供給信号の、信号のフィルタリングに関する性能を改善したプローブカードが取得される。
フィルタリングキャパシタのリードによって実行される電気的接続を使用することで、プローブヘッドへの接近により、使用されるキャパシタの数を低減し、実行されるルーティングの単純化により、スペーストランスフォーマを実現する層の数を低減し、フィルタリングキャパシタに駆動される信号のルーティングに使用される、導電ボールなどの、側方の電気的接触構造の数を低減することが可能となる。
詳細には、スペーストランスフォーマ内の単純化されたルーティングにより、スペーストランスフォーマにより必要とされる層の数及びその厚さを低減することができ、フィルタリングキャパシタは、パワー供給の接触プローブ及びテスト中のデバイスにより近く、プローブカードの周波数性能を増大させる。
さらに、適切なサイズとフィルタリングキャパシタの接続により、同時に、供給の接触プローブ、詳細には、プローブヘッドへの接近により効率が改善された、信号のフィルタリング要素として機能し、導電ボールなどの電気的接触構造により、詳細には、スペーストランスフォーマ及びPCBである、2つの基盤の間の接続の要素として機能する。
詳細には、ダイレクト導電トラック、即ち、プレートにより適切に接触された、フィルタリングキャパシタの金属リードは、電気的接触構造によって予め行われる接続を実行し、PCBに信号を伝送する。本発明によるプローブカードによれば、既知の解決案に対して、周波数性能を2倍より多く向上させることができる。
導電フレキシブルインターフェイスを使用する場合、例えば、導電シリコンラバーの形状で、押し付けることによる電気的相互接続が可能であり、導電フレキシブルインターフェイスに向かう電気的接触構造、及び、フィルタリングキャパシタの露出された面の適切なメッキにより改善された、フレキシブルインターフェイスの適切な形状により簡潔にばらつきを補償するように適応されたPCBをもつフレキシブル接触システムを実現することが可能となる。
最後に、本発明によれば、プローブカードは、低周波数の信号成分をフィルタリングするために、PCB、即ち、「テスタ側」により近いフィルタリングキャパシタを使用することで、及び、高周波数の信号成分をフィルタリングするために、プローブヘッド、即ち、「プローブ側」により近いフィルタリングキャパシタを使用することで、プローブカードの性能を改善するように、複数の空間変換レベルを実現する複数のスペーストランスフォーマを含む。この場合、厚さまたは高さを低減したスペーストランスフォーマを使用することで、「プローブ側」フィルタリングキャパシタをテスト中のデバイス、及び、供給の接触プローブにより近くする。
明らかに、特定の必要性及び仕様に適合するように、当業者であれば、上記プローブカードに多くの変更が可能である。

Claims (13)

  1. 電子機器の試験装置のプローブカード(20)であって、
    前記プローブカード(20)は、
    複数の接触プローブ(22)を収納する少なくとも1つの試験ヘッド(21)であって、
    前記接触プローブ(22)の各々は、テスト中のデバイスの接触パッドに当接するように適応している少なくとも1つの接触チップ(22A)を含む、試験ヘッドと、
    反対側の接触パッド(24A、24B)の間の距離の空間変換を提供するように適応され、適切な第1導電トラック(26)により接続された少なくとも1つのスペーストランスフォーマ(24)と、
    PCB(25)と、
    前記スペーストランスフォーマ(24)と前記PCB(25)との間に配置された複数の電気的接触構造(27)と、
    前記スペーストランスフォーマ(24)及び前記PCB(25)の間に配置される複数のフィルタリングキャパシタ(29)と、
    をもち、
    前記フィルタリングキャパシタ(29)は、本体(29c)及び、前記本体(29c)の側面に配置されている導電部(29r)を含み、
    前記導電部(29r)は、前記第1導電トラック(26)に接触し、
    前記プローブカード(20)は、
    前記PCB(25)が、前記フィルタリングキャパシタ(29)の前記導電部(29r)にダイレクトに接触する、第2導電トラック(28’)を含み、もしくは、
    前記プローブカードが、前記フィルタリングキャパシタの側面に配置された前記電気的接触構造を介して前記PCBと前記フィルタリングキャパシタとの間に配置された導電フレキシブルインタ−フェイスであって、前記スペーストランスフォーマ(24)と前記PCB(25)との間で押し付けることにより、電気的相互接続を提供する導電フレキシブルインターフェイス(30)を含む、
    ことを特徴とし、
    前記第1導電トラック(26)、前記第2導電トラック(28’)、前記導電部(29r)及び、あれば、前記導電フレキシブルインターフェイス(30)の組み合わせは、前記試験ヘッド(21)及び前記PCB(25)の間の信号伝送及びルーティングを可能とする、ことを特徴とし、
    前記フィルタリングキャパシタ(29)は前記スペーストランスフォーマ(24)と前記PCB(25)との電気的接続要素として動作する、
    プローブカード。
  2. 前記スペーストランスフォーマ(24)及び前記PCB(25)の間の前記フィルタリングキャパシタ(29)の高さは、相互に等しい、ことを特徴とする、
    請求項1に記載のプローブカード(20)。
  3. 前記フィルタリングキャパシタ(29)の高さが、前記電気的接触構造(27)の高さと比較可能である、
    ことを特徴とする、
    請求項2に記載のプローブカード(20)。
  4. 前記導電部(29r)は前記フィルタリングキャパシタ(29)の金属リード(29r)である、ことを特徴とする、請求項1〜請求項3の何れか1項に記載のプローブカード(20)。
  5. 前記フィルタリングキャパシタ(29)は、供給信号(パワー、グランド)を運ぶ接触プローブ(22)に対応して提供される、ことを特徴とする、請求項1〜請求項4の何れか1項に記載のプローブカード(20)。
  6. 前記フィルタリングキャパシタ(29)は、前記試験ヘッド(21)に面する前記スペーストランスフォーマ(24)の領域(Aph)内に提供される、ことを特徴とする、請求項1〜請求項5の何れか1項に記載のプローブカード(20)。
  7. 前記試験ヘッド(21)に面する前記スペーストランスフォーマの側面(Fa)であって、前記試験ヘッドと対向しない位置に備えられるフィルタリングキャパシタ(29’)をさらに含む、ことを特徴とする請求項6に記載のプローブカード(20)。
  8. 前記フィルタリングキャパシタ(29)は、セラミックまたはシリコンベースキャパシタである、ことを特徴とする、請求項1〜請求項7の何れか1項に記載のプローブカード(20)。
  9. 前記フィルタリングキャパシタ(29)は、前記PCB(25)に面する前記スペーストランスフォーマ(24)の接触パッド(24B)に対応して、前記スペーストランスフォーマ(24)に半田付けされている、ことを特徴とする、請求項1〜請求項8の何れか1項に記載のプローブカード(20)。
  10. 前記導電フレキシブルインターフェイス(30)は、前記スペーストランスフォーマ(24)及び前記PCB(25)の間に含まれる電気的接触構造(27)及び前記フィルタリングキャパシタ(29)の間の高さの差を補償する形状を有する、ことを特徴とする、請求項1に記載のプローブカード(20)。
  11. 前記スペーストランスフォーマ(24)及び前記PCB(25)の間の電気的接触構造(27)及び前記フィルタリングキャパシタ(29)は、改善された電気的接触、詳細には、金メッキされた、を有する面部(31A、31B)を含む、請求項1〜請求項10の何れか1項に記載のプローブカード(20)。
  12. 前記PCB(25)及び前記試験ヘッド(21)の間に配置され、複数の相互接続レベル(33A、33B)により、相互に接続された、複数の空間変換レベルを提供するように適応された複数のスペーストランスフォーマ(24、34)を含み、相互接続レベル(33A、33B)の各々は、電気的接触構造(27、37)の各々及び複数のフィルタリングキャパシタ(29、39)の各々を含む、ことを特徴とする、請求項1〜請求項11の何れか1項に記載のプローブカード(20)。
  13. 前記スペーストランスフォーマ(24、34)の各々は、前記フィルタリングキャパシタ(29、39)の金属部(29r、39r)の各々を接続する導電トラック(26、36)の各々を含む、ことを特徴とする、請求項12に記載のプローブカード(20)。
JP2017551606A 2015-03-31 2016-03-24 フィルタリング特性を強化した、電子機器の試験装置のプローブカード Active JP6796596B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT102015000010473 2015-03-31
ITUB20150097 2015-03-31
PCT/EP2016/056658 WO2016156248A1 (en) 2015-03-31 2016-03-24 Probe card for a testing apparatus of electronic devices with enhanced filtering properties

Publications (2)

Publication Number Publication Date
JP2018510355A JP2018510355A (ja) 2018-04-12
JP6796596B2 true JP6796596B2 (ja) 2020-12-09

Family

ID=53490142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551606A Active JP6796596B2 (ja) 2015-03-31 2016-03-24 フィルタリング特性を強化した、電子機器の試験装置のプローブカード

Country Status (7)

Country Link
US (1) US10761113B2 (ja)
JP (1) JP6796596B2 (ja)
KR (1) KR102442100B1 (ja)
CN (1) CN107533085B (ja)
DE (1) DE112016001535T5 (ja)
TW (1) TWI693409B (ja)
WO (1) WO2016156248A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713807B (zh) 2016-12-16 2020-12-21 義大利商探針科技公司 具有增進的頻率性質的測試頭
IT201600127581A1 (it) 2016-12-16 2018-06-16 Technoprobe Spa Testa di misura per un’apparecchiatura di test di dispositivi elettronici con migliorate proprietà di filtraggio
TWI642943B (zh) * 2017-07-14 2018-12-01 泰可廣科技股份有限公司 Integrated circuit board and spring pin circuit board
TWI645195B (zh) * 2017-11-14 2018-12-21 旺矽科技股份有限公司 Probe card
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡
KR102164378B1 (ko) * 2019-07-17 2020-10-12 윌테크놀러지(주) 기판형 공간변환기를 갖는 프로브 카드
CN112834790A (zh) * 2019-11-25 2021-05-25 新特系统股份有限公司 探针卡
TWI750552B (zh) * 2019-12-16 2021-12-21 旺矽科技股份有限公司 可定位之探針卡及其製作方法
US11215641B2 (en) 2019-12-24 2022-01-04 Teradyne, Inc. Probe card assembly in automated test equipment
US11333683B2 (en) 2019-12-24 2022-05-17 Teradyne, Inc. Transposed via arrangement in probe card for automated test equipment
US11162980B2 (en) * 2019-12-24 2021-11-02 Teradyne, Inc. Coaxial via arrangement in probe card for automated test equipment
US11340260B2 (en) 2019-12-24 2022-05-24 Teradyne, Inc. Probe card pad geometry in automated test equipment
KR102342806B1 (ko) * 2020-03-30 2021-12-23 (주)포인트엔지니어링 프로브 헤드 및 이를 구비하는 프로브 카드
KR102393600B1 (ko) * 2020-09-11 2022-05-03 스테코 주식회사 프로브 카드
US20220196706A1 (en) * 2020-12-22 2022-06-23 Mediatek Inc. Probe card assembly
CN115684681A (zh) 2021-07-26 2023-02-03 迪科特测试科技(苏州)有限公司 探针卡结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624648B2 (en) * 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
JP3000557B1 (ja) * 1999-02-19 2000-01-17 日本電子材料株式会社 プロ―ブカ―ド
US6232669B1 (en) * 1999-10-12 2001-05-15 Advantest Corp. Contact structure having silicon finger contactors and total stack-up structure using same
JP3543765B2 (ja) * 2000-12-28 2004-07-21 Jsr株式会社 ウエハ検査用プローブ装置
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
US20040224148A1 (en) * 2003-05-08 2004-11-11 Hitoshi Matsunaga Anisotropically conductive sheet
US7071715B2 (en) * 2004-01-16 2006-07-04 Formfactor, Inc. Probe card configuration for low mechanical flexural strength electrical routing substrates
CN100539061C (zh) * 2004-03-31 2009-09-09 Jsr株式会社 探针设备,配备有该探针设备的晶片检测设备,以及晶片检测方法
US20060038576A1 (en) * 2004-08-19 2006-02-23 Pooya Tadayon Sort interface unit having probe capacitors
KR20070093450A (ko) * 2005-02-08 2007-09-18 나노넥서스, 인코포레이티드 Ic 패키지용 고밀도 상호접속 시스템 및 상호접속 조립체
US7279911B2 (en) * 2005-05-03 2007-10-09 Sv Probe Pte Ltd. Probe card assembly with dielectric structure
US20070145989A1 (en) 2005-12-27 2007-06-28 Hua Zhu Probe card with improved transient power delivery
US7579856B2 (en) * 2006-04-21 2009-08-25 Formfactor, Inc. Probe structures with physically suspended electronic components
US7557592B2 (en) * 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability
KR101399542B1 (ko) * 2007-10-24 2014-05-28 주식회사 코리아 인스트루먼트 프로브 카드
EP2478751A4 (en) * 2009-09-15 2013-01-23 R & D Circuits Inc EMBEDDED COMPONENTS IN A INTERMEDIATE CARD FOR IMPROVED POWER GENERATION (DISTRIBUTION) AND REDUCED POWER LOSS (WEAKNESS) IN A NETWORK CONFIGURATION
KR101120405B1 (ko) * 2010-02-12 2012-03-20 리노공업주식회사 프로브 블록 조립체
JP5960383B2 (ja) * 2010-06-01 2016-08-02 スリーエム イノベイティブ プロパティズ カンパニー 接触子ホルダ
JP6116112B2 (ja) * 2011-02-04 2017-04-19 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット
JP2011228727A (ja) * 2011-06-10 2011-11-10 Kyocera Corp 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP5947647B2 (ja) * 2012-07-25 2016-07-06 株式会社日本マイクロニクス プローブカード、及び検査装置
CN104297536B (zh) * 2013-07-15 2017-11-28 旺矽科技股份有限公司 具回馈测试功能的探针模块
KR101384714B1 (ko) * 2014-01-14 2014-04-15 윌테크놀러지(주) 반도체 검사장치

Also Published As

Publication number Publication date
TWI693409B (zh) 2020-05-11
JP2018510355A (ja) 2018-04-12
US10761113B2 (en) 2020-09-01
US20180024167A1 (en) 2018-01-25
CN107533085A (zh) 2018-01-02
CN107533085B (zh) 2020-10-16
TW201636623A (zh) 2016-10-16
WO2016156248A1 (en) 2016-10-06
KR20170131678A (ko) 2017-11-29
DE112016001535T5 (de) 2018-03-08
KR102442100B1 (ko) 2022-09-08

Similar Documents

Publication Publication Date Title
JP6796596B2 (ja) フィルタリング特性を強化した、電子機器の試験装置のプローブカード
JP3343549B2 (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
CN107783024B (zh) 垂直式探针卡之探针装置
US7663387B2 (en) Test socket
KR100508419B1 (ko) 마이크로 제조 프로세스에 의해 형성된 접점 구조물
KR100733945B1 (ko) 실리콘 핑거 접촉기를 갖는 접촉 구조체 및 그 제조 방법
JP3343540B2 (ja) フォトリソグラフィで形成するコンタクトストラクチャ
US11112431B2 (en) Probe card for high-frequency applications
US8033012B2 (en) Method for fabricating a semiconductor test probe card space transformer
US11971449B2 (en) Probe head for a testing apparatus of electronic devices with enhanced filtering properties
KR20010076422A (ko) 접촉 구조 및 그 생산 방법
KR20010006931A (ko) 접점 구조물의 패키징 및 상호접속부
JPH06317624A (ja) 電極の接続装置
JPH11125645A (ja) 垂直針型プローブカードおよびその製造方法
JP2007033101A (ja) Ic試験装置
TWI274165B (en) Probe card interposer
TW490566B (en) Contact structure having contact bumps
JPH0580124A (ja) 半導体素子検査装置
US20170093101A1 (en) Interface Apparatus for Semiconductor Testing and Method of Manufacturing Same
KR20220127814A (ko) 접촉자, 검사 지그, 검사 장치, 및 접촉자의 제조 방법
KR20240078322A (ko) 전기적 접속 장치

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20171204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201116

R150 Certificate of patent or registration of utility model

Ref document number: 6796596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250