JP3000557B1 - プロ―ブカ―ド - Google Patents
プロ―ブカ―ドInfo
- Publication number
- JP3000557B1 JP3000557B1 JP11040995A JP4099599A JP3000557B1 JP 3000557 B1 JP3000557 B1 JP 3000557B1 JP 11040995 A JP11040995 A JP 11040995A JP 4099599 A JP4099599 A JP 4099599A JP 3000557 B1 JP3000557 B1 JP 3000557B1
- Authority
- JP
- Japan
- Prior art keywords
- probe
- substrate
- probe card
- insulating plates
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【要約】
【目的】 信号のＳ／Ｎ比の低下や減衰、接続配線間の
クロストーク等の問題が発生することなく、半導体集積
回路の高速化を促進することができるプローブカードを
提供する。 【構成】 測定対象であるＬＳＩ等の半導体集積回路７
００の電極７１０に接触するプローブ１００と、配線パ
ターン（図示省略）が形成された基板２００と、この基
板２００と前記プローブ１００とを電気的に接続する接
続手段３００と、前記基板２００の裏面側に設けられ、
前記接続手段３００を電磁シールドするシールド手段４
００とを備えており、前記シールド手段４００は、片面
に接地された導電層４１１Ａ〜４１１Ｄが形成された４
枚の絶縁板４１０Ａ〜４１０Ｄを有しており、各絶縁板
４１０Ａ〜４１０Ｄには接続手段３００が通過する複数
個の貫通孔４１２Ａ〜４１２Ｄが開設されている。
クロストーク等の問題が発生することなく、半導体集積
回路の高速化を促進することができるプローブカードを
提供する。 【構成】 測定対象であるＬＳＩ等の半導体集積回路７
００の電極７１０に接触するプローブ１００と、配線パ
ターン（図示省略）が形成された基板２００と、この基
板２００と前記プローブ１００とを電気的に接続する接
続手段３００と、前記基板２００の裏面側に設けられ、
前記接続手段３００を電磁シールドするシールド手段４
００とを備えており、前記シールド手段４００は、片面
に接地された導電層４１１Ａ〜４１１Ｄが形成された４
枚の絶縁板４１０Ａ〜４１０Ｄを有しており、各絶縁板
４１０Ａ〜４１０Ｄには接続手段３００が通過する複数
個の貫通孔４１２Ａ〜４１２Ｄが開設されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ等の半導体
集積回路の電気的諸特性を測定する際に用いられるプロ
ーブカードに関する。
集積回路の電気的諸特性を測定する際に用いられるプロ
ーブカードに関する。
【０００２】
【従来の技術】従来のプローブカードは、半導体集積回
路の高集積化、微細化、高速化に伴って、プローブの数
の増大、プローブの配置密度の増加などとともに、プロ
ーブと基板に形成された配線パターンとを接続する接続
手段である接続配線の増加が著しい。
路の高集積化、微細化、高速化に伴って、プローブの数
の増大、プローブの配置密度の増加などとともに、プロ
ーブと基板に形成された配線パターンとを接続する接続
手段である接続配線の増加が著しい。
【０００３】
【発明が解決しようとする課題】基板に形成された配線
パターンとプローブの終端とを接続する接続配線は、平
行して配置されることが多い。このため、プローバと呼
ばれる試験装置との間で遣り取りされる信号のＳ／Ｎ比
の低下や減衰、接続配線間のクロストーク等の問題があ
り、半導体集積回路の高速化の阻害要因になっている。
パターンとプローブの終端とを接続する接続配線は、平
行して配置されることが多い。このため、プローバと呼
ばれる試験装置との間で遣り取りされる信号のＳ／Ｎ比
の低下や減衰、接続配線間のクロストーク等の問題があ
り、半導体集積回路の高速化の阻害要因になっている。
【０００４】かかる問題を解消するために、接続配線の
代わりに積層基板に形成した配線パターンを使用するこ
とも提案されている。しかし、この積層基板を採用した
としてもプローブの終端から基板に形成された配線パタ
ーンまでのすべての区間を積層基板に置き換えることは
できず、依然としてクロストーク等の問題は残っている
のが現状である。
代わりに積層基板に形成した配線パターンを使用するこ
とも提案されている。しかし、この積層基板を採用した
としてもプローブの終端から基板に形成された配線パタ
ーンまでのすべての区間を積層基板に置き換えることは
できず、依然としてクロストーク等の問題は残っている
のが現状である。
【０００５】また、接続配線にいわゆる同軸ケーブルを
使用すれば、クロストーク等の問題が発生することな
く、プローブの終端から基板に形成された配線パターン
までのすべての区間をカバーすることが可能である。し
かし、極細、例えば直径１００μｍ以下の同軸ケーブル
は現在の技術では存在しないため、同軸ケーブルを使用
することは不可能である。
使用すれば、クロストーク等の問題が発生することな
く、プローブの終端から基板に形成された配線パターン
までのすべての区間をカバーすることが可能である。し
かし、極細、例えば直径１００μｍ以下の同軸ケーブル
は現在の技術では存在しないため、同軸ケーブルを使用
することは不可能である。
【０００６】さらに、接続配線の表面を絶縁被覆し、さ
らに導体層を被覆し、この導体層を接地することで前記
クロストーク等の問題は解消できるが、接続配線に形成
されたすべての導体層を接地することは技術的に極めて
困難なため、現実的ではない。
らに導体層を被覆し、この導体層を接地することで前記
クロストーク等の問題は解消できるが、接続配線に形成
されたすべての導体層を接地することは技術的に極めて
困難なため、現実的ではない。
【０００７】本発明は上記事情に鑑みて創案されたもの
で、信号のＳ／Ｎ比の低下や減衰、接続配線間のクロス
トーク等の問題が発生することなく、半導体集積回路の
高速化を促進することができるプローブカードを提供す
ることを目的としている。
で、信号のＳ／Ｎ比の低下や減衰、接続配線間のクロス
トーク等の問題が発生することなく、半導体集積回路の
高速化を促進することができるプローブカードを提供す
ることを目的としている。
【０００８】
【課題を解決するための手段】本発明に係るプローブカ
ードは、測定対象の電極に接触するプローブと、配線パ
ターンが形成された基板と、この基板と前記プローブと
を電気的に接続する接続手段と、前記基板の裏面側に設
けられ、前記接続手段を電磁シールドするシールド手段
とを備えており、前記シールド手段は、少なくとも片面
に接地された導電層が形成された複数枚の絶縁板を有し
ており、前記絶縁板には接続手段が通過する貫通孔が開
設されている。
ードは、測定対象の電極に接触するプローブと、配線パ
ターンが形成された基板と、この基板と前記プローブと
を電気的に接続する接続手段と、前記基板の裏面側に設
けられ、前記接続手段を電磁シールドするシールド手段
とを備えており、前記シールド手段は、少なくとも片面
に接地された導電層が形成された複数枚の絶縁板を有し
ており、前記絶縁板には接続手段が通過する貫通孔が開
設されている。
【０００９】
【発明の実施の形態】図１は本発明の実施の形態に係る
プローブカードの概略的断面図、図２は本発明の実施の
形態に係るプローブカードの要部の概略的断面図、図３
は本発明の実施の形態に係るプローブカードの要部の概
略的分解斜視図である。
プローブカードの概略的断面図、図２は本発明の実施の
形態に係るプローブカードの要部の概略的断面図、図３
は本発明の実施の形態に係るプローブカードの要部の概
略的分解斜視図である。
【００１０】本発明の実施の形態に係るプローブカード
は、測定対象であるＬＳＩ等の半導体集積回路７００の
電極７１０に接触するプローブ１００と、配線パターン
（図示省略）が形成された基板２００と、この基板２０
０と前記プローブ１００とを電気的に接続する接続手段
３００と、前記基板２００の裏面側に設けられ、前記接
続手段３００を電磁シールドするシールド手段４００と
を備えており、前記シールド手段４００は、片面に接地
された導電層４１１Ａ〜４１１Ｄが形成された４枚の絶
縁板４１０Ａ〜４１０Ｄを有しており、各絶縁板４１０
Ａ〜４１０Ｄには接続手段３００が通過する複数個の貫
通孔４１２Ａ〜４１２Ｄが開設されている。
は、測定対象であるＬＳＩ等の半導体集積回路７００の
電極７１０に接触するプローブ１００と、配線パターン
（図示省略）が形成された基板２００と、この基板２０
０と前記プローブ１００とを電気的に接続する接続手段
３００と、前記基板２００の裏面側に設けられ、前記接
続手段３００を電磁シールドするシールド手段４００と
を備えており、前記シールド手段４００は、片面に接地
された導電層４１１Ａ〜４１１Ｄが形成された４枚の絶
縁板４１０Ａ〜４１０Ｄを有しており、各絶縁板４１０
Ａ〜４１０Ｄには接続手段３００が通過する複数個の貫
通孔４１２Ａ〜４１２Ｄが開設されている。
【００１１】まず、プローブ１００は、前記電極７１０
に接触する先端の接触部１１０が他の部分より先鋭化さ
れたものであり、レニウム・タングステン合金から構成
される。このプローブ１００は、全長が８ｍｍ、直径が
０．０７ｍｍに設定されている。
に接触する先端の接触部１１０が他の部分より先鋭化さ
れたものであり、レニウム・タングステン合金から構成
される。このプローブ１００は、全長が８ｍｍ、直径が
０．０７ｍｍに設定されている。
【００１２】また、基板２００は、積層基板であって、
必要な配線パターンが形成されている。そして、この基
板２００の上面周縁部には、前記配線パターンと接続さ
れた接触電極２１０が設けられている。この接触電極２
１０は、図外のテスターと呼ばれる試験装置との接続に
用いられるポゴピンと称される接続ピンが圧接される通
常ポゴ座と呼ばれる部分である。
必要な配線パターンが形成されている。そして、この基
板２００の上面周縁部には、前記配線パターンと接続さ
れた接触電極２１０が設けられている。この接触電極２
１０は、図外のテスターと呼ばれる試験装置との接続に
用いられるポゴピンと称される接続ピンが圧接される通
常ポゴ座と呼ばれる部分である。
【００１３】さらに、この基板２００の下面側には、後
述するシールド手段４００を構成する４枚の絶縁板４１
０Ａ〜４１０Ｄのうち、最も上側、すなわち絶縁板４１
０Ａの開口４１２Ａに対応して前記配線パターンの端部
２２０が露出している。なお、この配線パターンの端部
２２０は、接続手段３００のデュメット導線３１０との
接続の確実性を考慮して下側に向かって凸になってい
る。
述するシールド手段４００を構成する４枚の絶縁板４１
０Ａ〜４１０Ｄのうち、最も上側、すなわち絶縁板４１
０Ａの開口４１２Ａに対応して前記配線パターンの端部
２２０が露出している。なお、この配線パターンの端部
２２０は、接続手段３００のデュメット導線３１０との
接続の確実性を考慮して下側に向かって凸になってい
る。
【００１４】前記接続手段３００は、直径が０．０８ｍ
ｍのデュメット導線３１０を絶縁被覆３２０で被覆した
被覆導線である。この接続手段３００のデュメット導線
３１０は、前記プローブ１００の後端の接続部１２０に
溶着されている。これによって、プローブ１００と接続
手段３００とは、電気的に接続されるのである。
ｍのデュメット導線３１０を絶縁被覆３２０で被覆した
被覆導線である。この接続手段３００のデュメット導線
３１０は、前記プローブ１００の後端の接続部１２０に
溶着されている。これによって、プローブ１００と接続
手段３００とは、電気的に接続されるのである。
【００１５】前記シールド手段４００は、下面の全面に
導電層４１１Ａ〜４１１Ｄとしての厚さ０．１ｍｍの銅
箔が貼着された４枚の絶縁板４１０Ａ〜４１０Ｄを有し
ている。この絶縁板４１０Ａ〜４１０Ｄは、ポリイミド
樹脂製であり、前記接続手段３００の取りまわしに応じ
た複数個の貫通孔４１２Ａ〜４１２Ｄが開設されてい
る。
導電層４１１Ａ〜４１１Ｄとしての厚さ０．１ｍｍの銅
箔が貼着された４枚の絶縁板４１０Ａ〜４１０Ｄを有し
ている。この絶縁板４１０Ａ〜４１０Ｄは、ポリイミド
樹脂製であり、前記接続手段３００の取りまわしに応じ
た複数個の貫通孔４１２Ａ〜４１２Ｄが開設されてい
る。
【００１６】このシールド手段４００を構成する４枚の
絶縁板４１０Ａ〜４１０Ｄのうち、最も下側、すなわち
半導体集積回路７００に近い絶縁板４１０Ｄは、半導体
集積回路７００に形成された電極７１０の配置に応じた
貫通孔４１２Ｄが開設されている。また、この絶縁板４
１０Ｄ以外の絶縁板４１０Ａ〜４１０Ｃは、接続手段３
００の取りまわしに応じて貫通孔４１２Ａ〜４１２Ｃが
開設されている。
絶縁板４１０Ａ〜４１０Ｄのうち、最も下側、すなわち
半導体集積回路７００に近い絶縁板４１０Ｄは、半導体
集積回路７００に形成された電極７１０の配置に応じた
貫通孔４１２Ｄが開設されている。また、この絶縁板４
１０Ｄ以外の絶縁板４１０Ａ〜４１０Ｃは、接続手段３
００の取りまわしに応じて貫通孔４１２Ａ〜４１２Ｃが
開設されている。
【００１７】また、前記絶縁板４１０Ａ〜４１０Ｄの導
電層４１１Ａ〜４１１Ｄは、図外の配線によってそれぞ
れ接地されている。
電層４１１Ａ〜４１１Ｄは、図外の配線によってそれぞ
れ接地されている。
【００１８】このように構成された４枚の絶縁板４１０
Ａ〜４１０Ｄは積層されるのであるが、それらの間には
絶縁材料としての合成樹脂４５０が充填される。この合
成樹脂４５０の充填の際には、４枚の絶縁板４１０Ａ〜
４１０Ｄを所定の間隔を有して積層するとともに、接続
手段３００を４枚の絶縁板４１０Ａ〜４１０Ｄの間に予
め配置しておく。この状態で、合成樹脂４５０である熱
可塑性のプリプレグを各絶縁板４１０Ｂ〜４１０Ｄの間
に充填する。なお、最も上側の絶縁板４１０Ａの上面に
も同様に合成樹脂４５０を塗布する。
Ａ〜４１０Ｄは積層されるのであるが、それらの間には
絶縁材料としての合成樹脂４５０が充填される。この合
成樹脂４５０の充填の際には、４枚の絶縁板４１０Ａ〜
４１０Ｄを所定の間隔を有して積層するとともに、接続
手段３００を４枚の絶縁板４１０Ａ〜４１０Ｄの間に予
め配置しておく。この状態で、合成樹脂４５０である熱
可塑性のプリプレグを各絶縁板４１０Ｂ〜４１０Ｄの間
に充填する。なお、最も上側の絶縁板４１０Ａの上面に
も同様に合成樹脂４５０を塗布する。
【００１９】ここで、例えば、図２に示すように、合成
樹脂４５０を絶縁板４１０Ｂと絶縁板４１０Ｃとの間に
充填すると、絶縁板４１０Ｂと絶縁板４１０Ｃとの間で
接続手段３００の平行になった部分は、絶縁板４１０Ｂ
と絶縁板４１０Ｃとのほぼ中間に位置するようになる。
樹脂４５０を絶縁板４１０Ｂと絶縁板４１０Ｃとの間に
充填すると、絶縁板４１０Ｂと絶縁板４１０Ｃとの間で
接続手段３００の平行になった部分は、絶縁板４１０Ｂ
と絶縁板４１０Ｃとのほぼ中間に位置するようになる。
【００２０】また、接続手段３００は、基板２００にエ
ッチングで形成される配線パターンの間隔を考慮して、
平面視放射線状に広がるようにしておく。
ッチングで形成される配線パターンの間隔を考慮して、
平面視放射線状に広がるようにしておく。
【００２１】そして、接続手段３００のうち同じ種類の
信号が流れるもの、例えば電源ラインであれば電源ライ
ンのみを、信号線であれば信号線のみを同じ領域、すな
わち同じ絶縁板に挟まれる領域にまとめるのである。
信号が流れるもの、例えば電源ラインであれば電源ライ
ンのみを、信号線であれば信号線のみを同じ領域、すな
わち同じ絶縁板に挟まれる領域にまとめるのである。
【００２２】一方、このプローブカードは、半導体集積
回路７００の電極７１０に対して垂直に接触するプロー
ブ１００を用いるため、プローブ１００を支持する支持
部材５００を有している。この支持部材５００は、前記
シールド手段４００の下方に設けられるものであって、
例えば厚さが０．２５ｍｍのセラミックス等からなり絶
縁性を有する２枚の板材５１０Ａ、５１０Ｂと、この板
材５１０Ａ、５１０Ｂの間に一定の間隙を形成するスペ
ーサ（図示省略）とを有している。
回路７００の電極７１０に対して垂直に接触するプロー
ブ１００を用いるため、プローブ１００を支持する支持
部材５００を有している。この支持部材５００は、前記
シールド手段４００の下方に設けられるものであって、
例えば厚さが０．２５ｍｍのセラミックス等からなり絶
縁性を有する２枚の板材５１０Ａ、５１０Ｂと、この板
材５１０Ａ、５１０Ｂの間に一定の間隙を形成するスペ
ーサ（図示省略）とを有している。
【００２３】前記板材５１０Ａ、５１０Ｂには、前記電
極７１０の配置に対応した直径が０．０９ｍｍの複数個
の開口５１１Ａ、５１１Ｂが開設されている。この開口
５１１Ａ、５１１Ｂは、プローブ１００が挿通される部
分である。２枚の板材５１０Ａ、５１０Ｂは、上下で開
口５１１Ａ、５１１Ｂが一致するようになっているの
で、真っ直ぐなプローブ１００が垂直に挿通されるので
ある。
極７１０の配置に対応した直径が０．０９ｍｍの複数個
の開口５１１Ａ、５１１Ｂが開設されている。この開口
５１１Ａ、５１１Ｂは、プローブ１００が挿通される部
分である。２枚の板材５１０Ａ、５１０Ｂは、上下で開
口５１１Ａ、５１１Ｂが一致するようになっているの
で、真っ直ぐなプローブ１００が垂直に挿通されるので
ある。
【００２４】また、上側の板材５１０Ａの上面には、絶
縁性を有する樹脂、例えばシリコンゴム５２０が塗布さ
れている。このシリコンゴム５２０は、上側の板材５１
０Ａに対してプローブ１００を固定するものである。従
って、このシリコンゴム５２０があるために、プローブ
１００は支持部材５００に対して固定されていることに
なる。
縁性を有する樹脂、例えばシリコンゴム５２０が塗布さ
れている。このシリコンゴム５２０は、上側の板材５１
０Ａに対してプローブ１００を固定するものである。従
って、このシリコンゴム５２０があるために、プローブ
１００は支持部材５００に対して固定されていることに
なる。
【００２５】なお、前記プローブ１００、シールド手段
４００及び支持部材５００は、絶縁性及び耐熱性を有す
るシリコン樹脂（図示省略）で一体化されることによっ
てモジュール化される。
４００及び支持部材５００は、絶縁性及び耐熱性を有す
るシリコン樹脂（図示省略）で一体化されることによっ
てモジュール化される。
【００２６】一方、このモジュール化されたシールド手
段４００等は、図外の取付手段、例えばボルト・ナット
等によって、基板２００の下面側に取り付けられる。そ
して、接続手段３００のデュメット導線３１０は、基板
２００の下面に露出された配線パターンの端部２２０と
異方性導電シート６００を介して電気的に接続される。
ここで、異方性導電シート６００とは、導電層とゴム等
の弾力性を有する絶縁層とが交互に積層されたものであ
り、導電層の方向にのみ電流が流れるようになっている
ものをいう。この場合は、上下方向にのみ電流が流れる
ようにして使用する。これによって、前記プローブ１０
０を接続手段３００と異方性導電シート６００とを介し
て配線パターンと接続する。
段４００等は、図外の取付手段、例えばボルト・ナット
等によって、基板２００の下面側に取り付けられる。そ
して、接続手段３００のデュメット導線３１０は、基板
２００の下面に露出された配線パターンの端部２２０と
異方性導電シート６００を介して電気的に接続される。
ここで、異方性導電シート６００とは、導電層とゴム等
の弾力性を有する絶縁層とが交互に積層されたものであ
り、導電層の方向にのみ電流が流れるようになっている
ものをいう。この場合は、上下方向にのみ電流が流れる
ようにして使用する。これによって、前記プローブ１０
０を接続手段３００と異方性導電シート６００とを介し
て配線パターンと接続する。
【００２７】このように構成されたプローブカードによ
る半導体集積回路７００の電気的諸特性の測定の手順に
ついて説明する。個々の半導体集積回路７００に分割す
る前のウエハ状の半導体集積回路７００を吸着テーブル
８００に吸着させる。プローブカードと半導体集積回路
７００とを相対的に移動させて、半導体集積回路７００
の電極７１０にプローブ１００の接触部１１０を圧接す
る。この状態で、プローバからの信号が半導体集積回路
７００に入力され、半導体集積回路７００の電気的諸特
性の測定が行われる。
る半導体集積回路７００の電気的諸特性の測定の手順に
ついて説明する。個々の半導体集積回路７００に分割す
る前のウエハ状の半導体集積回路７００を吸着テーブル
８００に吸着させる。プローブカードと半導体集積回路
７００とを相対的に移動させて、半導体集積回路７００
の電極７１０にプローブ１００の接触部１１０を圧接す
る。この状態で、プローバからの信号が半導体集積回路
７００に入力され、半導体集積回路７００の電気的諸特
性の測定が行われる。
【００２８】このプローブカードにおいて、いずれかの
プローブ１００や接続手段３００に断線等の不都合が生
じた場合には、不都合の生じた部分のみを交換するので
はなく、プローブ１００、接続手段３００及びシールド
手段４００が一体化されたモジュールとして一括交換す
る。このため、プローブ１００等に不都合が生じた場合
の修理が簡単になるという効果もある。
プローブ１００や接続手段３００に断線等の不都合が生
じた場合には、不都合の生じた部分のみを交換するので
はなく、プローブ１００、接続手段３００及びシールド
手段４００が一体化されたモジュールとして一括交換す
る。このため、プローブ１００等に不都合が生じた場合
の修理が簡単になるという効果もある。
【００２９】なお、上述した実施の形態では、シールド
手段４００を構成するのは４枚の絶縁板４１０Ａ〜４１
０Ｄであるとしたが、本発明はこれに限定されるもので
はない。例えば、最近の高集積の半導体集積回路であれ
ば２０枚の程度の絶縁板を用いたシールド手段とするこ
とが望ましい。この場合には、３６００本のプローブ１
００が、絶縁板１枚当たり平均２０本の接続手段３００
が割り振られる。ただし、接続手段３００は、同じ種類
の信号が流れるものにまとめられるので、その本数は必
ずしも一定ではない。
手段４００を構成するのは４枚の絶縁板４１０Ａ〜４１
０Ｄであるとしたが、本発明はこれに限定されるもので
はない。例えば、最近の高集積の半導体集積回路であれ
ば２０枚の程度の絶縁板を用いたシールド手段とするこ
とが望ましい。この場合には、３６００本のプローブ１
００が、絶縁板１枚当たり平均２０本の接続手段３００
が割り振られる。ただし、接続手段３００は、同じ種類
の信号が流れるものにまとめられるので、その本数は必
ずしも一定ではない。
【００３０】また、基板２００の配線パターンと接続手
段３００とを異方性導電シート６００で接続しなくとも
よく、場合によっては両者を直接接続するようにしても
よい。
段３００とを異方性導電シート６００で接続しなくとも
よく、場合によっては両者を直接接続するようにしても
よい。
【００３１】
【発明の効果】本発明に係るプローブカードは、測定対
象の電極に接触するプローブと、配線パターンが形成さ
れた基板と、この基板と前記プローブとを電気的に接続
する接続手段と、前記基板の裏面側に設けられ、前記接
続手段を電磁シールドするシールド手段とを備えてお
り、前記シールド手段は、少なくとも片面に接地された
導電層が形成された複数枚の絶縁板を有しており、前記
絶縁板には接続手段が通過する貫通孔が開設されてい
る。
象の電極に接触するプローブと、配線パターンが形成さ
れた基板と、この基板と前記プローブとを電気的に接続
する接続手段と、前記基板の裏面側に設けられ、前記接
続手段を電磁シールドするシールド手段とを備えてお
り、前記シールド手段は、少なくとも片面に接地された
導電層が形成された複数枚の絶縁板を有しており、前記
絶縁板には接続手段が通過する貫通孔が開設されてい
る。
【００３２】このため、シールド手段を構成する絶縁板
の間を通過する接続手段は、絶縁板の導電層によって電
磁的にシールドされているので、信号のＳ／Ｎ比の低下
や減衰、接続配線間のクロストーク等の問題が発生しな
い。
の間を通過する接続手段は、絶縁板の導電層によって電
磁的にシールドされているので、信号のＳ／Ｎ比の低下
や減衰、接続配線間のクロストーク等の問題が発生しな
い。
【００３３】また、前記絶縁板の間には、絶縁材料が介
在されているので、絶縁板と絶縁板との間を通過する接
続手段の短絡を未然に防止することができる。
在されているので、絶縁板と絶縁板との間を通過する接
続手段の短絡を未然に防止することができる。
【００３４】また、前記接続手段は、被覆導線を用いる
ので、より確実に接続手段の短絡を未然に防止すること
ができる。
ので、より確実に接続手段の短絡を未然に防止すること
ができる。
【００３５】さらに、前記接続手段のうち同じ種類の信
号が流れるものを、絶縁板によって挟まれる同じ領域に
まとめると、信号のＳ／Ｎ比の低下や減衰、接続配線間
のクロストーク等の問題の発生をより減少させることが
できる。
号が流れるものを、絶縁板によって挟まれる同じ領域に
まとめると、信号のＳ／Ｎ比の低下や減衰、接続配線間
のクロストーク等の問題の発生をより減少させることが
できる。
【００３６】一方、前記プローブは、被測定対象の電極
に垂直に接触するようになっているので、高密度化され
た半導体集積回路により適するものとなっている。
に垂直に接触するようになっているので、高密度化され
た半導体集積回路により適するものとなっている。
【図１】本発明の実施の形態に係るプローブカードの概
略的断面図である。
略的断面図である。
【図２】本発明の実施の形態に係るプローブカードの要
部の概略的断面図である。
部の概略的断面図である。
【図３】本発明の実施の形態に係るプローブカードの要
部の概略的分解斜視図である。
部の概略的分解斜視図である。
１００ プローブ ２００ 基板 ３００ 接続手段 ４００ シールド手段 ４１０Ａ〜４１０Ｄ 絶縁板 ４１１Ａ〜４１１Ｄ 導電層 ４１２Ａ〜４１２Ｄ 貫通孔 ７００ 半導体集積回路 ７１０ 電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−122140（ＪＰ，Ａ) 特開 平７−99220（ＪＰ，Ａ) 特開 平５−80124（ＪＰ，Ａ) 実開 平４−134075（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 1/06 G01R 31/28 H01L 21/66
Claims (5)
- 【請求項１】 測定対象の電極に接触するプローブと、
配線パターンが形成された基板と、この基板と前記プロ
ーブとを電気的に接続する接続手段と、前記基板の裏面
側に設けられ、前記接続手段を電磁シールドするシール
ド手段とを具備しており、前記シールド手段は、少なく
とも片面に接地された導電層が形成された複数枚の絶縁
板を有しており、前記絶縁板には接続手段が通過する貫
通孔が開設されていることを特徴とするプローブカー
ド。 - 【請求項２】 前記絶縁板の間には、絶縁材料が介在さ
れることを特徴とする請求項１記載のプローブカード。 - 【請求項３】 前記接続手段は、被覆導線であることを
特徴とする請求項１又は２記載のプローブカード。 - 【請求項４】 前記接続手段のうち同じ種類の信号が流
れるものを、絶縁板によって挟まれる同じ領域にまとめ
ることを特徴とする請求項１、２又は３記載のプローブ
カード。 - 【請求項５】 前記プローブは、被測定対象の電極に垂
直に接触することを特徴とする請求項１、２、３又は４
記載のプローブカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11040995A JP3000557B1 (ja) | 1999-02-19 | 1999-02-19 | プロ―ブカ―ド |
| KR1019990046075A KR100364507B1 (ko) | 1999-02-19 | 1999-10-22 | 프로브카드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11040995A JP3000557B1 (ja) | 1999-02-19 | 1999-02-19 | プロ―ブカ―ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3000557B1 true JP3000557B1 (ja) | 2000-01-17 |
| JP2000241453A JP2000241453A (ja) | 2000-09-08 |
Family
ID=12596022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11040995A Expired - Fee Related JP3000557B1 (ja) | 1999-02-19 | 1999-02-19 | プロ―ブカ―ド |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3000557B1 (ja) |
| KR (1) | KR100364507B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106802391A (zh) * | 2017-03-24 | 2017-06-06 | 深圳市斯纳达科技有限公司 | 集成电路测试装置及其导电体组件 |
| US10761113B2 (en) | 2015-03-31 | 2020-09-01 | Technoprobe S.P.A. | Probe card for a testing apparatus of electronic devices with enhanced filtering properties |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003344479A (ja) * | 2002-05-29 | 2003-12-03 | Japan Electronic Materials Corp | 縦型プローブカード |
| US7279911B2 (en) * | 2005-05-03 | 2007-10-09 | Sv Probe Pte Ltd. | Probe card assembly with dielectric structure |
| JP2023022720A (ja) * | 2021-08-03 | 2023-02-15 | 東邦電子株式会社 | プローブカード |
-
1999
- 1999-02-19 JP JP11040995A patent/JP3000557B1/ja not_active Expired - Fee Related
- 1999-10-22 KR KR1019990046075A patent/KR100364507B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10761113B2 (en) | 2015-03-31 | 2020-09-01 | Technoprobe S.P.A. | Probe card for a testing apparatus of electronic devices with enhanced filtering properties |
| CN106802391A (zh) * | 2017-03-24 | 2017-06-06 | 深圳市斯纳达科技有限公司 | 集成电路测试装置及其导电体组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000056993A (ko) | 2000-09-15 |
| KR100364507B1 (ko) | 2002-12-16 |
| JP2000241453A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891585A (en) | Multiple lead probe for integrated circuits in wafer form | |
| KR100618017B1 (ko) | 전기 저항 측정용 커넥터 및 회로 기판의 전기 저항 측정장치 및 측정 방법 | |
| US5144228A (en) | Probe interface assembly | |
| KR100703135B1 (ko) | 고밀도 인쇄회로기판 | |
| TWI281984B (en) | Connector for measuring resistance, apparatus and method for measuring resistance of circuit board | |
| JP4647139B2 (ja) | コンタクトストラクチャ | |
| US4912399A (en) | Multiple lead probe for integrated circuits in wafer form | |
| US5544018A (en) | Electrical interconnect device with customizeable surface layer and interwoven signal lines | |
| US20020050832A1 (en) | Probe contact system having planarity adjustment mechanism | |
| TWI404938B (zh) | 探針卡 | |
| JP3000557B1 (ja) | プロ―ブカ―ド | |
| JP5079806B2 (ja) | 検査用構造体 | |
| CN110611989A (zh) | 电路板及电子装置 | |
| JP3989631B2 (ja) | 半導体装置 | |
| US8476919B2 (en) | Prober unit | |
| JP4045841B2 (ja) | プローブカード | |
| US20030234660A1 (en) | Direct landing technology for wafer probe | |
| JPH08111438A (ja) | 集積回路素子用プローバ | |
| JP2900240B2 (ja) | 異方性導電シートの製造方法 | |
| JP2008226880A (ja) | 回路基板およびこれを用いた電気的接続装置 | |
| JP3447496B2 (ja) | 半導体搭載用配線板 | |
| JPS5972148A (ja) | 電子回路ウエ−ハ−検査装置 | |
| JPH0260229B2 (ja) | ||
| TW202319756A (zh) | 探針卡 | |
| JPH09211073A (ja) | フリップチップ接続基板の検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |