CN101222824A - 多层基底及具有该多层基底的电子装置 - Google Patents

多层基底及具有该多层基底的电子装置 Download PDF

Info

Publication number
CN101222824A
CN101222824A CNA2008100017651A CN200810001765A CN101222824A CN 101222824 A CN101222824 A CN 101222824A CN A2008100017651 A CNA2008100017651 A CN A2008100017651A CN 200810001765 A CN200810001765 A CN 200810001765A CN 101222824 A CN101222824 A CN 101222824A
Authority
CN
China
Prior art keywords
sub
layer
multilayer substrate
holding wire
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100017651A
Other languages
English (en)
Other versions
CN101222824B (zh
Inventor
金泳奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101222824A publication Critical patent/CN101222824A/zh
Application granted granted Critical
Publication of CN101222824B publication Critical patent/CN101222824B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种多层基底和一种具有该多层基底的电子装置。该多层基底包括：多个基底主体；多个层，与基底主体交替地成层；信号过孔，与信号线连接，并包括穿过至少一个基底主体的信号柱；子过孔，包括围绕信号柱的子柱和从子柱的端部延伸而形成在层上的一对子焊盘，其中，形成有子焊盘的层设置在与形成有与信号过孔连接的信号线的层相同的层中，或者设置在形成有与信号过孔连接的信号线的层的外部。

Description

多层基底及具有该多层基底的电子装置
技术领域
符合本发明总体构思的一种多层基底和一种具有该多层基底的电子装置涉及改进信号线的返回电流路径(return current path)。
背景技术
通常，基底被广泛用作从诸如数字TV、计算机等的家用电器到高科技通信装置的电子装置的组件。基底在预定的主体上形成一条信号线用于连接电组件(例如集成电路、电阻器、开关等)，或形成多条信号线，从而电连接或电传输信号。
根据层的数量，将基底分为单面基底、双面基底、多层基底等，随着层的数量增多，组件安装容量变得较大。对于其电路不复杂的无线电装置等产品采用单面基底，对于诸如高性能计算机等各种电子装置采用多层基底。
通常，在多层基底中，基底主体和层按顺序成层，在基底主体中形成过孔(via hole)，用于连接设置在其它层中的信号线。
这里，当通过信号线传输数据通信、功率供应、具有预定频率的信号等时，沿着与信号传输方向相反的方向产生返回电流。优选地，返回电流的长度、路径等对应于信号传输路径的长度、路径等。
然而，在传统的多层基底中，由于返回电流的不连续性而产生信号失真，并且在多层基底处产生增大电磁干扰(EMI，electromagnetic interference)等的噪声。另外，沿着过孔的径向方向(radial direction)辐射EMI而对其它信号产生影响，从而降低了信号传输能力。
发明内容
本发明的总体构思提供一种多层基底和一种具有该多层基底的电子装置，其中，该多层基底使返回电流路径的不连续性最小化。
本发明的总体构思还提供一种多层基底和一种具有该多层基底的电子装置，其中，该多层基底防止在信号过孔中的EMI辐射，并改善信号线的信号传输能力。
此外，本发明的总体构思提供一种多层基底和一种具有该多层基底的电子装置，其中，该多层基底稳定地支撑信号过孔。
本发明总体构思的另外的方面和用途将在以下的描述中部分地进行阐述，部分地通过描述将是显而易见的，或者可通过实践本发明的总体构思而明了。
本发明总体构思的上述和/或其它方面可通过提供一种多层基底来实现，该多层基底包括：多个基底主体；多个层，与基底主体交替地成层；信号过孔，与信号线连接，并包括穿过至少一个基底主体的信号柱；子过孔，包括围绕信号柱的子柱和从子柱的端部延伸而形成在层上的一对子焊盘，其中，形成有子焊盘的层设置在与形成有与信号过孔连接的信号线的层相同的层中，或者设置在形成有与信号过孔连接的信号线的层的外部。
根据总的发明构思，如果形成有至少一个子焊盘的层是与形成有与信号过孔连接的至少一条信号线的层相同的层，则至少一个子焊盘和至少一条信号线与所述层形成在同一平面内，与所述信号线形成在所述同一平面内的子过孔包括与信号线隔开的间距部分。
根据总的发明构思，如果形成有至少一个子焊盘的层设置在形成有与信号过孔连接的信号线的层的外部，则子柱形成有至少一条信号线穿过的贯穿部分。
根据总的发明构思，基底主体具有作为基底电介质的特征，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料相同的材料。
根据总的发明构思，基底主体具有与基底电介质的特性相同的特性，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料不同的材料。
根据总的发明构思，多层基底还包括连接信号柱和子柱的支撑件。
根据总的发明构思，子焊盘接地。
本发明总体构思的上述和/或其它方面可通过提供一种多层基底来实现，该多层基底包括：多个基底主体；多个层，与基底主体交替地成层；信号过孔，与信号线连接，并包括穿过至少一个基底主体的信号柱；子过孔，包括围绕信号柱的子柱和从子柱的端部延伸而形成在层上的一对子焊盘；支撑件，连接信号柱和子柱，其中，形成有子焊盘的层设置在形成有与信号过孔连接的信号线的层的内部。
根据总的发明构思，多层基底借助于基底主体的特性形成基底电介质，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料不同的材料。
本发明总体构思的上述和/或其它方面可以通过提供一种多层基底来实现，该多层基底包括：多个基底主体；多个层，与基底主体交替地成层；信号过孔，与第一信号线和第二信号线连接，并包括穿过至少一个基底主体的信号柱；子过孔，包括围绕信号柱的子柱和从子柱的端部延伸而形成在层上的一对子焊盘，其中，形成有第一子焊盘的层设置在形成有与信号过孔连接的第一信号线的层的外部，形成有第二子焊盘的层设置在形成有与信号过孔连接的第二信号线的层的内部。
根据总的发明构思，子柱形成有第一信号线或第二信号线中的一条穿过的贯穿部分。
根据总的发明构思，基底主体具有作为基底电介质的特征，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料相同的材料。
根据总的发明构思，基底主体具有作为基底电介质的特征，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料不同的材料。
根据总的发明构思，所述多层基底还包括连接信号柱和子柱的支撑件。
根据总的发明构思，子焊盘接地。
本发明总体构思的上述和/或其它方面可通过提供一种包括多层基底的电子装置来实现。
本发明总体构思的上述和/或其它方面可通过提供一种多层基底来实现，该多层基底包括：多个基底主体；多个层，与基底主体交替地成层；信号过孔，与至少一条信号线连接，并包括穿过至少一个基底主体的信号柱和连接到信号柱的信号焊盘；子过孔，包括信号柱外部的子柱和连接到子柱的子焊盘，其中，沿着与多个层中的形成有信号线的一个层的平面相同的平面设置子焊盘。
根据总的发明构思，可沿着多个层中的形成有信号线的一个层的平面相同的平面设置信号焊盘。子过孔可包括多个子焊盘，信号过孔可包括多个信号焊盘，信号线可包括多条信号线。
根据总的发明构思，多个子焊盘可设置在多个信号焊盘之间。
根据总的发明构思，多个子焊盘和多个信号焊盘可设置在可形成有多条信号线的多个层上。
根据总的发明构思，多个子焊盘为两个子焊盘，这两个子焊盘中的一个可设置在多个信号焊盘之间，这两个子焊盘中的另一个可设置在多个层中的形成有信号线和多个信号焊盘之一的一个层上。
根据总的发明构思，支撑件连接信号焊盘和子焊盘。
根据总的发明构思，支撑件连接信号柱和子柱。
根据总的发明构思，子柱形成有至少一条信号线穿过的贯穿部分。
根据总的发明构思，在多条信号线与信号过孔和子过孔内行进的信号传输电流路径与返回电流路径基本相同。
附图说明
通过以下结合附图对示例性实施例的描述，本发明总体构思的上述和/或其它方面及用途将变得清楚且更容易理解，在附图中：
图1A和图1B是示出了用于与本发明总体构思的示例性实施例作比较的多层基底和信号传输路径的剖视图；
图2A是示出了根据本发明总体构思的示例性实施例的多层基底的透视图；
图2B是沿着图2A中的IIb-IIb线截取的剖视图；
图3A至图3F是示出了图2A中的多层基底的制造过程的剖视图；
图4是示出了图2A中的多层基底的信号传输路径的剖视图；
图5A是示出了根据图2A和图2B的示例性实施例的多层基底的透视图；
图5B是沿着图5A中的Vb-Vb线截取的剖视图；
图6A至图6E是示出了图5A中的多层基底的制造过程的剖视图；
图7A是示出了根据图2A和图2B的示例性实施例的多层基底的透视图；
图7B是沿着图7A中的VIIb-VIIb线截取的剖视图；
图8A是示出了根据本发明总体构思的另一示例性实施例的多层基底的透视图；
图8B是沿着图8A中的VIIIb-VIIIb线截取的剖视图；
图9A是示出了根据本发明总体构思的另一示例性实施例的多层基底的透视图；
图9B是沿着图9A中的IXb-IXb线截取的剖视图。
具体实施方式
现在，将对本发明总体构思的实施例进行详细描述，在附图中示出了本发明总体构思的实施例的示例，其中，标号始终表示它们相对应的元件。下面通过参照附图对实施例进行描述，用来解释本发明的总体构思。
如图2A至图7B中所示，根据本发明总体构思的示例性实施例的几个示例的多层基底100包括信号过孔130和子过孔(sub via hole)140。多层基底100包括按顺序成层的多个基底主体110和多个层120。多层基底100可包括安装在层120的表面上的表面贴装器件(SMD，surface mounted device)，用于执行各种功能。多层基底100可包括多个层，例如包括六个层、八个层等以及根据本实施例的示例的四个层。
基底主体110由置于层120之间的非导电体形成。这里，基底主体110包括第一基底主体111、第二基底主体113和第三基底主体115。基底主体110与四个层121、123、125和127成层，用于支撑多层基底100。基底主体110包含诸如非导电体环氧树脂的材料，并可选择性地采用各种公知材料。基底主体110包括用于电连接的信号过孔130和围绕信号过孔130的子过孔140。如果信号被传输到信号线133等，则在位于信号线133之间的基底主体110内产生极化，其中，基底主体110用作具有预定介电常数的介电基底。
层120置于基底主体110的层之间，或者可形成多层基底100的外部层。层120可以形成有信号线133或接地层。层120包括：第一层121，形成在第一基底主体111的下部，作为最下层；第二层123，设置在第一基底主体111和第二基底主体113之间；第三层125，设置在第二基底主体113和第三基底主体115之间；第四层127，形成在第三基底主体115的上部，作为最上层。
层120包括导电体如铜片等。层120形成有用于电连接的各种类型的图案。层120除了形成有信号线133之外，层120还可以形成有用于供应功率、使信号线133接地等或者用于传输高频信号的各种图案。层120形成有信号焊盘135和子焊盘145。
另外，多层基底100可经过发射紫外线等的曝光工艺、用于剥离(peel)没有接收紫外线等的部分的显影工艺、去除没有形成有预定图案的部分的蚀刻工艺、清洗基底的清洗工艺和其它工艺，从而层120可与基底主体110成层而形成铜薄膜等的预定图案。
信号过孔130与信号线133连接，并穿过至少一个基底主体110形成。信号过孔130与其它层120的信号线133电连接。信号过孔130包括信号柱(signal column)131和信号焊盘135。
信号柱131以圆柱形形状形成并穿透基底主体110且具有预定厚度。信号柱131包含由导电体形成的材料。来自信号柱131的端部的信号焊盘135延伸到形成在层120上的信号线133以被电连接。
信号线133与信号过孔130电连接，并设置到层120。信号线133可以电连接到信号过孔130的信号柱131和信号焊盘135中的一个。信号线133可执行各种功能，例如供应功率、传输预定的信息、传输具有预定频率的信号等。
信号焊盘135从信号柱131的端部延伸而被设置到层120。信号焊盘135包括导电体，并可包含与信号柱131的材料相同的材料。
子过孔140穿过基底主体110形成，并设置在信号过孔130的外面以围绕信号过孔130。子过孔140包括子柱141和子焊盘145。子过孔140与接地线149电连接而被接地。如图2A所示，子过孔140包括间距部分(distancepart)147。子过孔140还可包括贯穿部分(through part)143(例如，见图5A)。子过孔140还可包括中间焊盘151(例如，见图6A)。
子柱141以圆柱形形状形成并穿过基底主体110且具有预定的厚度。子柱141包含由导电体形成的材料。子柱141从形成在层120上的子焊盘145的端部延伸以被电连接。例如，在图2A和图2B中所示，子柱141可与信号柱131同轴地形成。
子柱141没有与未形成有子焊盘145的层120电连接。然而，在诸如接地等必要的情况下，子柱141可以与未形成有子焊盘145的层120电连接。
子焊盘145从子柱141的端部延伸而被设置到层120。子焊盘145包括导电体，并包含与子柱141的材料相同的材料。
因此，围绕信号过孔130的子过孔140被设置成使返回电流路径最小化，从而使返回电流路径的不连续性最小化。另外，可防止从信号过孔130辐射电磁干扰(EMI)、噪声等。另外，可减少由于信号传输路径与返回电流路径之间的差异造成的信号失真、噪声产生等。
间距部分147形成在子过孔140处，并形成子过孔140和信号线133之间的距离，使得信号线133可穿过间距部分147。信号线133和子过孔140之间的距离根据信号线133的功能、信号频率等可以是可变化的。因此，可在沿着间距部分147与信号线133最近的层120处形成返回电流路径，以与信号线133的信号传输路径对应。
接地线149与子过孔140电连接，以使返回电流接地。可选择地，接地线149可形成在第三层125(即，间距部分147的下端部)处，以与子柱141电连接。
接地线149可在与信号线133最接近地形成的层120处形成，以与信号线133的反射区范围(reflecting area range)邻近。这里，当必要时，接地线149可形成为围绕信号线133。
子电介质160(见图2B、图3D至图3F、图4、图5B、图6B至图6E和图7B)填充在信号过孔130和子过孔140之间。子电介质160可包含介电常数与基底电介质的介电常数相同或不同的材料。另外，鉴于信号线133的特性阻抗(characteristic impedance)或自阻抗(self impedance)，子电介质160可包含各种与基底电介质的材料不同的材料。另外，可以鉴于信号线133的特性阻抗来确定信号过孔130和子过孔140之间的填充有子电介质160的间隔。
支撑件170连接到信号过孔130和子过孔140，用于相对于子过孔140来支撑信号过孔130。支撑件170在图2A中示出为具有柱形(rod shape)，但是支撑件170可具有其它各种形状。支撑件170由非导电材料形成。
可以鉴于子电介质160的材料、信号过孔130的大小、子过孔140的大小等以不同的方式设置支撑件170的支撑位置和数量。
因此，可以由支撑件170稳定地支撑信号过孔130。
这里，根据示例性实施例的子焊盘145设置在形成有与信号过孔130连接的信号线133的层120中，或者设置在形成有与信号过孔130连接的信号线133的层120的外部。
根据这种构造，将顺序参照图2A至图7B来解释该示例性实施例的代表性示例。
首先，如图2A和图2B所示，子焊盘145和与信号过孔130连接的信号线133设置在同一层120上。即，子焊盘145和信号线133一起分别设置在第一层121和第四层127上。间距部分147在第一层121和第四层127上形成在信号焊盘135处，而使信号线133穿过间距部分147。并且，子焊盘145与在第一层121和第四层127处形成的接地线149连接。支撑件170设置在第一层121和第四层127，用于相对于子过孔140来支撑信号过孔130。
在下文，将同时参照图3A至图3F来描述如图2A和图2B所示的多层基底100的制造过程。
如图3A所示，在最下层中设置第一层121，在第一层121上按顺序设置第一基底主体111、第二层123、第二基底主体113、第三层125、第三基底主体115和第四层127，以制造多层基底100。
然后，如图3B所示，将子通孔(sub through hole)153形成为穿透多层基底100。
如图3C所示，在子通孔153中形成子柱141，在第一层121和第四层127上形成子焊盘145。这里，形成间距部分147，使得信号线133可穿过子过孔140。间距部分147可防止子柱141和子焊盘145在子过孔140的形成过程中形成在基底主体110处。例如，可选择性地采用诸如使胶带(tape)附于将要形成间距部分147的部分的方法的各种方法。
可以在必要的情况(例如，接地)下使子柱141与第二层123或第三层125电连接，而不与第一层121和第四层127等连接。
将支撑件170形成到第一层121和第四层127，并横穿子过孔140的内部空间以与子焊盘145连接。支撑件170可形成为具有预定强度的非导体。
如图3D所示，在子过孔140的内部空间内填充子电介质160。在图3E中，将信号通孔139形成为穿过填充在子过孔140内部的子电介质160。
如图3F所示，在信号通孔139处形成信号柱131，在第一层121和第四层127形成信号焊盘135以使信号焊盘135电连接到信号线133。这里，信号焊盘135可以与第一层121和第四层127中的支撑件170连接而被支撑件170支撑。
将同时参照图4来描述根据本发明总体构思的示例性实施例的多层基底100的信号传输过程。
首先，将通过参照图1A和图1B描述图1A和图1B中示出的没有设置子过孔140的对比例，从而与图2A的示例性实施例进行比较。如图1A和图1B所示，多层基底20包括四层基底20，在该四层基底20中，三个基底主体41、43和45与四个层51、53、55和57按顺序成层。这里，将过孔30形成为穿过基底主体41、43和45，以电连接在第一层51中形成的信号线21b和在第四层57中形成的信号线21a。这里，过孔30包括：信号柱31，穿过基底主体41、43和45；信号焊盘33，电连接信号线21a、21b与信号柱31。
在具有图1A和图1B的这种构造的传统技术中，信号被传输到信号线21a和21b，以传输数据、功率供应或电流供应、具有预定频率的信号等。这里，当通过信号线或平面传输信号时，返回电流流经与传输信号的信号线或平面最近的信号线、平面或过孔。因此，如图1B所示，表示为“+”的信号传输电流路径60和表示为“-”的返回电流路径61具有不规则的距离或不同的长度。
相反，如图4所示，如果在信号线133中传输预定的信号，则在通过其传输信号的路径和返回电流路径之间几乎没有差别。例如，如图4所示的表示为“+”的信号传输电流路径180和表示为“-”的通过信号传输产生的返回电流路径181示出了在路径之间没有差别。与图1B所示的多层基底20相比，根据本发明总体构思的多层基底100的信号传输电流路径和返回电流路径几乎相互一致。因此，电流在信号传输电流路径180(包括信号线、信号过孔和子过孔)中行进的距离与电流在返回电流路径181中行进的距离基本相同。
因此，可以使返回电流路径的不连续性最小化。另外，可防止信号过孔130中的EMI辐射，并可改善信号线133的信号传输能力。可稳定地支撑信号过孔130。
如图5A至图6E所示，在根据本发明总体构思的示例性实施例的多层基底100中，第一子焊盘145设置在形成有第一信号线133的层120中，第二子焊盘145设置在形成有第二信号线133的层120的外部。可以如下文所述，提供图5A和图5B的多层基底100的制造过程和信号传输过程。
在图5A中，第二子焊盘145形成在第一层121中，第二信号线133形成在第二层123中。第一子焊盘145和第一信号线133形成在第四层127中。另外，支撑件170形成在第一层121和第四层127中。间距部分147和贯穿部分143形成在子过孔140处。
可选择地，与图5A和图5B示出的当前示例不同，第二子焊盘145可形成在第四层127中，第二信号线133可形成在第三层125中，第一子焊盘145和第一信号线133可形成在第一层121中。
与图2A和图2B中示出的示例性实施例不同，形成有子焊盘145之一的层120可设置在形成有信号线133之一的层120的外部。因此，信号线133穿过的贯穿部分143形成在子柱141处。
贯穿部分143是开口区域，从而信号线133可穿过子柱141的中间区域，并且贯穿部分143与信号线133隔开。
在下文，将参照图6A至图6E来描述如图5A和图5B所示的多层基底100的制造过程。
如图6A所示，穿透第一层121、第一基底主体111和第二层123，然后形成子柱141和处于子柱141的下端部的子焊盘145。这里，可进一步包括从子柱141的上端部向第二层123延伸的中间焊盘151。中间焊盘151使上端部的子柱141与下端部的子柱141容易电连接。支撑件170横穿子柱141的内部空间而连接到子焊盘145。在子柱141的右上部形成贯穿部分143。
如图6B所示，在子柱141中从下端部填充子电介质160。在子电介质160上形成信号线133，以使信号线133具有与第二层123的高度相同的高度。
如图6C所示，将第二基底主体113、第三层125、第三基底主体115和第四层127成层在第二层123上。将上子通孔153形成为穿过第二基底主体113、第三层125、第三基底主体115和第四层127。
如图6D所示，在形成支撑件170之后，形成子柱141的上部，并在子柱141的上部的内部空间中填充子电介质160。这里，如上所述，适当地形成贯穿部分143和间距部分147。
在图6D中，已在第二层123处形成的中间焊盘151的横截面面积大于子柱141的横截面面积，从而简化了与子柱141的上部的电连接。
如图6E所示，形成信号通孔139，形成信号柱131和信号焊盘135，通过信号柱131和信号线133的连接使信号过孔130和信号线133连接。信号焊盘135和支撑件170连接在一起。
因此，本发明的总体构思除了应用于图2A至图6E中示出的所描述的多层基底100之外，还可应用于各种多层基底。
如图7A和图7B所示，在根据本发明总体构思的另一示例性实施例的多层基底100中，形成有子焊盘145的层120设置在形成有信号线133的层120的外部。因此，图7A示出了在第一层121和第四层127中形成的子焊盘145以及在第二层123和第三层125中形成的信号线133。此外，支撑件170形成在第一层121和第四层127中，而贯穿部分143形成到子过孔140中。
因此，本发明总体构思的实施例可应用于包括图2A至图7B的构造的各种构造的多层基底100。
如图8A和图8B所示，根据另一示例性实施例的多层基底200包括：信号过孔230，与信号线233连接，并包括穿过至少一个基底主体210的信号柱231；子过孔240，包括一对子焊盘245，这对子焊盘245从子柱241的端部延伸而形成在层220上；支撑件270，连接信号柱231和子柱241。形成有子焊盘245的层220设置在形成有与信号过孔230连接的信号线233的层220的内部。
与前面的示例性实施例不同，在该示例性实施例中，子焊盘245形成在第二层223和第三层225中，信号线233形成在第一层221和第四层227中。支撑件270设置在第二层223和第三层225中。接地线249设置在第二层223和第三层225中。因此，本发明总体构思的实施例可应用于各种构造的多层基底200。
根据该示例性实施例的多层基底200的制造过程可以与根据前面示例性实施例的制造过程类似。此外，根据该示例性实施例的多层基底200的信号传输过程可以与根据本发明总体构思的前面的示例性实施例的信号传输过程类似。
根据该示例性实施例的多层基底200可具有包括根据本发明总体构思的前面的示例性实施例的构造的各种构造。
如图9A和图9B所示，根据本发明总体构思的另一示例性实施例的多层基底300包括：信号过孔330，与信号线333连接，并包括信号焊盘335和穿过至少一个基底主体310的信号柱331；子过孔340，包括围绕信号柱331的子柱341和从子柱341的端部延伸而形成在层320上的一对子焊盘345。层320形成有一个子焊盘345，这个子焊盘345设置在形成有与信号过孔330连接的第一信号线333的层320的外部，层320形成有另一子焊盘345，所述另一子焊盘345设置在形成有与信号过孔330连接的第二信号线333的层320的内部。因此，子焊盘345分别形成在第二层323和第四层327中，信号线333分别形成在第一层321和第三层325中。此外，支撑件370形成在第二层323和第四层327中。贯穿部分343形成到子柱341，接地线349形成在第二层323和第四层327中。
因此，本发明总体构思的实施例可应用于包括图9A示出的多层基底300在内的各种多层基底。
根据该示例性实施例的多层基底300的制造过程可以与根据前面的示例性实施例的制造过程类似。
另外，根据该示例性实施例的多层基底300的信号传输过程可以与根据前面示例性实施例的信号传输过程类似。
在根据该示例性实施例的多层基底300中，没有描述的构造可包括根据前面的示例性实施例的构造。
如上所述，本发明总体构思的各种实施例提供多层基底和具有该多层基底的电子装置，其中，该多层基底可使信号传输路径和返回电流路径的不连续性最小化。
另外，本发明总体构思的各种实施例提供多层基底和具有该多层基底的电子装置，其中，该多层基底可防止信号过孔中辐射的EMI。
另外，本发明总体构思的各种实施例提供多层基底和具有该多层基底的电子装置，其中，该多层基底可改善信号线的信号传输能力。
另外，本发明总体构思的各种实施例提供多层基底和具有该多层基底的电子装置，其中，该多层基底可稳定地支撑信号过孔。
虽然已经示出和描述了本发明总体构思的几个示例性实施例，但是本领域的技术人员将理解，在不脱离本发明总体构思的原理和精神的情况下，可以对这些实施例做出改变，本发明总体构思的范围限定在权利要求及其等同物中。

Claims (26)

1.一种多层基底，包括：
多个基底主体；
多个层，与基底主体交替地成层；
信号过孔，与信号线连接，并包括穿过至少一个基底主体的信号柱；
子过孔，包括围绕信号柱的子柱和从子柱的端部延伸而形成在层上的一对子焊盘，
其中，形成有子焊盘的层设置在与形成有与信号过孔连接的信号线的层相同的层中，或者设置在形成有与信号过孔连接的信号线的层的外部。
2.根据权利要求1所述的多层基底，其中，如果形成有至少一个子焊盘的层是与形成有与信号过孔连接的至少一条信号线的层相同的层，则至少一个子焊盘和至少一条信号线与所述层形成在同一平面内，与所述信号线形成在所述同一平面内的子过孔包括与所述信号线隔开的间距部分。
3.根据权利要求1所述的多层基底，其中，如果形成有至少一个子焊盘的层设置在形成有与信号过孔连接的至少一条信号线的层的外部，则子柱形成有至少一条信号线穿过的贯穿部分。
4.根据权利要求2或权利要求3所述的多层基底，其中，基底主体具有作为基底电介质的特征，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料相同的材料。
5.根据权利要求2或权利要求3所述的多层基底，其中，基底主体具有与基底电介质的特性相同的特性，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料不同的材料。
6.根据权利要求1所述的多层基底，还包括连接信号柱和子柱的支撑件。
7.根据权利要求1所述的多层基底，其中，子焊盘接地。
8.一种多层基底，包括：
多个基底主体；
多个层，与基底主体交替地成层；
信号过孔，与信号线连接，并包括穿过至少一个基底主体的信号柱；
子过孔，包括围绕信号柱的子柱和从子柱的端部延伸而形成在层上的一对子焊盘；
支撑件，连接信号柱和子柱，
其中，形成有子焊盘的层设置在形成有与信号过孔连接的信号线的层的内部。
9.根据权利要求8所述的多层基底，其中，多层基底借助于基底主体的特性形成基底电介质，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料不同的材料。
10.一种多层基底，包括：
多个基底主体；
多个层，与基底主体交替地成层；
信号过孔，与第一信号线和第二信号线连接，并包括穿过至少一个基底主体的信号柱；
子过孔，包括围绕信号柱的子柱和从子柱的端部延伸而形成在层上的一对子焊盘，
其中，形成有第一子焊盘的层设置在形成有与信号过孔连接的第一信号线的层的外部，
形成有第二子焊盘的层设置在形成有与信号过孔连接的第二信号线的层的内部。
11.根据权利要求10所述的多层基底，其中，子柱形成有第一信号线或第二信号线中的一条穿过的贯穿部分。
12.根据权利要求10所述的多层基底，其中，基底主体具有作为基底电介质的特征，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料相同的材料。
13.根据权利要求10所述的多层基底，其中，基底主体具有作为基底电介质的特征，子电介质设置在信号柱和子柱之间，所述子电介质包含与基底电介质的材料不同的材料。
14.根据权利要求10所述的多层基底，还包括连接信号柱和子柱的支撑件。
15.根据权利要求10所述的多层基底，其中，子焊盘接地。
16.一种电子装置，包括：
根据权利要求1、权利要求8或权利要求10所述的多层基底。
17.一种多层基底，包括：
多个基底主体；
多个层，与基底主体交替地成层；
信号过孔，与至少一条信号线连接，并包括穿过至少一个基底主体的信号柱和连接到信号柱的信号焊盘；
子过孔，包括信号柱外部的子柱和连接到子柱的子焊盘，其中，沿着与多个层中的形成有信号线的一个层的平面相同的平面设置子焊盘。
18.根据权利要求17所述的多层基底，其中，沿着与多个层中的形成有信号线的一个层的平面相同的平面设置信号焊盘。
19.根据权利要求17所述的多层基底，其中，子过孔包括多个子焊盘，信号过孔包括多个信号焊盘，信号线包括多条信号线。
20.根据权利要求19所述的多层基底，其中，多个子焊盘设置在多个信号焊盘之间。
21.根据权利要求19所述的多层基底，其中，多个子焊盘和多个信号焊盘设置在形成有多条信号线的多个层上。
22.根据权利要求19所述的多层基底，其中，多个子焊盘为两个子焊盘，所述两个子焊盘中的一个设置在多个信号焊盘之间，所述两个子焊盘中的另一个设置在多个层中的形成有信号线和多个信号焊盘之一的一个层上。
23.根据权利要求17所述的多层基底，还包括连接信号焊盘和子焊盘的支撑件。
24.根据权利要求17所述的多层基底，还包括连接信号柱和子柱的支撑件。
25.根据权利要求17所述的多层基底，其中，子柱形成有至少一条信号线穿过的贯穿部分。
26.根据权利要求17所述的多层基底，其中，在多条信号线与信号过孔和子过孔内行进的信号传输电流路径与返回电流路径基本相同。
CN2008100017651A 2007-01-11 2008-01-08 多层基底及具有该多层基底的电子装置 Expired - Fee Related CN101222824B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070003295A KR101335987B1 (ko) 2007-01-11 2007-01-11 다층 인쇄회로기판
KR1020070003295 2007-01-11
KR10-2007-0003295 2007-01-11

Publications (2)

Publication Number Publication Date
CN101222824A true CN101222824A (zh) 2008-07-16
CN101222824B CN101222824B (zh) 2012-06-27

Family

ID=39316428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100017651A Expired - Fee Related CN101222824B (zh) 2007-01-11 2008-01-08 多层基底及具有该多层基底的电子装置

Country Status (4)

Country Link
US (1) US8502085B2 (zh)
EP (2) EP2464202B1 (zh)
KR (1) KR101335987B1 (zh)
CN (1) CN101222824B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107124821A (zh) * 2017-07-13 2017-09-01 郑州云海信息技术有限公司 一种过孔及其制造方法和印制电路板
WO2022227063A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 Lga焊盘结构及制作方法、芯片模块、印刷电路板及装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038234B1 (ko) * 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 ｅｍｉ 노이즈 저감 기판
US9431168B2 (en) * 2012-06-13 2016-08-30 Advanced Micro Devices, Inc. Contactless interconnect
US9860985B1 (en) * 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
US9635761B2 (en) * 2013-07-15 2017-04-25 Massachusetts Institute Of Technology Sleeved coaxial printed circuit board vias
WO2015195186A1 (en) 2014-06-18 2015-12-23 Massachusetts Institute Of Technology Printed circuit board assembly with foam dielectric material
JP2016066770A (ja) * 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
TWI611640B (zh) * 2015-05-22 2018-01-11 好慶科技企業股份有限公司 電路基板
US10045435B2 (en) * 2015-11-23 2018-08-07 L-3 Communications Corporation Concentric vias and printed circuit board containing same
US10292259B2 (en) * 2016-04-29 2019-05-14 Stmicroelectronics (Grenoble 2) Sas Electrical shielding using bar vias and associated methods
US10950929B2 (en) 2016-07-14 2021-03-16 Massachusetts Institute Of Technology Foam radiator
US10070525B2 (en) * 2016-12-28 2018-09-04 Intel Corporation Internal to internal coaxial via transition structures in package substrates
KR102611780B1 (ko) * 2018-10-26 2023-12-11 삼성전자 주식회사 관통 배선이 형성된 영역을 둘러싸는 개구부 및 개구부의 측면에 도전성 부재가 형성된 기판을 포함하는 기판 연결 부재 및 이를 포함하는 전자 장치
WO2020112481A1 (en) 2018-11-29 2020-06-04 Lockheed Martin Corporation Apparatus and method for impedance balancing of long radio frequency (rf) via
US20230262906A1 (en) * 2022-02-11 2023-08-17 Alibaba (China) Co., Ltd. Substrate, chip, circuit package and fabrication process

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637416A (ja) 1992-07-14 1994-02-10 Fujitsu Ltd プリント配線板
JPH0828581B2 (ja) * 1993-05-31 1996-03-21 日本電気株式会社 多層印刷配線板およびその製造方法
JPH10135640A (ja) * 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd プリント配線板の構造及びその製造方法
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
JP2000261150A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
JP2002064256A (ja) 2000-08-22 2002-02-28 Ngk Spark Plug Co Ltd 配線基板
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
US7091424B2 (en) * 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
US7081650B2 (en) * 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
US6937120B2 (en) * 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch
JP2004327690A (ja) * 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
JP3905546B2 (ja) * 2003-06-09 2007-04-18 富士通株式会社 プリント基板およびプリント基板ユニット
US20040251047A1 (en) * 2003-06-12 2004-12-16 International Business Machines Corporation Via structure for increased wiring on printed wiring boards
KR100651414B1 (ko) * 2004-02-13 2006-11-29 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
JP4430976B2 (ja) 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
DE102004036890A1 (de) 2004-07-19 2006-02-16 Würth Elektronik Rot am See GmbH & Co. KG Leiterplattenanordnung
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
TWI248330B (en) * 2005-01-14 2006-01-21 Ind Tech Res Inst High frequency and wide band impedance matching via
CN100556243C (zh) * 2005-01-25 2009-10-28 财团法人工业技术研究院 高频宽带阻抗匹配的传输孔

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107124821A (zh) * 2017-07-13 2017-09-01 郑州云海信息技术有限公司 一种过孔及其制造方法和印制电路板
WO2022227063A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 Lga焊盘结构及制作方法、芯片模块、印刷电路板及装置

Also Published As

Publication number Publication date
EP1945010B1 (en) 2014-02-12
CN101222824B (zh) 2012-06-27
EP1945010A2 (en) 2008-07-16
EP1945010A3 (en) 2009-08-26
US20080169564A1 (en) 2008-07-17
EP2464202A1 (en) 2012-06-13
EP2464202B1 (en) 2014-01-29
KR20080066168A (ko) 2008-07-16
US8502085B2 (en) 2013-08-06
KR101335987B1 (ko) 2013-12-04

Similar Documents

Publication Publication Date Title
CN101222824B (zh) 多层基底及具有该多层基底的电子装置
CN101142860B (zh) 印刷线路板
US4739453A (en) Shielding apparatus for a printed circuit board
CN101176389B (zh) 阻抗受控过孔结构
US9288893B2 (en) Implementations of twisted differential pairs on a circuit board
CN109076700A (zh) 用于高速、高密度电连接器的背板封装部
US6777620B1 (en) Circuit board
EP1398848A3 (en) Laminated aperture antenna and multi-layered wiring board comprising the same
KR100666224B1 (ko) 개구를 가지는 리지드 플렉시블 인쇄회로기판
JP5172341B2 (ja) 基板アッセンブリ、多層回路板アッセンブリ、ボール・グリッド・アレーパッケージ、電子アッセンブリ、基板アッセンブリ内の寄生容量を最小にする方法および基板アッセンブリを製造する方法
CN102027380B (zh) 具有高频内插器的测试系统
TW201711534A (zh) 柔性線路板及其製作方法
CN101945537A (zh) 一种具有过孔结构的印刷电路板及其制造方法
CN108633172B (zh) 印刷电路板和显示装置
CN101551406A (zh) 探针卡
US20110122041A1 (en) Planar antenna
JP2000077802A (ja) 伝送時間とインピ―ダンス制御のための各種開口パタ―ンのあるシ―ルド平面を具えた基板
CN101175365B (zh) 抗信号失真的印刷电路板和方法
US7186924B2 (en) Dielectric structure for printed circuit board traces
JPH11150371A (ja) 多層回路基板
CN201600944U (zh) 软排线和软排线组合
JP3420126B2 (ja) 両面プリント配線板
JP4605741B2 (ja) レーダビームを送信および／または受信するための装置
CN107360663B (zh) 可选择对应接地层的电路板结构
CN116209138A (zh) 电路板与其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20210108