JP2002064256A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2002064256A
JP2002064256A JP2000251180A JP2000251180A JP2002064256A JP 2002064256 A JP2002064256 A JP 2002064256A JP 2000251180 A JP2000251180 A JP 2000251180A JP 2000251180 A JP2000251180 A JP 2000251180A JP 2002064256 A JP2002064256 A JP 2002064256A
Authority
JP
Japan
Prior art keywords
hole
conductor
hole conductor
conductors
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000251180A
Other languages
English (en)
Inventor
Yasuhiro Sugimoto
康宏 杉本
Michihiro Matsushima
理浩 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2000251180A priority Critical patent/JP2002064256A/ja
Publication of JP2002064256A publication Critical patent/JP2002064256A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】スルーホール内全体のループインダクタンスを
効果的に低減でき、且つ電気的特性の向上を図り得る内
外二重構造のスルーホール導体を絶縁性の基板内に有す
る配線基板を提供する。 【解決手段】絶縁性のコア基板2と、このコア基板2を
貫通する外側スルーホール5およびその内周に沿って形
成した外側スルーホール導体6と、この外側スルーホー
ル導体6の内側に絶縁材8を介して同軸状に貫通する内
側スルーホール9およびその内周に沿って形成した内側
スルーホール導体10と、を備え、この内側スルーホー
ル導体10の外径d1と外側スルーホール導体6の内径
d2との比d1/d2が、0.85以上で且つ1.00
未満の範囲にある、配線基板1。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板の表面と裏面
とにそれぞれ配線層を有し、且つかかる配線層同士が互
いに導通する内外二重のスルーホール導体を有する配線
基板に関する。
【0002】
【従来の技術】近年、配線基板に対する高密度化および
高性能化の要請に伴って、基板の表裏面上の複数の配線
層を個別に導通させるため、上記基板を貫通するスルー
ホール内に内外二重のスルーホール導体を同軸状に形成
することが知られている。例えば、特開2000−40
80号公報には、絶縁層を貫通する太径のシールド導通
接続穴(外側スルーホール導体)と、その内部に第1穴埋
め樹脂を介して細径の信号経由接続導通穴(内側スルー
ホール導体)とが、同軸心にして形成されている薄膜多
層印刷配線板が開示されている。また、特開2000−
68648号公報には、絶縁層を貫通する太径でテーパ
を有する第1導通接続穴(外側スルーホール導体)と、そ
の内部に第1絶縁体を介して細径で同様のテーパを有す
る第2接続導通穴(内側スルーホール導体)とを、同軸心
にして配置する薄膜多層印刷配線板が開示されている。
【0003】ところで一般に、2本の平行な導線に通電
すると、各導線の自己インダクタンスL,Lに両者
の相互インダクタンス(2×M)が加算されため、全体の
ループインダクタンスLが大きくなることが知られてい
る。前記の各印刷配線板の場合も、絶縁層内に同軸で内
外二重に配置した内外一対の導通接続穴のうち、特にそ
の一方を電源に接続し、他方をグランド(接地)に接続さ
せて互いに逆方向に通電すると、各導通接続穴の自己イ
ンダクタンスL,Lと共に両者に相互インダクタン
スMが生じる。この場合、全体のインダクタンスLは、
各導通接続穴の自己インダクタンスL,Lの合計値
から両者の相互インダクタンス(2×M)を減算した値と
なる。このため、前記印刷配線板では内外二重の導通接
続穴による全体のインダクタンスLを抑制することが可
能である。
【0004】
【発明が解決すべき課題】しかし、単に同軸にして配置
した内外二重の導通接続穴(スルーホール導体)では、全
体のループインダクタンスLが高くなる場合がある。こ
のため、全体のインダクタンスLを低減することが不十
分となり、電気的特性の向上に寄与しにくく、例えば同
時スイッチングや放射ノイズの発生を効果的に防止する
ことができない、という問題があった。本発明は、以上
に説明した従来の技術における問題点を解決し、スルー
ホール内全体のループインダクタンスを効果的に低減で
き、且つ電気的特性の向上を図り得る内外二重構造のス
ルーホール導体を絶縁性の基板内に有する配線基板を提
供する、ことを課題とする。
【0005】
【課題を解決するための手段】本発明は、内外二重のス
ルーホール導体(スルーホール同軸構造)相互の位置関係
を規制することに、着想して成されたものである。即
ち、本発明の配線基板は、絶縁性の基板と、この基板を
貫通する外側スルーホールおよびその内周に沿って形成
した外側スルーホール導体と、この外側スルーホール導
体の内側に絶縁材を介して同軸状に貫通する内側スルー
ホールおよびその内周に沿って形成した内側スルーホー
ル導体と、を備え、この内側スルーホール導体の外径d
1と外側スルーホール導体の内径d2の比d1/d2
が、0.85以上で且つ1.00未満の範囲にある、こ
とを特徴とする。
【0006】これによれば、内・外側スルーホール導体
が適切に接近するため、両者の相互インダクタンス(2
×M)が大きくなる。このため、外・内側スルーホール
導体に逆方向の電流を流すと、両者の自己インダクタン
スL,Lの合計値から上記相互インダクタンスを差
し引いた全体のループインダクタンスLを低減すること
ができる。従って、同時スイッチングや放射ノイズを防
止するなど、基板内部における電気的特性を安定させた
配線基板とすることが可能となる。尚、上記比d1/d
2が、0.85未満になると、内・外側スルーホール導
体の相互インダクタンス(2×M)が大きくならず、ルー
プインダクタンスLを適正な水準まで低減できなくなる
ため、かかる範囲を除外した。一方、上記比d1/d2
の上限値は、1.00未満であるが、外・内側スルーホ
ール導体間の短絡を防ぎ且つ両導体の位置決め不良を防
ぐため、望ましい上限値は0.98以下、より望ましく
は0.93、またはこれ以下である。また、内・外側ス
ルーホール導体は、一方がグランド(接地)用回路に接続
され、他方が電源用回路にそれぞれ接続されると共に、
互いに逆方向に通電されるものが主な対象となる。
【0007】また、前記内側スルーホール導体と外側ス
ルーホール導体との半径方向の間隔が、10μmよりも
大きく且つ100μm以下の範囲にある、配線基板も含
まれる。これによれば、外・内側スルーホール導体が適
正な間隔(s)を置いて接近するため、全体のループイン
ダクタンスLを一層確実に低減することができる。尚、
上記間隔(s)を10超〜100μmの範囲とした理由
は、前記比d1/d2の場合における上限値および下限
値とそれぞれ同じである。特に、上記間隔(s)が10μ
m以下になると、内・外側スルーホール導体が接近し過
ぎ、温度/湿度/バイアス電圧加速テスト(HAST)の
上から好ましくなく、マイグレーション(溶出)による絶
縁の劣化や不良を生じる可能性があるため、かかる範囲
を除外したものである。
【0008】前記内・外側スルーホール導体は、コア基
板にドリルやレーザ照射を用いて、内・外側スルーホー
ル導体の外円周形状とほぼ同じ断面形状の内・外側スル
ーホールを穿孔した後、これらのスルーホールの内周面
に銅などの金属メッキを所定の厚さになるまで施すこと
により形成される。上記レーザ照射には、例えばCO
レーザによる長パルスや、高出力レーザのサイクルモー
ド法(巡回ショット)による孔明け加工が、形状精度の良
いスルーホールを形成する上で好ましい。
【0009】
【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図1(A)は、本発明の配
線基板1における要部の断面を示す。図示のように、配
線基板1は、ビスマレイミド・トリアジン(BT)樹脂か
らなる厚さ約0.8mmの絶縁性のコア基板(基板)2
と、その表面3上と裏面4下とに対称に配置した複数の
Cuからなる配線層12,13,20,21,28,2
9およびエポキシ系樹脂からなる絶縁層14,15,2
2,23,30,31とを有している。図1(A)におい
て、最上層に位置する絶縁層(ソルダーレジスト層)30
には、これを貫通して配線層28上から第1主面34上
に突出するハンダ製で複数のフリップチップバンプ(I
C接続端子)32が突設されている。各バンプ32に
は、第1主面34上に搭載される図示しないICチップ
の端子が個別に接続される。
【0010】また、最下層の絶縁層(ソルダーレジスト
層)31に設けた開口部33には、配線層29の一部で
ある接続端子35が第2主面37側に露出している。端
子35の表面には、Au・Niメッキ膜が被覆され且つ
図示しないマザーボードに接続される。尚、図1(A)で
配線層12,20,28は、絶縁層14,22中のビア
ホール16,24内に形成したビア導体18,26を介
して互いに導通され、配線層13,21,29は、絶縁
層15,23中のビアホール17,25内に形成したビ
ア導体19,27を介して互いに導通されている。一
方、図1(B)に示すように、コア基板2には直径350
μmの外側スルーホール5が、その表・裏面3,4間に
貫通し、該スルーホール5の内周面には円筒形で厚さ1
8μmの外側スルーホール導体6が形成されている。こ
の導体6は、絶縁基板2の表面3上・裏面4下の配線層
12,13間を導通し、且つ電源用回路またはグランド
(接地)用回路に接続されている。
【0011】また、外側スルーホール導体6の内側に
は、エポキシ樹脂などの絶縁材8が充填されると共に、
図1(B)に示すように、かかる絶縁材8内には外側スル
ーホール5と同軸心の位置に、直径270μmの内側ス
ルーホール9が貫通し、このスルーホール9の内周面に
は円筒形で厚さ18μmの内側スルーホール導体10が
形成されている。この導体10は、前記配線層20,2
1間を導通し、グランド(接地)用回路(導体6が電源用
回路に接続される場合)、または電源用回路(導体6がグ
ランド用回路に接続される場合)に接続されている。更
に、内側スルーホール導体10の内側には、樹脂などの
絶縁材11が充填される。尚、絶縁材11に替えて、多
量の金属粉末を混練した導電性の樹脂ペーストを充填し
ても良い。図1(B)に示すように、外側スルーホール導
体6の内径d2は314μmであり、且つ内側スルーホ
ール導体10の外径d1は270μmである場合、両者
間の比d1/d2は、約0.86である。また、内・外
側スルーホール導体10,6間の半径方向に沿った間隔
(s)は、22μmである。
【0012】以上のような配線基板1を得るには、図1
(A)に示したように、先ず、コア基板2に、その表・裏
面3,4間を貫通する直径350μmの外側スルーホー
ル5を、ドリルにより穿孔する。次に、この外側スルー
ホール5の内周面とコア基板2の表・裏面3,4とに無
電解銅メッキおよび電解銅メッキを施して、厚さ18μ
mの外側スルーホール導体6と表・裏面の3,4メッキ
層とを形成する。更に、外側スルーホール導体6が形成
された外側スルーホール5内に樹脂ペーストを印刷・充
填してこれを硬化した後、その上・下面を研磨にて平坦
化する。これにより、図1(A),(B)に示したように、
外側スルーホール5内に絶縁材8が充填される。
【0013】また、メッキ層の上下に所定パターンのエ
ッチングレジストを形成し、表・裏面3,4のメッキ層
のうち不要部分をエッチングして除去することにより、
図1(A)に示したように、コア基板2の表面3上と裏面
4下に所定パターンの配線層12,13を形成する。更
に、フィルム化された絶縁層14,15を熱圧着し、C
レーザにより、絶縁層14,15および絶縁材8を
孔明け加工して、内側スルーホール9やビアホール1
6,17を形成する。その後、当該コア基板2を含むパ
ネルメッキを行うことにより、内側スルーホール導体1
0を形成し且つその内側に絶縁材11を充填する。
【0014】そして、サブトラクティブ法により、配線
層20,21およびビア導体18,19を形成する。こ
れ以降は、コア基板2の表面3上や裏面4下に配線層2
8,29、絶縁層22,30,23,31、ビア導体2
6,27を公知のビルドアップ技術(フルアディテイブ
法、セミアディテイブ法など、ここではサブトラクティ
ブ法)により形成する。尚、ハンダバンプ32は、Sn
−Pb系やSn−Ag系ハンダペーストをスクリーン印
刷し且つリフロすることで形成する。これらにより、前
記図1(A)に主要部の断面を示した配線基板1を得るこ
とができる。尚、BT樹脂などからなる絶縁層の表・裏
面に予めCu箔を貼り付けた基板に、ドリルで外側スル
ーホール5を穿孔し、その後に外側スルーホール導体
6、外側の絶縁材8、内側スルーホール9、内側スルー
ホール導体10、および内側の絶縁材11を前記同様に
形成しても良い。
【0015】
【実施例】ここで、本発明の具体的な実施例について比
較例と共に説明する。図2(A)に示すように、軸方向の
長さHが840μmで、前記と同じ内径d2と厚さとを
有する外側スルーホール導体6を複数個形成し、それら
の中に絶縁材8を介して同軸心で厚さが18μmで外径
d1を100μm〜300μmに変化させた実施例と比
較例の内側スルーホール導体10を、個別に形成した。
次に、外・内側スルーホール導体6,10に互いに逆方
向の電流を通電した状態で、両導体6,10全体のルー
プインダクタンスLを測定した。そして、外側スルーホ
ール導体6の内径d2と内側スルーホール導体10の外
径d1との比d1/d2およびループインダクタンスL
の関係を、図2(B)のグラフに示した。
【0016】図2(B)のグラフによれば、上記比d1/
d2が大きくなるに連れて、ループインダクタンスLが
低減していく傾向が理解される。即ち、上記比d1/d
2が大きくなり且つ前記間隔(s)が狭くなるに連れ、外
・内側スルーホール導体6,10の相互インダクタンス
(2×M)が大きくなる。このため、外・内側スルーホー
ル導体6,10の自己インダクタンスL,Lの合計
値から上記相互インダクタンス(2×M)分を差し引いた
全体のループインダクタンスLを低減させたことが理解
できる。そして、インダクタンスLが0.3pH以下の
低い水準となる比d1/d2は、0.85以上の実施例
のものであることが判明した。因みに、比d1/d2が
0.85の場合における外・内側スルーホール導体6,
10間の半径方向の間隔sは、約23.6μmであっ
た。
【0017】以上の結果から、上記比d1/d2を0.
85以上とした本発明による実施例の優位性が理解され
る。尚、比d1/d2の上限値は、外・内側スルーホー
ル導体6,10間の短絡を防ぐと共に、両者の位置決め
不良を防ぐため、約0.93程度が推奨される。因み
に、比d1/d2が0.93である場合の外・内側スル
ーホール導体6,10間の間隔sは、約11μmであっ
た。
【0018】図3は、異なる形態の外・内側スルーホー
ル導体に関する。図3(A)に示すように、コア基板2の
表面3と裏面4との間にYAGレーザを照射することに
より、表面3寄りが太径で且つ裏面4寄りが細径となる
テーパを有する外側スルーホール40を穿孔し、その内
周に沿って銅メッキすることにより、上記と同様のテー
パを有する外側スルーホール導体42が形成されてい
る。かかる導体42の両端の位置で且つコア基板2の表
面3上と裏面4下には、配線層44,46が接続されて
いる。また、外側スルーホール導体42の内側には樹脂
等の絶縁材48が充填され、且つ配線層44,46を有
するコア基板2の表面3上と裏面4下には、絶縁層5
0,51がそれぞれ形成されている。
【0019】上記絶縁材48の軸心に沿ってYAGレー
ザを絶縁層50,51と絶縁材48とに照射することに
より、図3(A)に示すように、外側スルーホール導体4
2のテーパとほぼ平行なテーパを有する細径の内側スル
ーホール52が穿孔される。更に、内側スルーホール5
2の内周に沿って銅メッキを施すことにより、上記と同
様のテーパを有する内側スルーホール導体54が形成さ
れる。この導体54の内側にも絶縁材59が充填される
と共に、かかる導体54の両端の位置で且つ絶縁層5
0,51の上/下には、配線層56,58が形成されて
いる。
【0020】図3(a1),(a2)に示すように、外側ス
ルーホール導体42の内径d1と内側スルーホール導体
54の外径d2とは、それらの軸方向の位置により上記
テーパに応じて相違している。しかし、外・内側スルー
ホール導体42,54のテーパは互いにほぼ平行である
ため、両者の軸方向に沿ったどの位置でも、上記内径d
1と外径d2との比d1/d2はほぼ一定になる。従っ
て、かかる比d1/d2が0.85〜1.00未満の範
囲内に入るよう、テーパ状の外・内側スルーホール導体
42,54を形成することにより、これら全体のループ
インダクタンスLを低減することが可能となる。従っ
て、テーパ状の外・内側スルーホール導体42,54を
前記配線基板1に適用することにより、同時スイッチン
グや放射ノイズを防止するなど、基板内部における電気
的特性を安定させることができる。
【0021】図3(B)に示すように、コア基板2の表面
3と裏面4との間にCOレーザを照射することによ
り、表・裏面3,4寄りが細径で且つ中間付近寄りが太
径となる断面ほぼ紡錘形の外側スルーホール60を穿孔
し、その内周に沿って銅メッキすることにより、上記同
様の断面形状を有する外側スルーホール導体62が形成
される。かかる導体62の両端の位置で且つコア基板2
の表面3上と裏面4下には、配線層64,66が接続さ
れている。また、外側スルーホール導体64の内側には
樹脂等の絶縁材68が充填され、且つ配線層64,66
を有するコア基板2の表面3上と裏面4下には、絶縁層
70,71がそれぞれ形成されている。
【0022】図3(B)に示すように、上記絶縁材68の
軸心に沿って、COレーザを絶縁層70,71と絶縁
材68とに照射することにより、上記紡錘形の外側スル
ーホール60と相似形で且つ軸方向に沿って平行な内側
スルーホール72が穿孔される。更に、内側スルーホー
ル72の内周に沿って銅メッキを施すことにより、上記
同様の断面形状を有する内側スルーホール導体74が形
成される。導体74の内側にも絶縁材79が充填される
と共に、かかる導体74の両端の位置で且つ絶縁層7
0,71の上/下には、配線層76,78が形成されて
いる。
【0023】図3(b1),(b2)に示すように、外側ス
ルーホール導体62の内径d1と内側スルーホール導体
74の外径d2とは、それらの軸方向の位置により上記
紡錘形状に応じて相違している。しかし、外・内側スル
ーホール導体62,74の断面形状は互いにほぼ平行で
あるため、両者の軸方向に沿ったどの位置においても、
上記内径d1と外径d2との比d1/d2はほぼ一定に
なる。従って、上記比d1/d2が0.85〜1.00
未満の範囲内に入るように、紡錘形状の外・内側スルー
ホール導体62,74を形成することにより、これら全
体のループインダクタンスLを低減することが可能とな
る。そして、以上の紡錘形状の外・内側スルーホール導
体62,74を前記配線基板1に適用することによって
も、同時スイッチングや放射ノイズを防止するなど、基
板内部における電気的特性を安定させることができる。
尚、上記各形態の他、外側スルーホール導体42,62
の断面をストレートの形状とし、内側スルーホール導体
54,74の断面をテーパ状または紡錘形状にしたり、
あるいは、導体42,62と導体54,74とを上記と
逆の形状にした場合でも、上記比d1/d2が0.85
〜1.00未満の範囲内にあれば良い。
【0024】本発明は以上に説明した各形態に限定され
るものではない。前記外側スルーホール導体をグランド
用回路に接続し、内側スルーホール導体を電源用回路に
接続する形態の他、前記外側スルーホール導体を電源用
回路に接続し、内側スルーホール導体をグランド用回路
に接続しても良い。また、外側スルーホール導体をグラ
ンド用回路に接続し、且つ内側スルーホール導体を信号
用回路の配線としても、両者を流れる電流が相互に逆向
きの場合には、内・外側スルーホール導体の全体におけ
るループインダクタンスを低減することができる。ま
た、前記内・外側スルーホール導体10,6等は、コア
基板2における所定の位置に、任意の数が前記各形態の
何れかにして形成される。
【0025】更に、コア基板2の材質は、前記BT樹脂
の他、ガラス−エポキシ樹脂複合材料、同様の耐熱性、
機械強度、可撓性、加工容易性等を有するガラス織布
や、ガラス織布等のガラス繊維とエポキシ樹脂、ポリイ
ミド樹脂、またはBT樹脂等の樹脂との複合材料である
ガラス繊維−樹脂材料を用いても良い。あるいは、ポリ
イミド繊維等の有機繊維と樹脂との複合材料や、連続気
孔を有するPTFE等3次元網目構造のフッ素系樹脂に
エポキシ樹脂等の樹脂を含浸させた樹脂−樹脂複合材料
等を用いることも可能である。
【0026】また、前記内・外側スルーホール導体1
0,6等や配線層12,14等の材質は、前記Cuの
他、Ag,Au,Niや、Ni−Au等にしても良い。
また、導体の構成としては、単一の膜(単一の材料およ
び単一のメッキ法からなる膜)である形態と、互いに材
料またはメッキ法が異なる複数の膜からなる積層膜の形
態とがある。あるいは、かかる金属のメッキ膜を用い
ず、導電性樹脂を塗布する等の方法により形成しても良
い。更に、前記ビア導体18等は、ビアホール16等に
倣った円錐形状の形態に限らず、ビアホール16内を埋
め尽くす形態のフィルドビアとしても良い。尚、ビアホ
ール16等の孔明け加工は、絶縁層が感光性を有する場
合には、フォトリソグラフィ技術を用いて行っても良
い。
【0027】また、絶縁層14,15等の材質は、前記
エポキシ樹脂を主成分とするものの他、同様の耐熱性、
パターン成形性等を有するポリイミド樹脂、BT樹脂、
PPE樹脂、或いは、連続気孔を有するPTFE等3次
元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含
浸させた樹脂−樹脂複合材料等を用いることもできる。
且つ絶縁層の形成には、液状樹脂をロールコータにより
塗布する方法の他、絶縁性のフィルムを熱圧着する方法
を用いることもできる。尚、スルーホール同軸構造に用
いる絶縁材は、例えばTaまたはSiO などの
材料をスパッタリングまたは蒸着などの方法で形成して
も良い。スパッタリングによる場合、RF,DCなどの
方式を問わず、何れの方法も適用可能である。また、蒸
着による場合、例えば真空チャンバ内で放電により絶縁
材形成用のターゲットをたたき、これから飛び出した原
子を積層していく方法が用いられる。
【0028】
【発明の効果】以上に説明した本発明の配線基板によれ
ば、内・外側スルーホール導体が適切に接近し、両者の
相互インダクタンスが大きくなるため、内・外側スルー
ホール導体に逆方向の電流を流すと、両者の自己インダ
クタンスの合計から上記相互インダクタンスを差し引い
た全体のループインダクタンスを低減することができ
る。従って、同時スイッチングや放射ノイズを防止する
等、基板内部における電気的特性を安定させた配線基板
とすることができる。また、請求項2の配線基板によれ
ば、内・外側スルーホール導体が適正な間隔を置いて接
近するため、全体のループインダクタンスを一層確実に
低減することができる。
【図面の簡単な説明】
【図1】(A)は本発明の配線基板における主要部を示す
断面図、(B)は(A)中のB−B線に沿った視角の断面
図。
【図2】(A)は図1の配線基板における内・外側スルー
ホール導体を示す概略図、(B)は(A)の各導体に関する
実施例および比較例の特性を示すグラフ。
【図3】(A),(B)はそれぞれ異なる形態の内・外側ス
ルーホール導体を示す断面図、(a1),(a2),(b
1),(b2)は(A),(B)中の同じ符号の位置における
断面図。
【符号の説明】 1…………………配線基板 2…………………コア基板(絶縁性の基板) 5,40,60……外側スルーホール 6,42,62……外側スルーホール導体 8,48,68……絶縁材 9,52,72……内側スルーホール 10,54,74…内側スルーホール導体 d1………………内側スルーホール導体の外径 d2………………外側スルーホール導体の内径 s…………………内・外側スルーホール導体の間隔

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁性の基板と、 上記基板を貫通する外側スルーホールおよびその内周に
    沿って形成した外側スルーホール導体と、 上記外側スルーホール導体の内側に絶縁材を介して同軸
    状に貫通する内側スルーホールおよびその内周に沿って
    形成した内側スルーホール導体と、を備え、 上記内側スルーホール導体の外径d1と外側スルーホー
    ル導体の内径d2の比d1/d2が、0.85以上で且
    つ1.00未満の範囲にある、 ことを特徴とする配線基板。
  2. 【請求項2】前記内側スルーホール導体と外側スルーホ
    ール導体との半径方向の間隔が、10μmよりも大きく
    且つ100μm以下の範囲にある、 ことを特徴とする請求項1に記載の配線基板。
JP2000251180A 2000-08-22 2000-08-22 配線基板 Pending JP2002064256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000251180A JP2002064256A (ja) 2000-08-22 2000-08-22 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000251180A JP2002064256A (ja) 2000-08-22 2000-08-22 配線基板

Publications (1)

Publication Number Publication Date
JP2002064256A true JP2002064256A (ja) 2002-02-28

Family

ID=18740619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000251180A Pending JP2002064256A (ja) 2000-08-22 2000-08-22 配線基板

Country Status (1)

Country Link
JP (1) JP2002064256A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523627A (ja) * 2004-12-07 2008-07-03 マルティ−ファインライン エレクトロニクス インコーポレイテッド 小型回路、誘導部品、及びそれらの製造方法
US8502085B2 (en) 2007-01-11 2013-08-06 Samsung Electronics Co., Ltd. Multi-layer substrate with a via hole and electronic device having the same
CN108091625A (zh) * 2017-12-24 2018-05-29 苏州赛源微电子有限公司 大功率负载芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523627A (ja) * 2004-12-07 2008-07-03 マルティ−ファインライン エレクトロニクス インコーポレイテッド 小型回路、誘導部品、及びそれらの製造方法
US8502085B2 (en) 2007-01-11 2013-08-06 Samsung Electronics Co., Ltd. Multi-layer substrate with a via hole and electronic device having the same
CN108091625A (zh) * 2017-12-24 2018-05-29 苏州赛源微电子有限公司 大功率负载芯片

Similar Documents

Publication Publication Date Title
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
US8093506B2 (en) Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
US8299371B2 (en) Circuitized substrate with dielectric interposer assembly and method
US7271476B2 (en) Wiring substrate for mounting semiconductor components
US20090241332A1 (en) Circuitized substrate and method of making same
US20110209905A1 (en) Wiring board and method for manufacturing the same
WO1998040914A1 (en) Printed wiring board and method for manufacturing the same
JPH07283538A (ja) 多層プリント配線板の製造方法
US6340841B2 (en) Build-up board package for semiconductor devices
US7629559B2 (en) Method of improving electrical connections in circuitized substrates
JPH08116174A (ja) 回路形成基板およびその製造方法
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP2002261455A (ja) 多層配線基板およびこれを用いた電子装置
JP2001352166A (ja) 配線基板の製造方法
JP2002064256A (ja) 配線基板
JP2000077809A (ja) メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法
JP4219541B2 (ja) 配線基板及び配線基板の製造方法
JP2002043754A (ja) プリント配線板及びプリント配線板の製造方法
JP2002232102A (ja) 配線基板
JP3904361B2 (ja) 配線基板の製造方法
JP4437361B2 (ja) プリント配線板及びプリント配線板の製造方法
JP3945764B2 (ja) 配線基板
JP2001345525A (ja) 配線基板
JP2010519769A (ja) 高速メモリパッケージ
JP5066311B2 (ja) 配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060711