JP2008523627A

JP2008523627A - 小型回路、誘導部品、及びそれらの製造方法

Info

Publication number: JP2008523627A
Application number: JP2007545601A
Authority: JP
Inventors: ロナルドダブリュー．ウィトテカー; ジョーディ．グエラー; シプリアンマーコチ
Original assignee: マルティ−ファインラインエレクトロニクスインコーポレイテッド
Priority date: 2004-12-07
Filing date: 2005-12-07
Publication date: 2008-07-03
Also published as: RU2007120247A; US20100146782A1; CN101151688A; US7690110B2; EP1861857A4; KR20070095885A; US20070294888A1; CN101151688B; US7271697B2; TW200638446A; CA2589485A1; US7602272B2; AU2005314077A1; HK1114464A1; WO2006063081A2; KR101165116B1; TWI416557B; MX2007006737A; US20080017404A1; AU2005314077B2

Abstract

複数レベルのプリント回路が典型的にはプリント基板又はリジッドフレックスのサポートパネルの各側に形成される小型回路及び誘導子コンポーネント。複数のメッキされた貫通ホール導体が、複数レベルの回路と磁気部材のまわりの複数の巻線との間の電気的接続を提供する。小さな貫通ホール開口が複数のメッキされた貫通ホール導体を収容する。それは、各貫通ホール導体が、高い絶縁耐力を有するパリレンのような真空蒸着した有機薄膜によって互いに絶縁されているからである。このメッキされた銅の有機膜への粘着は、まず有機膜の表面に粘着促進剤を適用し、続いて、有機膜の真空蒸着を行うことにより提供される。

Description

この出願は、２００４年１２月７日に出願したアメリカ合衆国仮出願番号６０／６３３，７４２の利益を主張し、該仮出願の全内容を参照により本明細書に明示的に取り入れる。

本発明は、小型電気回路、誘導子、及びトランスフォーマ、並びにこれらのデバイスを製造する方法の改良に関する。

本発明の一側面は、改善された、高い機能的な信頼性を有する小型回路、誘導子及びトランスフォーマの歩留まりの高い製造方法である。特に、この方法は、同一のビアホールに２つ以上の独立の、分離されている導体を製作する。この実施の態様の側面は、導体間に高い電圧バリヤを維持し、且つ相互接続の信頼性を提供しながら空間的に密集させることを含む。

誘導子の実施の形態としては、２つ以上の独立する導体が、プリント基板又はフレキシブル回路内のキャビティに埋込まれているフェライト(ferrite)部材中の、或いはその部材の近傍のホールの壁に有利に製作される。実施の形態は、フェライトプレートに配置されるホール、及びフェライトトロイド(toroid)の周りに配置されるホールを含む。これらの導体は誘導子またはトランスフォーマの巻線として機能する。

別の実施の形態では、２つ以上の独立する導体は、プリント基板又はフレキシブル回路の対向する両側面に位置する回路と回路素子とを相互接続させるために、回路基板またはフレキシブル回路内のビアの壁の上に形成される。

極端に小型のデバイスは、各ビア内の複数のメッキされた貫通ホール導体の間に非常に薄く、非常に高い誘電率の膜を提供することにより構成される。さらに、一層の小型化は、サポートパネルの全表面の上にプリント回路を利用し、またサポートパネル内に埋込まれた磁気部材の上に表面実装部品を配置することにより提供される。

回路及び方法によって達成される小型化は、例えば、ラップトップコンピュータ、ディジタルカメラ、ポータブルオーディオ及びＴＶ装置、並びに携帯電話用の非常に小さな軽量の電源を可能にする。

改善された誘導子及び回路構成は、高電圧高電流能力、さらに物理的応力に対する高い耐性を有する小型回路、小型誘導子及びトランスフォーマの効率的で、且つ反復可能な製造を可能にする。

一実施の形態の誘導部品デバイスを製造する方法は、図１〜図２２に示されている。図１に示すように、複数のトロイダル開口あるいはキャビティ５０は、典型的にルーティングによって、サポートパネル５２に形成される。サポートパネル５２は、有利には、図３に示すように、反対の両側に銅膜５６、５８を有するＦＲ−４エポキシのラミネートシート５４である。もちろん、回路基板製作及びリジッドフレックスに使用される別のタイプのシートを含む別の材料から作られるシートも、サポートパネル５２としての使用には適用可能であることは明白である。その後、プリント回路の標準技術を使用して、トップの銅膜５６は、乾式膜を使用してサポートパネルの底面をマスクすることにより除去される。その後、露出された（マスクされていない）銅膜５６は、パネルの上面からエッチングされる。その後、残りの乾式膜マスクは、底面から除去されて、図４に示される断面を有するサポートパネルを提供する。

図１及び図２Ａは、同時に４つの誘導子あるいは４つのトランスフォーマ部品を製造するための４つのキャビティが形成されているサポートパネル５２を示している。それらの部品に沿って、サポートボードはカットされ、又は実装されて、図２３、図３４Ａ及び図３４Ｂに示されるような複数の個々の部品を製作する。当然のことながら、以下に説明される方法が通常、典型的には１６〜２０個の範囲内の、多くの部品を同時に製造するために使用される。また、各部品はそれぞれ、特定の電子装置用の、一個の磁気トロイド(toroid)を埋込んだ一個のキャビティを含み、あるいは、２つ以上の埋込み誘導デバイスを製作するために２つ以上のそのようなキャビティ及びトロイドを含んでもよい。例えば図３４Ａ及び図３４Ｂに示され、以下に説明される電源を参照。

キャビティの形成に続き、図５に示すように、１つ以上のプリプレッグ(prepreg)トロイダル輪６０が、形成された複数のトロイダル開口５０のそれぞれの底に据付けられる。

その後、（図６に示される）フェライトトロイド６２は、図２Ａ及び図２Ｂに示すように、それぞれ開口５０内に埋込まれる。これらのフェライトトロイド６２の各々は、製作される誘導部品のための強磁性のスラブとして役立つ。特定の例では、トロイドが、１．２５インチの外径及び３／８インチの開口を有しうる。その後、銅箔７０は、エポキシプリプレッグ７２、あるいは銅箔をフェライトプレートに張り付ける別の適切な接着剤を使用して、フェライトトロイド６２の上面にラミネートされる。また、誘導部品の最終の適用条件によっては、銅箔が、典型的にサポートパネル５２の全部あるいはその一部をカバーする。

プリプレッグ輪６０、フェライトトロイド６２及びレイアッププリプレッグ６３、並びに銅箔７０の積み重ねは、図５に示されている。積層されたサブ−アセンブリは、図７に示されている。

その後、図７に示されているように、パネル５２、並びに組立てられたフェライトトロイド、プリプレッグ、及び銅箔は、圧力と熱を印加するラミネーター（図示せず）の保持固定具に置かれる。その結果、図８に示すように、フェライトコア６２の上面は、ボード５２の上面及び、開口５０の壁とフェライトコアとの間の空間を埋めこむプリプレッグ物質の上面と実質的に同じ高さにされると共に、銅箔７０はコア６２及びサポートパネル５２の上にラミネートされる。このように形成された、埋込みトロイドフェライトのフラットな表面は、サポートパネル５２全体の上に多数の追加の回路層及び回路素子の取り付けを可能にする。以下に説明されるように、ラップトップ、コンピュータ、ディジタルカメラ、携帯電話、ポータブルオーディオ、ポータブルテレビ及びその他同種のもの用のスイッチング電源及びバッテリーチャージャのような極端に小さな部品が構成されることができる。

このラミネートするステップ及び以下に説明されるラミネートするステップにおいて、使用材料は、完成される回路に所望の物理的性質を提供するように選択される。これらの性質は一般に剥離強度とボンディング強度と呼ばれる。ラミネート用の好ましい材料は、ＬＧ、Ｉｓｏｌａ、ＰｏｌｙｃｌａｄあるいはＡｒｉｓａｗａからの中程度または高いＴｇエポキシプリプレッグを含む。

その後、従来のドリル機器を使用して、フェライトトロイドの外側及び内部のまわりの、ラミネートされているサブ−アセンブリパネル８５を通る貫通ホール（ビア）８０と８１をそれぞれドリルする。これらのビアホールは、直径にして典型的に１２〜５０ミルである。以下に説明されるように、これらの貫通ホール或いはビア８０及び８１（図９及び１０に示されている）は、誘導子又はトランスフォーマデバイスのための電気的巻線として機能するメッキされた貫通ホール導体の製作を可能にする。

ドリル加工の後、開けたホールを洗浄するために、ラミネートされているパネル８５は有利にはプラズマエッチングされる。このステップに続き、有利には、ホール８０、８１から不要のガラス微粒子を除去すること、或いは、銅メッキの粘着性のためにガラス繊維を粗くすることを目的に、ガラスエッチングを行う。続けて、ビア８０、８１、並びに露出した銅シート５８、７０の上面及び底面を化学的洗浄する。

その後、従来の方法を使用して、全ての貫通ホール８０、８１の内側表面を化学的コーティングする。一実施の形態では、ＳＨＡＤＯＷ法を利用する。別の方法は無電解銅メッキ及びＤＭＳＥ／ＨＤＩ法を含む。

化学的コーティングの適用の後に、サブアセンブリ８５は銅メッキされる。メッキ銅９０は、図１１の中で示されており、銅箔ラミネート５８、銅箔ラミネート７０、及び貫通ホール（ビア）８０、８１の内部壁（９５に示されている）を覆い、メッキされた貫通ホール９５を介してトップ銅箔５８及びボトム銅箔７０を電気的に接続させる。

その後、（図１２Ａ及び図１２Ｂに示される）プリント回路１００、１０１は、トップ層及びボトム層の銅ラミネート５８、７０、及びメッキ銅９０を使用して、製作される。これらの回路１００、１０１は、サブアセンブリのトップ及びボトム上のメッキ銅の表面に乾式現像可能な感光膜を真空ラミネートすることによって有利に形成される。プリント回路の標準、周知の技術を利用して、第１層１００及び第２層１０１の回路は、乾式膜を使用して所望の回路をマスクすることにより製作される。その後、露出された、つまり、マスクされていない銅は、コンポーネントアセンブリのトップ及びボトムの両方の表面からエッチングされる。その後、残りの乾式膜マスクは、それらのトップ及びボトムの表面から除去される。残りの銅は、銅メッキされたビアホール９５によって相互に接続される、トップ表面上の第１層の回路１００（図１２Ａに示される）及びボトム表面上の第２層の回路１０１（図１２Ｂに示される）を形成する。以下に説明されるように、これらの形成されたプリント回路はそれぞれ回路１００、１０１を含み、回路１００、１０１のそれぞれは、各々の終端がメッキされた貫通ホール８０、８１に接続されて、サポート部材に入れられているフェライト磁心のまわりの連続的な電気巻線を提供する。これらの巻線とフェライト磁心が小型の誘導子トランスフォーマを形成する。

次に、トップ及びボトムの両表面を化学的に洗浄し、そして、コンポーネントアセンブリを、残りの水分を完全に除去するために真空ベークする。

その後、コンポーネントアセンブリは、第１の銅層と絶縁されながらその上に製作される、追加の銅層及び追加のメッキされたビアのために準備される。絶縁コーティングが複数層の回路及びメッキされたビアを分離するために使用される。エポキシ、ポリマー、液体ポリアミド及び別の材料が使用されうる。しかしながら、パリレン（parylene）コーティングはこれらの絶縁層の形成には特に有利であることが発見された。パリレンは不活性の表面を有する有機コーティングである。一実施の形態では、パリレンコーティングの用意にあたって、非常に薄いシラン、カルボキシル、あるいはシラン及びカルボキシルの層１１０のような粘着促進剤（図１３に示される）が、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition）あるいは別の適切な方法を使用して、上面、底面、及びメッキされた貫通ホールの壁を含むサブアセンブリ上に形成される。別の実施の形態では、この非常に薄い層１１０は、パリレンの成膜の前にサブアセンブリをシランあるいは別の接着剤に漬けることにより形成されることもできる。

次に、パリレンをサブアセンブリの全体上に真空蒸着して、図１４に示されるような、第１（トップ）層の回路１００上に薄いコーティング１１５、第２（ボトム）層の回路１０１上にコーティング１１６、及び銅メッキされた貫通ホール９５（の内部）上に薄いコーティング１１７を形成する。

このパリレンコーティングはピンホールがなく、高い絶縁耐力を有して、非常に薄いコーティングが非常に高いブレークダウン電圧値を提供することができる。特定の例では、厚さが０．０００５〜０．００１ミルのパリレンＣから形成されたパリレンコーティングは、１ミルの厚さ当たり約５６００ボルトの電圧ブレークダウン保護帯を提供する。パリレンＣは、約２．２８の誘電率を有する。

ノバＨＴパリレン（Nova HT Parylene）は約３．１５のさらに高い誘電率を提供し、１ミクロンの厚さ当たり約７５０ボルトのブレークダウン電圧を提供する。その結果、例えば１０〜１５ミクロンの非常に薄いコーティングは、７５００ボルト以上の範囲内の放電破壊電圧障壁を提供する。

パリレンコーティングを施したサブアセンブリは、図２７に示されている。このパリレンコーティング及び別の写真に示されるパリレンコーティングは、カリフォルニア、オンタリオのＳＣＳコーティングセンターでコーティングされた。

形成されたパリレン膜１１５、１１６及び１１７の厚さはいくつかの要因によって決定される。それらの要因は、製造される誘導子又はトランスフォーマの物理的なサイズ、貫通ホール開口８０、８１の物理的なサイズ、１つの貫通ホールに形成される、絶縁されたメッキされた貫通ホール導体の数、及び製品の電力定格を含む。以下に説明される小型の誘導子及びトランスフォーマについては、パリレン膜の厚さが、約０．５〜０．３ミル（０．０００５〜０．００３インチ）の範囲にあり、また、ブレークダウン保護帯が、パリレン膜の１ミルの厚さ当たり約５６００〜１５，０００ボルトの範囲にある。

極端に薄いパリレンは、銅メッキされた貫通ホールの間に高い誘電性のコーティングを提供し、非常に小さな貫通ホール開口に複数のそのような貫通ホール導体を形成することを可能にする。１個の非常に小さなビアを通る複数の導体を可能にするこれらのコーティングの更なる一つの側面は、真空形成されたパリレンが、下にあるメッキ銅の外形に密接に追随する、実質的に均一な厚さのコーティングを提供することである。その結果、パリレン自体は、メッキされた貫通ホール内に厚さが予測不能な構造の形成を引起さない。貫通ホールの直径が、サポートパネル５６の厚さ、及び各貫通ホールに形成され、メッキされた貫通ホールの数によって典型的に決定される。パネルの厚さは典型的に約６２〜１５ミルの範囲にある。ホールサイズは典型的に約１２〜５０ミルまでである。厚さが９０ミルのパネルの場合には、約２２ミルの直径のホールサイズは典型的にこの貫通ホール内に２つのメッキされた貫通ホールを形成するために使用され、また、約４０ミルの直径のホールサイズは４つのメッキされた貫通ホールを形成するために選択される。厚さが０．１２５ミルのより厚いパネルの場合には、約２８ミルのホールサイズは、典型的に２つのメッキされた貫通ホールを形成するために使用され、また、約４０〜６０ミルのホールサイズは、典型的に４つのメッキされた貫通ホールを形成するために使用される。

このように形成されたパリレンは、優れた誘電絶縁特性を有している反面、その表面がメッキ銅に接合、或いは付着しない。しかしながら、パリレン化合物の主鎖にプラスに帯電した部分を加えることにより、適切な粘着促進剤が実現できることは既に明らかになった。これは、プラズマ化学気相成長法（ＰＥＣＶＤ）の使用により有利に達成される。一実施の形態では、上記の方法は、低い圧力（１０〜５００ｍＴ）、典型的には約２００〜７００ボルトの範囲内の電圧、典型的には約３〜７アンペアの範囲内の電流、及び約６Ｖ〜２０００ワットの範囲内のパワーの条件下での、カルボキシル又はシラン気相化学反応を採用する。形成された表面（図１５に１２０で示す）は、接着剤又はコーティングを受ける準備ができている反応点で占められている。このメカニズムは、主として、上記の接着剤またはコーティングが帯電部分に反応することに起因する水素結合及び共有結合のためであると考えられる。

第３、第４の層の回路の形成は、粘着性シート１２５、１２６がアセンブリ上に配置される前に、これらのシートにホール開口１２２、１２３の穴を開けることから始まる。これらの開口１２２、１２３は、第１層及び第２層の回路の開口８０、８１と位置が正しく合わさるようにドリルされる。図１６に示すように、予め穴が開けられた粘着性シート１２５及び１２６は、その後、それぞれサブアセンブリの上面及び底面上に配置される。その後、図１２Ｂに示すように、低温ラミネーションプロセスを使用して、予め穴が開けられた粘着性シート１２５を、トップ回路層１００の上面にコーティングされているパリレンの表面に部分的にラミネートし、また、粘着性シート１２６を、ボトム回路層１０１にコーティングされているパリレンの表面に部分的にラミネートする。その後、銅箔１３０を粘着的にコーティングされているパネルのトップ側に付け、銅箔１３１を粘着的にコーティングされているパネルのボトム側に付ける。

その後、図１７に示すように、高温高圧で銅箔１３０、１３１をサブアセンブリにラミネートし、４つの銅膜のアセンブリを形成する。ここでは、第３の層１３０及び第４の層１３１はそれぞれ、絶縁膜１１０、１１５、１１６、１２０によって回路層１００、１０１から絶縁されている。

プリント回路の周知の技術を使用して、ビアホール１３５、１３６、１３７及び１３８（図１８参照）を、乾式膜を使用して銅箔１３０、１３１をマスクすることにより、銅箔１３０、１３１に形成する。その後、マスクされていない銅は、これらのビア１３５〜１３８を形成するために、コンポーネントアセンブリの上面及び底面の両方からエッチングされる。その後、残りの乾式膜マスクは、それらの上面及び底面の両方から除去される。

続けて、銅箔１３０、１３１の表面はＳＨＡＤＯＷ法を使用して、化学的にコーティングされる。ＳＨＡＤＯＷ法を使用した化学的コーティングの適用に続いて、サブアセンブリは再び銅でメッキされる。メッキ銅１４５は、図１９に示され、銅箔ラミネート１３０、銅箔ラミネート１３１、及びメッキされた貫通ホール９５の、パリレンがコーティングされた壁を覆い、同一の貫通ホールに第２の伝導性貫通ホール１４０を形成し、これによって、第３及び第４のメッキ銅箔１３０、１３１を電気的に接続する。

その後、第３及び第４のプリント回路１５０、１５１は、トップ及びボトム層のメッキされた銅箔１３０、１３１を使用して製作される。これらの回路は、トップ及びボトムのメッキされた銅の表面に乾式現像可能な感光膜を真空ラミネートすることによって有利に形成される。プリント回路の標準的な周知技術を使用して、これらの第３及び第４の層の回路は、乾式膜を使用して所望の回路をマスクすることにより製作される。その後、露出された（マスクされていない）銅は、コンポーネントアセンブリのトップ及びボトム表面の両方からエッチングされる。次に、残りの乾式膜マスクは、それらのトップ及びボトム表面から除去される。残りの銅は、所望の第３層の回路１５０をトップ表面に、第４層の回路１５１をボトム表面に形成し、また、銅メッキされたビアホール１４０が層１５０、１５１の間の回路接続を提供する。

その後、トップ及びボトム表面は化学的に洗浄される。そして、コンポーネントアセンブリを真空ベークして、あらゆる残りの表面ケミカルを除去する。

追加の第５層及び第６層の回路１６０、１６１は第３及び第４層の上に製作される。図２０に示される実施の形態では、これらの回路層は二層のプリプレッグ１６５によって隣接する第３及び第４層から絶縁される。例として、Ｉｓｏｌａの中程度のＴｇのエポキシプリプレッグは、１ミルの厚さ当たり１１００〜１２００ボルトの定格ブレークダウン電圧を有する。特定の例では、４ミルの厚さのこのプリプレッグは４０００ボルト以上のブレークダウン電圧を提供するために使用された。これらの第５及び第６の回路層は、以下のような洗浄及びベークのステップに従って形成される。

１）位置決め孔を利用して第５層１６０及び第６層１６１の銅箔に穴を開ける
２）２枚の接着性シートあるいはプリプレッグに位置決め孔を開ける
３）図１９に示されている４層の回路を含むアセンブリ上に、２つの追加の接着的にコーティングされた銅箔１６０、１６１、あるいは銅箔及びプリプレッグを積層する
４）真空ラミネート法を使用して高温高圧ですべての材料を一緒にラミネートする。この製造段階の結果は、図２１に示されているアセンブリである。このアセンブリは、６つの銅箔層５８、７０、１３０、１３１、１６０および１６１を有し、その中、回路層５８及び７０は、メッキされたホール９５を介して相互に接続され、回路層１３０および１３１は、メッキされたホール９５と同一のビアホールを使用するが該ホール９５から絶縁されている、メッキされたホール１４０によって相互に接続されている
５）図３５に示すように、追加の貫通ホール１５３はこの時点で、各メッキされた銅シート及びサポートパネル５６を通って選択的に開けられることができる。その結果、表面に取り付ける回路素子、例えば半導体、キャパシタ、図３４Ａ及び図３４Ｂに示されたようにキャビティ５０上に位置し、且つトロイド６２に埋込まれたレジスタのための、例えば貫通ホールコネクターを可能にする
６）プラズマエッチング
７）ガラスエッチング
８）層１６０及び１６１の表面を化学的に洗浄する
９）相互接続するホールの表面をShadow 法で処理する
１０）表面とホールを銅でメッキする
１１）化学的に洗浄する
１２）乾式膜を真空ラミネートする
１３）エッチングのために第５及び第６の回路層１６０、１６１を露出させる
１４）第５及び第６の回路層１６０、１６１をエッチングして、メッキされた箔１６０、１６１からプリント回路を形成する
１５）第５及び第６層のプリント回路の表面から乾式膜を除去する
１６）化学的洗浄
１７）真空ベーク
１８）上に組立てられるコンポーネントを収容する適切な開口を含みながら、（図２２に示すように）第５及び第６のプリント回路層の上に、２つのカバーコートをラミネートし、あるいは、カバー層又はソルダマスク１７０、１７１を適用する
１９）カバーコート開口の真下の露出した銅回路上に、錫／鉛の光沢メッキを行い、あるいは、保護膜を適用する
２０）埋込まれた一個のフェライトトロイド及び６つの回路層をそれぞれに含む個々の長方形の回路をルーティングし、或いはカットすることにより、個々のアセンブリを分離する
２１）テスト
２２）図２３及び図３４Ａ、図３４Ｂに示すような個々の小型誘導子あるいはトランスフォーマコンポーネント上に電気回路素子を組立てる
２３）最終のアセンブリをテストする。

以上で説明され、図２３に示されているアセンブリは、６層のプリント回路と、ホール（ビア）８０、８１のそれぞれを通る２つのメッキされた貫通ホール９５及び１２０とを有する。該ホール（ビア）８０、８１は、埋込まれたトロイダルフェライトの外側及び内側のまわりのサポートパネル５６に形成される。図示されたアセンブリでは、第１、第２、第３及び第４のプリント回路層、並びにメッキされた貫通ホール９５及び１２０は、誘導子またはトランスフォーマの回路及び巻線を形成する。

特定の例として、図２３は、本発明に従って構成された、小型電源１９５の一具現例を示している。図示されるように、電源の磁気コンポーネントはプリント基板内に完全に閉じ込められる。特定の例として、この具現例用のサポートパネルは、２＋３／１６インチの長さ及び１＋１３／１６インチの幅を有する。

先の具現例では、フェライトトロイドは、回路基板またはフレキシブル回路の平面に誘導子及びトランスフォーマを形成するために使用される。当然のことながら、別のタイプの磁気構成あるいはフェライト構成も利用されうる。例えば、様々な幾何学的な構成を有する楕円形トロイダルフェライト構造及びフェライトスラブ、又は別の磁性材料も利用されうる。別の実施の形態では、貫通ホール導体は、銅メッキ以外の方法によって、例えば伝導性ペーストを利用して形成される。さらに、互いから絶縁される複数のメッキされた貫通ホールは、磁性材料によって直接形成されうる。本発明のそのような別の実施例の構造は図２４〜図２６に示されている。この実施例では、複数の貫通ホールアセンブリの製造は、フェライト物質のスラブを利用し、また、開けられたビアは、フェライトスラブを通って形成される。複数の伝導性貫通ホールが個々のビアに形成される。

図２４に示すように、複数の長方形の開口２００は、典型的にルーティングによってサポートパネル２０５に形成される。パネル２０５は有利にＦＲ−４エポキシラミネートシートである。他方、回路基板製造に使用される別のタイプのシートを含む別の材料から作られたシートが、サポートパネル２０５としての使用には適用可能であることも明白である。この実施の形態では、開口はサポートパネルを貫通して形成される。

図２５に示されているように、フェライトプレート２１０はそれぞれ開口２００の内に埋込まれる。これらのフェライトプレート２１０の各々は、上に誘導部品が製作される強磁性のスラブとして役立つ。以下に説明されるように、これらのプレート２１０は図２５の中で示されるように、コンポーネントの製造の間に逐次開けられる貫通ホールを持たずに形成されうる。別の実施の形態では、複数の貫通ホールが、図２７から分かるように、フェライトスラブの成型の間に予め形成されうる。

フェライトプレート２１０の断面を図２６に示す。この図は、貫通ホール開口２１５の壁を含むフェライトプレート２１０の表面が絶縁層２２０によって覆われているのを示している。有利に、この層は、上記で詳細に説明されたような真空蒸着のパリレンコーティングによって形成される。層２２０は、フェライト表面及びフェライト内の貫通ホールの壁の上に製作される銅回路から、フェライト物質を絶縁する。このコーティングは、低い固有抵抗フェライト、例えば２３００ＰＥＲＭのオーダーの高い透磁率のフェライトには望ましい又は必要である。コーティング２２０は、より高い固有抵抗を有する３５０ＰＥＲＭのフェライトのような、より低い透磁率のフェライトにはしばしば利用されないであろう。

その後、フェライトプレートに銅箔を貼り付けるための、エポキシプリプレッグ２３０あるいは別の適切な接着剤を使用して、銅箔２２５、２２６を、フェライトプレート２１０の上面及び底面にそれぞれラミネートする。誘導部品の最終の適用条件によって、銅箔が、典型的にはサポートパネル２０５のすべてあるいは一部をカバーするであろう。このラミネーションステップ及び以下に説明されるラミネーションステップにおいて、使用される材料が、完成される回路に所望の物理的特性を提供するように選択される。これらの特性が一般に剥離強度とボンディング強度と呼ばれる。積層（ラミネート）用の好ましい材料は、Rogers社のCrystal, B-1000, R1500、DupontのPyraluxFB、Shin-EtsuのCA 338, CA 333, E33、ArisawaのAY50KA, CY2535KA, CVK2, 530130, SAU, SPC, SPA、及びIsolaの中程度或いは高いTgのエポキシプリプレッグを含む。

フェライトプレート２１０（図２６及び図２７に示される）内の貫通ホールまたはビア２１５は、メッキされた貫通導体の製作を可能にする。これらのメッキされた貫通ビアは、誘導子あるいはトランスフォーマデバイスのための電気的巻線として機能する。これらのホールは、直径にして典型的に１２〜５０ミルであるが、製造される誘導子又はトランスフォーマの仕様に依存して、より大きく、或いはより小さく（例えば、直径で４ミル）ありえる。いくつかの実施の形態では、フェライトプレートは成型され、又は所望の貫通ホール２１５が予め形成される。そのような実施の形態では、銅箔がフェライトプレート２１０にラミネートされた後、貫通ホールは、従来の穴開け装置を使用して、銅箔を貫通して開けられる。これらのホールは、フェライトプレートに既に形成されたホールと正しく合わさるように開けられる。図２１５に示されるフェライトプレート２１０のような別の実施の形態では、フェライトプレートはホールが予め形成されない。これらの実施の形態では、ホールは、銅箔２２５、２２６のラミネートの後にフェライトプレート２１０に形成される。フェライト及び銅箔を通ってホールを開けることは有利に、レーザドリル装置を使用して行われる。

穴開け加工の後、ラミネートされているパネルは有利にプラズマエッチングされて、開けられたホールを洗浄する。このステップに続き、有利に、ホール２１５から不要のガラス微粒子を除去するガラスエッチングを行う。続いて、露出された銅のトップ及びボトム表面を化学洗浄する。

その後、これらの銅箔のトップ及びボトム表面、及び全ての貫通ホール２１５の内部表面を銅メッキする準備として、従来の方法を使用して、銅箔のトップ及びボトム表面を化学コーティングする（２４５で示されている）。この方法は一般にＳＨＡＤＯＷ法と呼ばれる。

ＳＨＡＤＯＷ法を使用する化学コーティング２４５の適用に続いて、サブアセンブリは銅メッキされる。メッキ銅は、図２６に示され、銅箔ラミネート２２５及び銅箔ラミネート２２６の両方と、貫通ホール（ビア）２１５の内部壁（２３０で示される）とをカバーして、メッキされた貫通ホール２３０を介してトップ及びボトムの銅箔２２５、２２６を接続させる。

その後、プリント回路はトップ層及びボトム層の銅ラミネート、及びメッキ銅を使用して製作される。これらの回路は、サブアセンブリのトップ及びボトム上のメッキ銅の表面に乾式現像可能な感光膜を真空ラミネートすることにより有利に形成される。

プリント回路の標準技術の使用により、第１層と第２層の回路は、乾式膜を使用して所望の回路をマスクすることにより製作される。その後、マスクされていない銅は、コンポーネントアセンブリのトップ及びボトム表面の両方からエッチングされる。その後、残りの乾式膜マスクは、それらのトップ及びボトム表面から除去される。残りの銅は、図２６に示されているように、銅メッキされたビアホール２３０によって相互接続される、トップ表面の上に第1層の回路２５０及びボトム表面の上に第２層の回路２５１を形成する。

その後、トップ及びボトム表面を化学洗浄する。そして、コンポーネントアセンブリを真空ベークしてあらゆる残りの表面ケミカルあるいは水分を除去する。

その後、コンポーネントアセンブリは、第１の銅膜上に製作されながら該第一銅膜から絶縁される追加の銅膜及び追加のメッキビアのために準備される。絶縁コーティングは複数層の回路及びメッキされたビアを隔離するために使用される。エポキシ、パリレン、液体ポリイミド及び別の物質が使用されうる。しかしながら、上記で説明されたように、パリレンコーティングはこれらの絶縁層の形成には特に有利であることが既に明らかになった。このプロセスにおいて、パリレンは、サブアセンブリの全体上に真空蒸着され、図２６に示されるように、トップ層の回路２５０上に薄いコーティング２７０、ボトム層の回路２５１上に薄いコーティング２７１、および銅メッキされた貫通ホール２３０の内部に薄いコーティング２７２を残す。

パリレンコーティングの用意において、非常に薄いシラン及び／又はカルボキシル膜が、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition）を使用して、サブアセンブリ上に形成される。

このパリレンコーティングはピンホールがなく、高い絶縁耐力を有し、非常に薄いコーティングで非常に高いブレークダウン電圧値を提供する。特定の例では、パリレンＣにより形成される、０．０００５〜０．００１ミルの厚さのパリレンコーティングは、１ミルの厚さ当たり約５６００ボルトのブレークダウン電圧保護帯を提供する。パリレンＣは、約２．２８の誘電率を有する。

ＮｏｖａＨＴパリレンは約３．１５のさらに高い誘電率を提供し、１ミクロンの厚さ当たり約７５０ボルトのブレークダウン電圧を提供する。その結果、非常に薄い、例えば１０〜１５ミクロンのコーティングは、７５００ボルト以上の範囲内の放電破壊電圧障壁を提供する。

パリレンコーティングを施したサブアセンブリの一実施の形態は図２７に示される。このコーティング及び別の写真に示される別のパリレンコーティングは、カリフォルニア、オンタリオのＳＣＳコーティングセンターでコーティングされた。

パリレンコーティングの適用に続いて、このサブアセンブリは、トップの回路層及びボトムの回路層２５０、２５１上に追加の回路層に備えてプラズマ焼きされる。

第３、第４層の回路の形成は、図２６に示される回路開口と正しく合わさるホール開口を、銅箔シート２８０、２８１に開けることから始まる。これらの貫通ホール開口と正しく合わさる同様の開口は、２枚の接着剤２８５、２８６に開けられる。その後、低温ラミネーション法を使用して、既に穴が開けられた銅箔２８０、２８１を既に穴が開けられた接着剤に部分的にラミネートし、それぞれの開口を図２６に示されるように整列させる。その後、粘着剤コーティングされた銅箔２８０は、第１の回路層２５０の上面にコーティングされたパリレンの表面へ付けられ、粘着剤コーティングされた銅箔２８１は、第２の回路層２６１にコーティングされたパリレンの表面へ付けられる。

その後、銅箔２８０、２８１は、高温高圧でサブアセンブリにラミネートされて４層の銅のアセンブリを形成する。このアセンブリの第３層２８０及び第４層２８１は、それぞれパリレンコーティング層２７０、２７１によって２つの回路層から絶縁される。

この時点で、銅箔２８０、２８１の表面はＳＨＡＤＯＷ法を使用して、化学的にコーティングされる。ＳＨＡＤＯＷ法を使用する化学的コーティングの適用に続いて、サブアセンブリは再び銅メッキされる。メッキ銅は、図２６に示されており、銅箔ラミネート２８０を覆い（２９０で示されている）、銅箔ラミネート２８１を覆い（２９１で示されている）、及びメッキされた貫通ホール（ビア）２３０のパリレンコーティングされた壁を覆い（３００で示されている）、メッキされた貫通ホール３００を介して第３及び第４の銅メッキされた箔２８０、２８１を電気的に接続させる。

その後、第３及び第４のプリント回路は、トップ及びボトム層のメッキされた銅箔２８０、２８１を使用して製作される。これらの回路は、トップ及びボトム層のメッキされた銅箔２８０、２８１上に乾式現像可能な感光膜を真空ラミネートすることによって有利に形成される。

プリント回路の周知の従来の技術を使用して、これらの第３及び第４層の回路は、乾式膜を使用して所望の回路をマスクすることにより製作される。露出された、つまり、マスクされていない銅は、その後、コンポーネントアセンブリのトップ及びボトム表面の両方からエッチングされる。その後、残りの乾式膜マスクは、それらのトップ及びボトム表面から除去される。残りの銅は、トップ表面上に所望の第３層の回路、ボトム表面上に所望の第４の層の回路、及び銅メッキされたビアホール３００に接続される第３及び第４の層の間の回路接続を形成する。

その後、トップ及びボトム表面は化学的に洗浄される。次に、コンポーネントアセンブリを真空ベークしてあらゆる残留の表面ケミカルを除去する。

この時点で、追加の貫通ホールの接続ホールを、各銅シート及びパネル２０５を通って、選択的に開けてもよい。これにより、例えば、フェライトプレート２１０上に配置される回路素子のための貫通ホール接続を可能にする。

追加の第５及び第６層の回路３０５、３０６は、第３及び第４層上に製作される。図７に示されている実施の形態では、これらの回路層は、比較的厚い単層、あるいは２層以上のプリプレッグ３１０によって、隣接する第３及び第４層から絶縁される。一例では、Ｉｓｏｌａの中程度Ｔｇのエポキシプリプレッグは、１ミル厚さ当たり１１００〜１２００ボルトの定格ブレークダウン電圧を有する。特定の例では、４ミルの厚さのこのプリプレッグは４０００ボルト以上の破壊電圧を提供するために使用された。これらの第５及び第６の層は以下のような洗浄及びベークのステップに従って形成される。

１）第５及び第６の層の銅箔に位置決め孔を開ける
２）２枚の接着剤あるいはプリプレッグに位置決め孔を開ける
３）予め穴が開けられた２枚の銅箔を、予め穴が開けられた接着剤とキスラミネートする
４）粘着剤コーティングされた銅箔及びプリプレッグを、層１、２、３及び４を含むパネルと積層する
５）通常の（真空）ラミネーション法を使用して高温高圧で全ての材料をラミネートして、その結果、６つの銅層のアセンブリが得られる。このアセンブリの層１及び２は、メッキされたホールを介して相互接続され、層３及び４は、同じホールを使用して相互接続されているが層１及び２から絶縁されている
６）６層のアセンブリ上に追加の接続ホールを開ける
７）プラズマエッチング
８）ガラスエッチング
９）層５及び６の表面を化学的に洗浄する
１０）層５、６、及び相互接続ホールの表面に対してShadow法で処理を行う
１１）表面とホールを銅メッキする
１２）化学的洗浄
１３）乾式膜を真空ラミネートする
１４）エッチングのために層５、６の回路を露出させる
１５）層５、６の回路をエッチングする
１６）層５及び６の表面から乾式膜を除去する
１７）化学的洗浄
１８）真空ベーク
１９）層５及び６上に組立てられるコンポーネントを収容する適切な開口を備えながら、層５及び６上に２つのカバーコートをラミネートする（或いは新しい層のカバーを適用する）
２０）カバーコート開口の真下の露出された銅回路上に、錫／鉛の光沢メッキを行い、あるいは（新しい保護塗装を適用する）
２１）１個のフェライト及び６つの回路層をそれぞれ収容する個々の長方形の回路をルーティングすることにより、個々のアセンブリを分離する
２２）テスト
２３）個々の長方形の回路上にコンポーネントを組立てる
２４）最終のアセンブリをテストする

上記で説明されたアセンブリは、図２６に示されており、６つの回路層及び、フェライトプレート２１０内に形成された各ホール（ビア）２１５を通る、２つのメッキされた貫通ホール２３０及び３００を有する。図示されたアセンブリで、第１、第２、第３及び第４の回路層２２５、２２６、２８０および２８１、並びにメッキされた貫通ホールは、有利に「仮想トロイド」誘導子あるいはトランスフォーマの巻線を形成する。この誘導子或いはトランスフォーマは、電子トランスフォーマ誘導子装置及びその製造方法を標題とするシリアル番号10/659,797、公開番号2004/0135662-A1の係属中のアメリカ合衆国特許出願に従って構成される。

メッキされた貫通ホール及びプリント回路が、別の実施の形態の誘導子及びトランスフォーマを構成するために使用されてもよい。セルコアトランスフォーマはその例である。

上記で説明された方法が、フェライト、及びプリント基板、フレックスのような別の材料に複数の独立する貫通ホールを製作するために使用されることができる。したがって、パリレンコーティングによって有利に絶縁された追加の銅箔層及び銅メッキが、一個のビアの中に追加の、独立のメッキされた導体を可能にする。

別の実施の形態では、それぞれパリレン膜によって絶縁される第３或いは第４のメッキされた伝導性貫通ホールが、上述の方法で構成されて、例えば、フェライト磁心のまわりに追加のターン、あるいはサポートパネル上の回路のための追加的な貫通ホールコネクターを提供する。図２９〜図３１は、基板のビアに複数のメッキされた貫通ホール回路が形成されているプリント基板の断面の顕微鏡写真である。図２９は、上記で説明されたような一個のビアに構成された２つの導体を示す図である。図３０は、一個のビア内の３つのメッキされた貫通ホール導体を示す図であり、図３１は、一個のビア内の４つのメッキされた貫通ホール導体を示す図である。

別の実施の形態は、図３１Ａ、図３１Ｂ、図３２Ａ、図３２Ｂ、図３３Ａ、図３３Ｂ、図３４Ａ、図３４Ｂ及び図３５に示される。この実施の形態では、各電気コンポーネントはそれぞれ、サポートパネルへ埋込まれた異なるサイズの２つの誘導子を取り入れている。図示されたコンポーネントは、長さがわずか２．０００インチ、広さが１．５００インチのパネル２５０上に構成された極端に小さな電源である。このパネルでは、２つのトロイダルのキャビティが形成されている。異なる外径を有するトロイダルのフェライトは、これらのキャビティに据え付けされている。図１〜図２２に示され、上記で説明された方法を使用して、第１のプリント回路はパネルのトップ層にエッチングされ、また、第２のプリント回路はそのパネルのボトム層にエッチングされる。第１のプリント回路層は、図３１Ａに示されているそれぞれの一次巻線２５５及び２６０を含んでいる。第２のプリント回路層は、図３１Ｂに示されている一次巻線２６５及び２７０を含んでいる。さらに示されているのは、それぞれのトロイダルフェライトの外部及び内部に開けられ、上述の方法でメッキされた貫通ホール２７５、２７６、２７７及び２７８である。プリント回路２５５、２６５、及びメッキされた貫通ホール２７５、２７６は、誘導子の巻線を形成する。プリント回路２６０、２７０、及びメッキされた貫通ホール２７７、２７８は、トランスフォーマの一次巻線を形成する。

上述されたようなパリレンコーティングに続いて、第３のプリント回路は、図３２Ａ及び図３２Ｂに示されるようなサブアセンブリのトップ表面上に形成され、また、第４のプリント回路は、そのサブアセンブリのボトム表面上に形成される。さらに、第２のメッキされた貫通ホール２９５、２９６、２９７及び２９８は、メッキされた貫通ホール２７５、２７６、２７７及び２７８とは、同一の貫通ホールにそれぞれ形成されるが、パリレンコーティングによってそれらのメッキされた貫通ホールからは絶縁されている。第３のプリント回路層は追加の巻線３００及び３０５を含んでいる。第４のプリント回路層は追加の巻線３１０、３１５を含んでいる。

プリント回路３００、３１０、及びメッキされた貫通ホール２９５、２９６は誘導子のための別セットの巻線を形成する。プリント回路３０５、３１５、及びメッキされた貫通ホール２９７、２９８はトランスフォーマの二次巻線を形成する。図示されたこの例では、トランスフォーマは、３２個の一次巻線及び４つの二次巻線を有する降圧変圧器であり、８対１の巻数比のトランスフォーマを提供する。

第５のプリント回路３２５は、図３３Ａに示されるような第３のプリント回路層、即ちトップサブアセンブリのトップ表面上に形成される。第６のプリント回路３３０は、図３３Ｂに示されるようなサブアセンブリのボトム表面上に形成される。電源を完成する回路素子はサブアセンブリのそれぞれの表面に付けられる。電子部品の小型化に寄与する図示された構造の一側面は、第５、第６のプリント回路３２５、３３０、及び付けられた回路素子が、埋込まれたフェライトトロイド上の表面スペースをも含むサポートパネルの全表面を利用できることである。そのため、誘導子及びトランスフォーマを利用して製作された電源及び別のコンポーネントが、従来の表面実装されたトランスフォーマ及び誘導子より、相当小さく構成されることができる。

以上では、当業者が本発明のコンポーネントを製造し、且つその製造方法を実行することを可能にするために、本発明のコンポーネント及びその製造方法のために熟考されたベストモードの記述を、完全、明確、簡潔、且つ正確な用語をもって提示した。しかしながら、本発明のコンポーネント及び方法は、以上で議論された実施の形態と完全に均等な変更が容易である。従って、本発明のコンポーネント及び方法は開示された特定の実施の形態に制限されない。これに反して、本発明の装置及び方法は、本発明の技術思想の範囲内に起る全ての変更をもカバーする。

ルーティングされた複数のトロイダルのキャビティ開口を有するサポートパネルを示す透視図である。サポートパネル内のルーティングされたキャビティ開口の各々において埋め込まれているフェライトトロイドを示す透視図である。図２Ａのライン２Ｂ−２Ｂに沿った断面図である。反対両側に銅層を有するサポートパネルの断面図である。キャビティ及び、サポートパネルからのトップ銅層の除去を示す図である。レイアッププリプレッグ輪、及びプリプレッグ銅箔ラミネーションを示す断面図である。トロイドフェライトの透視図である。銅箔ラミネーション前のアセンブリを示す断面図である。銅箔ラミネーション後のアセンブリを示す断面図である。フェライト磁心の外部壁及び内部壁のまわりで形成された貫通ビアホールを示す上面正面図である。ビアホールの断面図である。アセンブリの銅メッキを示す断面図である。第１層のプリント回路導体を示す上面正面図である。第２層のプリント回路導体を示す底面正面図である。第１、第２層のプリント回路、及び第１のメッキされた貫通ホールの上に第１の絶縁層の適用を示す断面図である。第２の絶縁層の適用を示す断面図である。第３の絶縁層及び粘着促進剤の適用を示す断面図である。予め穴が空けられた粘着ポリ及び銅箔を示す断面図である。銅箔のラミネーション後のアセンブリを示す断面図である。銅箔からエッチングされたトランスフォーマビアホールを示す断面図である。アセンブリ上の銅メッキを示す断面図である。ラミネーション前のレイアッププリプレッグ及び銅箔を示す断面図である。ラミネートされたアセンブリを示す断面図である。アセンブリへのカバー層、又はソルダマスクの適用を示す断面図である。誘導素子がプリント回路パネルに埋込まれている電源の透視図である。複数の長方形の開口を有するサポートパネルを有する別の実施の形態の透視図である。個々の開口内に長方形のフェライトプレートを有するサポートパネルを示す透視図である。長方形のフェライトプレートを利用する実施の形態の断面図である。パリレン絶縁層の透明性を示すサブ−アセンブリの正面図である。本発明によって形成される、１個のビアホール内に２つのパリレン絶縁された伝導性ビアを示す典型的な断面の顕微鏡写真である。本発明によって形成される、１個のビアホール内に３つのパリレン絶縁された伝導性ビアを示す典型的な断面の顕微鏡写真である。本発明によって形成される、１個のビアホール内に４つの絶縁された導体ビアを示す典型的な断面の顕微鏡写真である。サポートパネルに埋込まれたトロイドを２つ有する別の実施の形態の第１、或いはトップのプリント回路レベルの正面図である。図３１Ａの実施の形態の第２、或いはボトムのプリント回路レベルの正面図である。第１のプリント回路層の上の近接する平面に形成された、図３１Ａの実施の形態の、第３のプリント回路レベルの正面図である。図３１Ｂの第２のプリント回路レベルの上の近接する平面に形成された第４のプリント回路レベルの正面図である。図３２Ａの第３のプリント回路レベルの上の近接する平面に形成された、図３１Ａの実施の形態の第５のプリント回路レベルの正面図である。図３２Ｂの第４のプリント回路レベルの上に近接する、図３１Ａの実施の形態の第６のプリント回路レベルの正面図である。図３１Ａ、図３１Ｂ、図３２Ａ、図３２Ｂ、図３３Ａ及び図３３Ｂに示されるプリント回路レベルを利用して構成された電源の上面の透視図である。図３１Ａ、図３１Ｂ、図３２Ａ、図３２Ｂ、図３３Ａ及び図３３Ｂに示されるプリント回路レベルを利用して構成された電源の底面の透視図である。メッキされた貫通ホールが、導体及びトランスフォーマの化成巻線の形成、及び別のプリント回路層間の電気的接続の提供の両方のために使用されているのを示す断面図である。

Claims

トロイダル状のキャビティが形成されているサポート部材と、
前記キャビティ内に実質的に含まれるように埋込まれたフェライトトロイドと、
前記サポート部材の反対両側にそれぞれ形成された第１および第２のプリント回路と、
前記トロイダルキャビティの前記キャビティの外周のまわりの前記サポート部材に形成された複数の第１のメッキされた貫通ホールと、
前記キャビティの内周のまわりの前記サポート部材に形成された複数の第２のメッキされた貫通ホールと、
複数の前記第１のメッキされた貫通ホールのそれぞれと同じホールの中に形成され、薄いパリレン膜を真空蒸着し、パリレンコーティングされた前記ホールの外表面を粘着促進剤で処理することによって前記第１のメッキされた貫通ホールのそれぞれから電気的に絶縁されている複数の第３のメッキされた貫通ホールと、
複数の前記第２のメッキされた貫通ホールのそれぞれと同じホールの中に形成され、薄いパリレン膜を真空蒸着することによって前記第２のメッキされた貫通ホールのそれぞれから電気的に絶縁されている複数の第４のメッキされた貫通ホールと、
前記第１及び第２のプリント回路の層の上に、絶縁された層を備えてそれぞれ形成された第３及び第４のプリント回路と、を備え、
前記第１のプリント回路が、個々の前記第１及び第２のメッキされた貫通ホールの接続を含み、
前記第２のプリント回路が、個々の前記第１及び第２のメッキされた貫通ホールの接続を含み、
前記第３のプリント回路が、個々の前記第３及び第４のメッキされた貫通ホールの接続を含み、
前記第４のプリント回路が、個々の前記第３及び第４のメッキされた貫通ホールの接続を含み、
前記メッキされた貫通ホール及びプリント回路の接続が、小型トランスフォーマの一次及び二次巻線を形成する小型トランスフォーマ。
トロイダル状のキャビティが形成されているサポート部材と、
前記キャビティ内に実質的に含まれるように埋込まれたフェライトトロイドと、
前記サポート部材の反対両側にそれぞれ形成された第１および第２のプリント回路と、
前記トロイダルキャビティの前記キャビティの外周のまわりの前記サポート部材に形成された複数の第１のメッキされた貫通ホールと、
前記キャビティの内周のまわりの前記サポート部材に形成された複数の第２のメッキされた貫通ホールと、
複数の前記第１のメッキされた貫通ホールのそれぞれと同じホールの中に形成され、真空蒸着した薄いパリレン膜によって前記第１のメッキされた貫通ホールのそれぞれから電気的に絶縁されている複数の第３のメッキされた貫通ホールと、
複数の前記第２のメッキされた貫通ホールのそれぞれと同じホールの中に形成され、真空蒸着した薄いパリレン膜によって前記第２のメッキされた貫通ホールのそれぞれから電気的に絶縁されている複数の第４のメッキされた貫通ホールと、
前記第１及び第２のプリント回路の層の上に、絶縁された層を備えてそれぞれ形成された第３及び第４のプリント回路と、を備え、
前記第１のプリント回路が、個々の前記第１及び第２のメッキされた貫通ホールの接続を含み、
前記第２のプリント回路が、個々の前記第１及び第２のメッキされた貫通ホールの接続を含み、
前記第３のプリント回路が、個々の前記第３及び第４のメッキされた貫通ホールの接続を含み、
前記第４のプリント回路が、個々の前記第３及び第４のメッキされた貫通ホールの接続を含み、
前記メッキされた貫通ホール及びプリント回路の接続が、小型トランスフォーマの一次及び二次巻線を形成する小型トランスフォーマ。
トロイダル状のキャビティが形成されているサポート部材と、
前記キャビティ内に実質的に含まれるように埋込まれたフェライトトロイドと、
前記サポート部材の反対両側にそれぞれ形成された第１および第２のプリント回路と、
前記トロイダルキャビティの前記キャビティの外周のまわりの前記サポート部材に形成された複数の第１のメッキされた貫通ホールと、
前記キャビティの内周のまわりの前記サポート部材に形成された複数の第２のメッキされた貫通ホールと、
複数の前記第１のメッキされた貫通ホールのそれぞれと同じホールの中に形成され、０．５〜３ミルの範囲内の厚さ、及び、１ユニットの厚さ当たり１ミル当たり５６００〜１５，０００ボルトの範囲内の電圧ブレークダウン保護帯を有する実質的にピンホールのない絶縁膜を備えることによって前記第１のメッキされた貫通ホールのそれぞれから電気的に絶縁されている複数の第３のメッキされた貫通ホールと、
複数の前記第２のメッキされた貫通ホールのそれぞれと同じホールの中に形成され、実質的にピンホールのない前記絶縁膜によって前記第２のメッキされた貫通ホールのそれぞれから電気的に絶縁されている複数の第４のメッキされた貫通ホールと、
前記第１及び第２のプリント回路の層の上に、絶縁された層を備えてそれぞれ形成された第３及び第４のプリント回路と、を備え、
前記第１のプリント回路が、個々の前記第１及び第２のメッキされた貫通ホールの接続を含み、
前記第２のプリント回路が、個々の前記第１及び第２のメッキされた貫通ホールの接続を含み、
前記第３のプリント回路が、個々の前記第３及び第４のメッキされた貫通ホールの接続を含み、
前記第４のプリント回路が、個々の前記第３及び第４のメッキされた貫通ホールの接続を含み、
前記メッキされた貫通ホール及びプリント回路の接続が、小型トランスフォーマの一次及び二次巻線を形成する小型トランスフォーマ。
ベース部材と、
前記ベースに形成されたキャビティと、
前記キャビティ内に配置され、トランスフォーマの磁気コアを提供する誘導性部材と、
前記ベース内の複数の開口と、
前記貫通ホール開口に形成され、真空蒸着した薄いポリマー膜によって同じホールに形成されたメッキされた貫通ホール導体から互いに電気的に絶縁されている複数の前記メッキされた貫通ホール導体と、を備え、
前記メッキされた貫通ホール導体が、前記トランスフォーマのそれぞれの電気的一次、二次トランスフォーマ巻線を提供する小型トランスフォーマ。
前記キャビティが実質的にトロイダルのコンフィギュレーションを有する請求項４のトランスフォーマ。
前記誘導性部材が、前記キャビティと同様の、実質的にトロイダルのコンフィギュレーションを有する請求項５のトランスフォーマ。
前記キャビティが、実質的に長方形のコンフィギュレーションを有する請求項４のトランスフォーマ。
前記導体部材が、前記キャビティと同様の、実質的に長方形のコンフィギュレーションを有する請求項７のトランスフォーマ。
前記ベース内の前記開口が、前記誘導子部材の壁の近くの前記サポート部材にある請求項４のトランスフォーマ。
前記誘導子部材のボデイを通って伸びる貫通ホールを有する請求項９のトランスフォーマ。
前記ベース部材が、プリント基板から形成される請求項４のトランスフォーマ。
前記ベース部材が、フレックス回路から形成される請求項１１のトランスフォーマ。
前記キャビティが、前記ベース部材を実質的に完全に貫通する開口である請求項４のトランスフォーマ。
前記キャビティのボトムの台座を残すために、前記キャビティが、前記ベース部材の壁を部分的に通って形成される請求項４のトランスフォーマ。
真空蒸着された前記薄膜が、パリレンである請求項４のトランスフォーマ。
絶縁サポート部材の反対両側上に形成された第１及び第２のプリント回路と、
前記第１及び第２プリント回路をそれぞれカバーする絶縁膜と、
絶縁された前記第１及び第２層上の第３及び第４のプリントの回路と、
前記サポート部材を通る少なくとも１つの開口と、
少なくとも１つ前記開口内の、少なくとも２つの、真空蒸着した薄膜によって互いから絶縁されたメッキされた貫通導体と、を含み、
前記メッキされた貫通導体の１つが、前記サポート部材の反対両側上のプリント回路、及び別の前記メッキされた貫通導体に電気的に接続される多層プリント回路。
前記サポート部材が、プリント基板から形成される請求項１６の回路。
前記サポート部材が、フレックス回路で形成される請求項１６の回路。
前記真空蒸着された薄膜が、パリレンである請求項１６の回路。
サポート部材内の複数のメッキされた貫通ホールと、
個々の前記メッキされた貫通ホールの間の真空蒸着された薄い絶縁部材と、を含む回路。
前記サポート部材が、プリント基板から形成される請求項２０の回路。
前記サポート部材が、フレックス回路から形成される請求項２０の回路。
前記真空蒸着された薄膜が、パリレンである請求項２０の回路。
１個の回路基板ビアに複数のメッキされた貫通ホールを形成する方法であって、
前記回路基板ビアの壁を銅メッキして、第１のメッキされた貫通ホールを形成するステップと、
前記メッキされたビアの表面へ、第１の粘着性促進剤の薄膜を適用するステップと、
前記第１の粘着性促進剤の薄膜上に、高い絶縁耐力を有する有機膜を真空蒸着するステップと、
前記プリマー膜上に、第２の粘着性促進剤の膜を適用するステップと、
前記第２の粘着性促進剤の膜を銅メッキして、前記回路基板ビア内に第２のメッキされた貫通ホールを形成するステップと、を含む方法。
前記第１の粘着性促進剤が、ＰＥＣＶＤ法で適用される請求項２４の方法。
前記第１の粘着性促進剤が、シラン、カルボキシル、あるいはシラン及びカルボキシルである請求項２４の方法。
前記第１の粘着性促進剤が、前記貫通ホールを前記粘着性促進剤に漬けることにより、適用される請求項２４の方法。
前記第２の粘着性促進剤が、ＰＥＣＶＤ法で適用される請求項２４の方法。
前記第２の粘着性促進剤が、カルボキシル又はシランの気相化学反応である請求項２８の方法。
前記有機膜が、真空蒸着された膜である請求項２４の方法。
前記有機膜が、パリレンコーティングである請求項３０の方法。
１個の回路基板ビア内に複数の絶縁された伝導性貫通ホールを形成する方法であって、
前記回路基板ビアの壁の上に第１の伝導性膜を適用して、第１の伝導性貫通ホールを形成するステップと、
前記第１の伝導性膜の表面へ、第１の粘着性促進剤の膜を適用するステップと、
前記第１の粘着性促進剤の膜上に、高い絶縁耐力を有する薄い有機膜を形成するステップと、
前記有機膜上に、第２の粘着性促進剤の膜を適用するステップと、
前記第２の粘着性促進剤の膜上に、第２の伝導性膜を適用するステップと、を含む方法。