KR100211814B1 - 플라이백 트랜스포머의 가요성 2차코일 권선구조와 그 제조방법 - Google Patents

플라이백 트랜스포머의 가요성 2차코일 권선구조와 그 제조방법 Download PDF

Info

Publication number
KR100211814B1
KR100211814B1 KR1019960050221A KR19960050221A KR100211814B1 KR 100211814 B1 KR100211814 B1 KR 100211814B1 KR 1019960050221 A KR1019960050221 A KR 1019960050221A KR 19960050221 A KR19960050221 A KR 19960050221A KR 100211814 B1 KR100211814 B1 KR 100211814B1
Authority
KR
South Korea
Prior art keywords
conductor line
sheet member
pattern
conductor
flexible
Prior art date
Application number
KR1019960050221A
Other languages
English (en)
Other versions
KR970051524A (ko
Inventor
남하은
최창구
문명립
Original Assignee
전주범
대우전자주식회사
왕 중 일
대우전자부품주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사, 왕 중 일, 대우전자부품주식회사 filed Critical 전주범
Publication of KR970051524A publication Critical patent/KR970051524A/ko
Application granted granted Critical
Publication of KR100211814B1 publication Critical patent/KR100211814B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/006—Details of transformers or inductances, in general with special arrangement or spacing of turns of the winding(s), e.g. to produce desired self-resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F30/00—Fixed transformers not covered by group H01F19/00
    • H01F30/06—Fixed transformers not covered by group H01F19/00 characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2847—Sheets; Strips
    • H01F2027/2861—Coil formed by folding a blank
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers

Abstract

본 발명은 플라이백트랜스포머의 가요성코일권선구조와 그 제조방법에 관한것으로,얇은 절연시트와 그 위에 적층된 얇은 전기 전도성 피복층으로 구성된 가요성 적층시트 부재를 제조하는 단계, 상기 가요성 적층시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 일정 각도 기울어진 다수의 평행한 제 1 도체라인으로 구성된 제 1 도체라인패턴을 포함하는 제 1 도체라인 패턴 시트부재를 제조하는 단계, 상기 가요성 적층 시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 상기 제 1 도체라인과 같은 각도만큼 기울어진 다수의 평행한 제 2 도체라인으로 구성된 제 2 도체라인패턴을 구성하는 제 2 도체라인 패턴 시트부재를 제조하는 단계, 상기 제 1 및 제 2 도체라인 패턴 시트부재를 겹쳐서, 상기 두 도체라인패턴이 코일회로패턴을 형성하도록 상기 각 도체라인패턴을 구성하는 각 도체라인의 상부와 하부를 서로 전기 접속시켜서 코일 패턴 적층 시트부재를 제조하는 단계, 및 상기 코일패턴 적층 시트부재에 자성 코어를 삽입하는 단계로 구성된 FBT의 가요성 코일 권선의 제조방법과 이 공정에 의해 제조된 FBT의 가요성 코일 권선구조.

Description

플라이백 트랜스포머의 가요성 2차코일 권선 구조와 그 제조방법{A PLIABILITY COIL WINDING STRUCTURE OF FBT AND MANUFACTURE METHOD THEREFORE}
본 발명은 플라이백트랜스포머의 가요성코일권선구조와 그 제조방법에 관한 것으로서, 특히 동선을 권취하지 않고 2차원의 평면상으로 구성한 가요성 코일 권선 구조와 그 제조방법에 관한 것이다.
일반적으로 플라이백 트랜스포머(FBT)는 텔레비젼 수상기에서 수평동기신호를 이용하여 고압을 생성하는데 사용되며, 오실로스코프 및 컴퓨터 모니터 등에도 널리 사용되고 있다. 이러한 FBT는 1차측 권선과 2차측 권선으로 이루어지고, 통상 자성체로 된 코어가 이들을 자기적으로 연결하도록 되어 있는데, 1차측 권선과 2차측 권선의 비에 의해 승압의 정도가 정해진다. 고압을 발생하는 종래의 FBT의 2차측 권선은 권선수가 커야 하기 때문에 부피가 커지고, 효율이 낮으며 고압의 안정성(high voltage regulation)이 떨어지는 문도점이 있다.
이러한 문제점을 해결하기 위하여 Kern K. N. Chang이 미국 특허청에 특허번호 제 5,392,020 호(1995년 2월 21일자)로 도 1a에서 도 1d에 도시된 바와 같은 가요성 트랜스포머를 등록하였다. 이하 첨부도면(FIG. 1a - FIG. 1d)을 참조하여 상 기 종래 기술을 간단히 설명한다.
도 1a는 상기 가요성 트랜스포머의 구조를 개략적으로 도시한 사시도이다. 도면에서와 같이, 얇은 절연지(insulator sheet)상에 도체선(conductive lines)을 증착한 박막(10, 20)을 겹쳐서 그 사이에 자성체(magnetizable sheet : 30)를 두고 절연지상의 도체선(12, 14 ; 22, 24)을 지그재그로 연결하여 2차 권선을 구성하고 있다.
도 1b 와 도 1c는 도 1a의 2차 권선을 구성하는 박막((10, 20)을 도시한 것이다. 도 1b에 도시된 바와 같이, 절연지상에 평행한 도체선(12, 14) 들이 배열된 제 1 박막(10)과, 도 1c에 도시된 바와 같이 절연지상에 평행한 도체선들이 배열된 제 2 박막(20)을 자성체(30)를 사이에 두고 적층하여 각 박막의 도체선(12, 14 ; 22, 24)들을 서로 연결하므로써, 도 1a에 도시된 가요성 트랜스포머를 구성하게 된다. 이 때 평행한 도체선들은 수직에 대해 소정의 각도로 균일하게 경사지게 배열되어 있고, 인접 도체선간에 일정간격을 유지하고 있다.
이러한 도체선은 절연지상에 사진 식각기법을 이용한 통상적인 증착기술(evaporation technique), RF 스퍼터링(sputtering), 혹은 침착(deposition)을 이용하여 형성할 수 있으며, 재료로는 플래티늄, 금, 은, 동, 알루미늄 및 그 합금 등이 이용될 수 있다.
도 1d는 도 1a의 가요성 트랜스포머를 길이방향에 수직하게 절단한 단면으로서, 제 1 박막(10)과 제 2 박막(20)의 도체선(12, 14 ; 22, 24)이 서로 전기접속된 구조를 도시한 것이다. 이와 같이 박막을 적층하여 권선을 형성하기 위해서는 제 1 박막(10)의 도체선(12, 14)과 제 2 박막(20)의 도체선(22, 24)을 연결해야 하는데 이를 위하여 도체선의 양 끝부분에 구멍(12a, 12b ; 22a, 22b)을 형성하고, 도 1d 도에 도시된 바와 같이, 상기 구멍에 연결막대(40)를 끼워서 전기적으로 연결한다고 되어 있다.
그러나 상기와 같이 도체선의 끝부분에 구멍을 형성시킨 다음 연결막대를 사용하여 도체선을 전기적으로 연결하는 것은 공정이 복잡하고 현실적으로 대량생산을 위한 방법으로서는 적절하지 못하다. 왜냐 하면 일반적으로 FBT에서 2차 코일의 권선수는 4,000 회 내외이고, 한 개 도체선의 폭은 40 - 125 ㎛ 이다. 따라서 이와 같이 8000 여개소나 되는 많은 수의 미세한 도체라인을 연결막대를 이용하여 기계적인 방법으로 연결하는 것은 실제적인 생산이나 대량생산에는 거의 적용하기 불가능한 방법이다.
따라서, 본 발명의 목적은 플라이백 트랜스포머(FBT) 등에 사용할 수 있는 가요성 코일 권선 구조에 관한 것으로서, 특히 절연시트상에 형성된 다수의 도체라인 패턴을 이용하여 그 코일의 권선수를 상당히 높일 수 있고 대량 생산이 용이한 가요성 코일 권선 구조와 그 제조방법을 제공하기 위한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 FBT의 가요성 코일 권선의 제조 공정은, (a) 얇은 절연시트와 그 위에 적층된 전기 전도성 피복층으로 구성된 가요성 적층시트 부재를 제조하는 단계, (b) 상기 가요성 적층시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 일정 각도 기울어진 다수의 평행한 제 1 도체라인으로 구성된 제 1 도체라인패턴을 포함하는 제 1 도체라인 패턴 시트부재를 제조하는 단계, (c) 상기 가요성 적층 시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 상기 제 1 도체라인과 같은 각도만큼 기울어진 다수의 평행한 제 2 도체라인으로 구성된 제 2 도체라인패턴을 포함하는 제 2 도체라인 패턴 시트부재를 제조하는 단계, (d) 상기 제 1 및 제 2 도체라인 패턴 시트부재를 겹쳐서, 상기 두 도체라인패턴이 코일회로패턴을 형성하도록 상기 각 도체라인패턴을 구성하는 각 도체라인의 상부와 하부를 서로 전기 접속시켜서 코일 패턴 적층 시트부재를 제조하는 단계, 및 (e) 상기 코일패턴 적층 시트부재에 자성 코어를 삽입하는 단계로 구성되어 있다.
상기 절연시트의 두께는 약 35 ㎛이하가 바람직하며, 상기 전기 전도성 피복층의 두께는 수 ㎛에서 약 100 ㎛의 범위가 바람직하며, 더욱 바람직하기는 약 25 내지 약 75 ㎛의 범위이다.
상기 가요성 적층시트부재는 폴리이미드, 폴리에스테르 등과 같은 절연시트상에 접착제를 도포한 후 동박(copper film) 또는 알루미늄박을 붙여서 제조하는 것이 바람직하고, 더욱 바람직하기는, 상기 절연시트상에 RF 스퍼터링법 등으로 크롬, 니켈 등과 같은 전기 전도성 물질로 된 시드층(seed layer)을 형성한 후, 이를 시드(seed)로 하여 구리, 알루미늄 등과 같은 전도성 물질을 전기도금, 무전해도금, 진공증착 또는 RF 스퍼터링하여 전도성 피복층을 형성시키는 것이다.
상기 제 1 도체라인 패턴 시트부재와 제 2 도체라인 패턴부재에는 각 도체라인에서 가장 오른쪽 또는 가장 왼쪽 도체라인중 어느 한쪽에 그 도체라인과 일체식으로 단자(terminal)가 형성되도록 하여 차후 전류의 입출력 단자로 바람직하게 이용할 수 있다.
상기 코일패턴 적층 시트부재의 제조시, 상기 제 1 도체라인과 제 2 도체라인의 상하부를 정확히 일치시키기 위한 표시부(align mark)로서, 상기 도체라인 패턴 시트 부재의 길이방향 어느 한쪽 또는 양쪽에 한쌍의 호올(a pair of holes)을 구비하거나 또는 상기 도체라인 패턴시트 부재의 폭방향의 하단과 상단에 길이방향으로 다수의 hole을 구비하도록 하거나 패턴시트의 적절한 위치에 문자 또는 기호를 표시하는 것이 제조방법상 여러 가지로 바람직하다.
상기 코일패턴 적층 시트부재를 제조하는 단계에서, 상기 제 1 및 제 2 도체라인 패턴 시트부재에서 절연시트쪽으로 각 도체라인의 상부와 하부의 일부를 노출시켜 노출부분을 형성하고, 상기 제1 및 제2 도체라인 패턴 시트부재를 겹쳐서, 상기 두 도체라인패턴이 코일회로패턴을 형성하도록 상기 도체라인의 하부와 상부의 노출부분을 서로 전기 접속시켜서 코일패턴 적층 시트부재를 제조한다.
상기 도체 라인 패턴간의 전기 접속은 각 도체라인 패턴 시트부재에서 각 도체라인의 상부와 하부을 가로지르면서 길이방향으로 절연시트의 일부를 제거하여 각 도체라인의 상부와 하부에 노출부분을 형성시킨 후, 상기 도체라인의 상부와 하부의 노출부분에 솔더(solder)을 도포하고, 도포된 부분을 열압착하여 각 도체라인의 상부와 하부를 전기 접속시킬 수 있다.
상기 상기 노출 부분에 솔더를 도포하는 바람직한 방법으로서는 솔더 플래이팅(solder plating)하거나, 용융 솔더에 침지(dipping)하거나, 또는 솔더크림(solder cream)을 인쇄하는 방법을 사용하여 노출부분에만 솔더를 도포할 수 있다.
이 때, 상기 열압착 온도는 약 200 내지 약 280 ℃의 범위가 바람직하다.
상기와 다른 전기 접속방법으로서, 상기 각 도체라인의 상부와 하부에 해당하는 절연시트의 일부를 에칭하여 각 도체라인의 상부 및 하부의 일부가 노출되도록 하는 노출부분을 형성한 후, 상기 노출부분에 1-2 ㎛두께의 금속피막을 형성시킨 다음, 솔더볼 배치(Ball Grid Array) 기법으로 각 호올에 솔더볼(solder ball)을 가접상태로 위치시키고, 열압착하여 도체라인의 상부와 하부를 전기 접속시킬 수도 있다.
상기 금속피막을 형성하는 바람직한 방법으로서는 전기도금법, RF 스퍼터링법 또는 진공증착법 등을 이용할 수 있다. 그리고, 상기 금속피막은 구리, 납 중의 어느 하나의 금속을 사용하는 것이 바람직하다.
상기 열압착온도는 약 200 내지 약 280 ℃의 범위가 바람직한 것으로 나타났다.
이와는 달리 상기 에칭호올에 상기 절연시트 표면위 10-20 ㎛높이로 돌출할 때까지 금속층을 육성하고, 전술한 바와 같은 방법으로 금속육성층에 솔더(solder)을 도포하여 열압착하여 전기접속되게 할 수도 있다.
상기 도체라인 패턴 시트부재에서 각 도체라인의 상단과 하단에 윈도우 모양으로 절연시트를 에칭하여 리드프레임과 같은 모양의 노출부분을 형성한 후, 전술한 바와 마찬가지 방법으로 상기 노출부분에 솔더(solder)을 도포하고 열압착하여 전기접속되게 할 수 있다.
상기한 본 발명 공정에 따라 제조된 FBT의 가요성 코일 권선 구조는 (a) 중심부의 길쭉한 스트립 형상의 가요성 자성 코아와, (b) 상기 자성코아의 양쪽에서 자성코아를 전기 절연시켜 주기 위한 가요성 절연 시트와, (c) 상기 가요성 절연시트 둘레에 코일회로패턴을 형성하도록 배열되어 있고, 일정 각도 기울어진 다수의 평행한 도체라인으로 각각 구성된 제 1 도체라인패턴 및 제 2 도체라인패턴과, (d) 상기 절연시트에서 상기 제 1 및 제 2 도체라인 패턴을 구성하고 있는 각 도체라인의 상부 및 하부에 해당하는 부분이 일부 관통되어 있는 관통부와, (e) 상기 관통부를 통하여 상기 제 1 및 제 2 도체라인 패턴이 코일 패턴의 회로를 형성할 수 있도록, 상기 제 1 및 제 2 도체라인 패턴을 구성하고 있는 각 도체라인의 상부와 하부를 서로 전기접속시켜주는 전기접속부로 구성되어 있다. 각 구성 요소는 상기한 본 발명의 각 공정 단계에 따른 고유한(inherent) 특성을 지니고 있다. 예를 들면, 상기 전기접속부는 상기 각 전기접속법에 따른 특징을 가지고 있다.
도 1a는 종래 기술에 따른 가요성 트랜스포머의 구조를 개략적으로 도시한 사시도이고,
도 1b는 도 1의 제 1 박막에 대한 평면도이고,
도 1c는 도 1의 제 2 박막에 대한 평면도이고,
도 1d는 도 1의 가요성 트랜스포머에서 각 도체선의 연결구조를 보여주는 길이방향에 수직한 단면도이고,
도 2는 본 발명 공정의 첫 번째 공정단계에 따라 제조된 가요성 적층 시트부재의 적층구조를 보여주는 측단면도이고,
도 3은는 본 발명 공정의 두 번째 및 세 번째 공정단계에 따라 제조된 제 1 및 제 2 도체라인 패턴 시트부재의 전체적인 구조를 도시한 평면도이고,
도 4a는 도 3의 우측 일부를 확대도시한 제 1 도체라인 패턴 시트부재에 대한 평면도이고,
도 4b는 도 3의 우측 일부를 확대도시한 제 2 도체라인 패턴 시트부재에 대한 평면도이고,
도 5는 본 발명 공정의 네 번째 공정단계에 따라 제조된 코일패턴 적층 시트 부재의 코일회로패턴의 구조를 도시한 평면투시도이고,
도 6a는 본 발명 공정의 네 번째 공정단계에 대한 제 1 실시예를 도시한 평면도이고,
도 6b는 도 6a의 실시예에 따라 제조된 코일패턴 적층 시트부재의 폭방향 단면을 도시한 단면도이고,
도 7a는 본 발명 공정의 네 번째 공정단계에 대한 제 2 실시예를 도시한 평면도이고,
도 7b는 도7a의 실시예에 따라 제조된 코일패턴 적층 시트부재의 폭방향 단면을 도시한 단면도이고,
도 8a에서 도 8d는 본 발명 공정의 네 번째 공정단계에 대한 제 3 실시예를 순차적으로 도시한 것으로서, 도 5의 A-A 선분을 따라 절단한 단면도이고,
도 9는 도 8a에 도 8d에 도시된 것과 다른 전기접속방법을 도시한 것으로서, 도 5의 A-A 선분을 따라 절단한 단면도이고,
도 10a는 본 발명 공정의 네 번째 공정에 대한 제 4 실시예를 개략적으로 도시한 사시도이고,
도 10b는 도 10A의 A-A 선분을 따라 절단한 단면도이고,
도 10c는 도 10B에서 노출된 도체라인이 서로 전기 접속된 상태를 개략적으로 도시한 단면도이고,
도 11은 본 발명 공정에 따라 제조된 가요성 코일 권선 구조를 길이방향에 수직하게 절단한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명0
100 : 가요성 저층시트부재 110 : 얇은 절연시트
120 : 전기전도성 피복층 200 : 패턴시트부재
212 : 도체라인 310 : 코일회로패턴
이하 첨부된 도면을 참조하여 본 발명에 따른 FBT의 가요성 코일 권선의 제조방법에 관한 바람직한 구현예를 각 공정단계별로 상세히 설명한다.
본 발명 공정에 따른 첫 번째 공정단계는 얇은 절연시트와 그 위에 적층된 얇은 전기 전도성 피복층으로 구성된 가요성 적층시트부재를 제조하는 단계이다.
도 2는 본 구현예에 따른 첫 번째 공정 단계에 의하여 제조된 가요성 적층 시트부재(100)의 적층 구조를 보여주는 측단면도로서, 도면에서와 같이 상기 가요성 적층 시트부재(100)는 두 개의 층(layer)으로 구성되어 있다. 여기에서 도면 부호 110은 절연시트를 나타내며, 도면 부호 120은 상기 절연시트(110)상에 도포 또는 적층된 전기전도성 피복층을 나타낸다.
상기 절연시트(110)는 전기 절연성 물질로 만들어진 얇은 시트이고, 열수축성이 낮고, 전기 절연성이 우수한 특성 등이 요구되며, 이에 바람직한 재질로서는 폴리이미드(polyimide), 폴리에스테르 등이 있다. 상기 절연시트(110)의 두께는 적층시트부재(100)의 가요성을 유지하기에 충분히 얇은 것이 좋으며, 약 35 ㎛ 이하로 하는 것이 바람직하다.
상기 전기전도성 피복층(120)으로서는, 전기 전도성이 우수하고 상기 절연시트(110)에 점착성이 좋은 재료가 바람직하며, 구리, 알루미늄 등의 금속을 이용함이 바람직하다. 구리, 알루미늄과 같은 금속성 물질과 상기 절연시트(110)를 구성하는 폴리이미드, 폴리에스테르와 같은 물질은 서로간의 점착성이 그다지 좋지 않다. 따라서 구리층과 같은 상기 전도성 피복층(120)을 절연 시트(110)에 피복하는 방법으로서는, 우선 절연 시트(110)에 RF 스퍼터링 등과 같은 방법으로 시드층(seed layer)을 약 50 ㎛정도의 두께로 형성시킨 다음, 시트층위에 균일한 두께의 전기전도성 피복층(120)을 형성시키는 방법을 이용할 수 있다.
상기 시드층(seed layer)의 재질로서는 니켈, 크롬 등과 같은 물질을 바람직하게 이용할 수 있다. 또한 상기 전도성 피복층은 구리, 알루미늄 등의 금속을 전기도금, 무전해 도금, 진공층착 또는 RF 스퍼터링하여 형성할 수 있다.
구리, 알루미늄층과 같은 상기 전도성 피복층(120)을 절연 시트(110)에 형성시키는 다른 한가지 방법으로서, 절연시트(110)에 두께 약 35 ㎛ 정도의 접착제를 도포한 다음, 그 위에 두께 25 - 75 ㎛의 동박(copper film) 또는 알루미늄박을 붙여서 제조할 수도 있다.
전기 전도성 피복층(120)의 전기 전도성과 적층시트부재 전체의 가요성을 유지하기 위해서는 상기 전기전도성 피복층의 두께를 수 ㎛ 내지 약 100 ㎛의 범위가 바람직하며, 약 25 내지 약 75 ㎛의 범위로 하는 것이 더욱 바람직하다.
다음에 본 발명 공정의 두 번째 및 세 번째 공정단계에 관하여 상세히 설명한다.
본 발명 공정의 두 번째와 세 번째 공정단계는 상기 가요성 적층시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 일정각도 기울어진 다수의 평행한 도체라인으로 구성된 도체라인패턴을 포함하는 도체라인 패턴 시트부재를 제조하는 단계이다.
도 3, 도 4a 및 도 4b는 상기 본 발명 공정의 두 번째 및 세 번째 단계에 따라 제조된 도체라인 패턴 시트부재(200)를 나타낸 것이다. 도 3은 본 발명 공정의 두 번째 및 세 번째 단계에 따라 제조된 가요성 도체라인 패턴 시트부재(200)의 전체적인 윤곽을 보여주는 평면도이고, 도 4a와 도 4b는 도 3의 우측 부분을 확대 도시한 평면도이다. 설명의 편의상, 도 4a 를 제 1 도체라인 패턴 시트부재, 도 4b를 제 2 도체라인 시트부재라 한다.
도 4a에서 알 수 있는 바와 같이, 상기 제 1 도체라인 패턴 시트부재(200)는 다수의 평행한 제 1 도체라인(212, 214, 216, ..... )으로 구성된 제 1 도체라인패턴(210)이 절연시트(110)의 길이방향을 따라 형성되어 있고, 가장 우측 도체라인(212)의 상단에는 차후 전류의 입출력을 용이하게 하기 위한 제 1 도체라인단자(terminal)(210c)가 포함되어 있다. 도 4b의 제 2 도체라인 패턴시트부재(200)도 마찬가지로 다수의 평행한 제 2 도체라인(222, 224, 226, .... )으로 구성된 제 2 도체라인패턴(220)을 포함하고 있다. 도면에 도시되지는 않았으나, 제 2 도체라인단자(220c)가 제 2 도체라인 패턴(220)의 가장 왼쪽 도체라인에 포함되어 있다.
상기와 같은 구조의 도체라인 패턴 시트부재(200)를 제조하기 위해서는 사진 평판 인쇄법(photolithographic procedure), 스크린 인쇄기법 등과 같이 인쇄회로 기판의 회로 형성에 이용하는 방법을 적용할 수 있다. 예를 들어, 상기 도 2의 가요성 적층 시트부재(100)에 도 3의 도체라인 패턴 및 기타 공정상 필요한 부분에 관한 패턴을 인쇄한 다음, 통상 구리만을 선택적으로 에칭할 수 있는 산화 제 2 철 수용액 등과 같은 용액으로 패턴이외의 구리층을 제거하여 제조한다.
다음에 이어지는 본 발명의 네 번째 공정단계인 도 5 의 설명에서와 같이, 상기 한 쌍의 도체라인 패턴 시트부재(200)를 서로 겹쳐서 각 도체라인패턴(210, 220)이 코일회로패턴(310)을 형성할 수 있도록, 각 도체라인패턴(210, 220)을 구성하고 있는 다수의 도체라인(212, 214, 216 ; 222, 224, 226)의 경사각도, 폭 및 각 도체라인간의 간격을 조정할 수 있다. 이는 당 기술분야의 수련된 전문가이면, 상기 도체라인 패턴 시트부재(200)의 전체적인 크기가 결정되면, 그에 따라 각 도체라인의 경사각도, 폭, 간격을 조정할 수 있을 것이다.
본 구현예에서 각 도체라인패턴(210, 220)의 경사각도는 89.70 - 89.99°가 바람직하고, 가장 바람직하기는 89.91°이며, 각 도체라인(212, 214, 216, ... ; 222, 224, 226, .... )의 폭은 약 40 내지 약 100 ㎛의 범위가 바람직하고, 또한 각 도체라인간의 간격은 약 40 내지 약 100 ㎛의 범위가 바람직한 것으로 나타났다.
또한, 전체적인 공정에서 시트부재를 다루기에 용이하도록 하기 위해 도체라인패턴(210, 220)의 폭은 절연 시트의 폭보다 작도록 하여 도체라인 패턴 시트부재(200)의 폭방향 상단과 하단, 및 좌우측에 약간의 여유를 두고 있고, 두 도체라인 패턴 시트부재(200)를 겹쳐 정렬하는 단계에서 도체라인패턴간의 상호 위치 정열을 용이하도록 하기 위해 상기 좌우측의 여유 공간에 표시부(align mark)(240)를 구성하고 있다. 이 표시부로서는 도체라인 패턴 시트부재(200)의 길이방향 어느 한쪽 또는 양쪽에 한쌍의 마킹 호올(marking hole)(240)을 구비할 수 있고, 또는 시트부재(200)의 폭방향 상단 및 하단에 다수의 호올(hole)을 구성하여 공정상의 편의를 도모할 수 있다. 이 표시부로서는 상기 호올(hole)이외에 (+) 표식 등과 같이 기타 여러 가지 문자나 기호를 사용할 수도 있다.
상기 도 4a 와 도 4b 에서는, 한 쌍의 동일한 도체라인 패턴 시트부재만이 도시되어 있으나, 당 기술분야의 숙련된 기술자이면, 장방형의 상당히 넓은 가요성 적층 시트부재를 제조하여 한 번에 여러쌍의 도체라인 패턴 시트부재를 인쇄 및 에칭하여 대량 생산을 용이하게 할 수 있다.
다음에 본 발명 공정의 네 번째 공정 단계에 관하여 설명한다.
본 발명의 네 번째 단계에서는 상기 제 1 도체라인 패턴 시트부재와 제 2 도체라인 패턴 시트부재에서 각 도체라인패턴의 상부와 하부를 전기 접속시켜 코일회로패턴을 포함하는 코일패턴 적층 시트부재를 제조한다.
본 구현예에서는 상기 제 1 및 제 2 도체라인 패턴 시트부재(200)에서 절연시트(110)쪽으로 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a)와 하부(212b, 214b, 216b ; 222b, 224b, 226b)의 일부를 노출시켜 노출부분(360)을 형성한 다음, 상기 제1 및 제2 도체라인 패턴 시트부재(200)를 절연시트(110)를 마주보도록 겹쳐서, 상기 두 도체라인패턴의 각 도체라인이 코일회로패턴(310)을 형성하도록 상기 도체라인의 하부와 상부의 노출부분(360)을 서로 전기 접속시켜서 코일패턴 적층 시트부재를 제조한다.
도 5 는 본 발명 공정의 네 번째 단계에 따라 제조된 코일패턴 적층 시트부재를 도시한 평면투시도이다. 상기 도 4a 및 도 4B 와 도 5를 참조하여 본 발명의 네 번째 공정단계를 보다 상세히 설명하면 다음과 같다.
도 5 에서 도면부호 300은 한쌍의 도체라인 패턴 시트부재(200)을 서로 겹쳐서 노출된 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a) 및 하부(212b, 214b, 216b ; 222b, 224b, 226b)가 서로 전기 접속되어 형성된 코일패턴 적층 시트부재 전체를 의미한다. 각 도체라인의 상부와 하부를 전기 접속하기 전에, 상기 제 1 도체라인패턴(210) 및 제 2 도체 라인패턴(220)의 상부(210a, 220a) 및 하부(210b, 220b)가 전기 접속에 의하여 코일 패턴(310)을 형성할 수 있도록 정확하게 배열되어야 한다. 배열 방법으로서는, 도 5 에 도시된 바와 같이, 제 1 도체라인패턴의 n번째 도체라인의 하부가 제 2 도체라인패턴의 n 번째 도체라인의 상부에 연결되고, 제 1 도체라인패턴의 n+1 번째 도체라인 상부가 제 2 도체라인패턴의 n 번째 도체라인의 하부에 연결되게 배열시키면 상하 도체라인이 코일 회로를 형성하게 되고, 상기 단자(210c, 220c)는 코일패턴 적층 시트부재(300)의 좌우측에 각각 배치되게 된다. 이로써, 전류는 코일패턴 적층 시트부재(300)의 상부 단자(210c)에서 출발하여 제 1 도체라인패턴(210)과 제 2 도체라인패턴(220)의 각 도체라인, 즉 코일회로패턴(310)을 흘러서 반대쪽 제 2 도체라인 단자(220c)까지 흐르게 된다.
이러한 구조의 배열은 도 4a 와 도 4b 에 도시된 한쌍의 동일한 도체라인 패턴 시트부재(200)를 절연시트(110)를 서로 마주보도록하여 서로 겹쳐서 부재에 포함되어 있던 표시부(marking hole)(240)를 일치시키면, 상기와 같은 코일회로패턴(310)이 구성되도록, 각 도체라인(212, 214, 216 ; 222, 224, 226)의 경사각도, 폭 및 도체라인간의 거리가 조정되어 있다.
당 기술분야의 숙련된 기술자이면, 상기와 같은 구조의 코일패턴 적층시트부재(300)를 코일회로패턴(310)의 단자(210c, 220c)를 전기접속시키면서 다수개 연결하면 필요에 따라, 즉 요구되는 코일의 권선수에 따라 코일 패턴 적층시트부재(300)의 길이를 원하는 대로 늘일 수 있다.
도 6a 는 본 발명 공정에서 상기 네 번째 코일패턴 적층 시트부재(300)를 제조하는 공정에 대한 제 1 실시예를 도시한 것이다.
본 실시예에서는, 도 6a 에 도시된 바와 같이 상기 각 도체라인 패턴 시트부재(200)에서 절연시트(110)의 길이방향으로 도체라인패턴(210, 220)의 상부(210a, 220a)과 하부(210b, 220b)을 가로지르면서 절연시트(110)의 일부를 제거하여 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a)와 하부(212b, 214b, 216b ; 222b, 224b, 226b)의 일부를 절연시트(110)쪽으로 노출되게 하는 노출부분(360)을 형성한 후, 상기 제1 및 제2 도체라인 패턴 시트부재를 상기 두 도체라인패턴이 코일회로패턴 회로(310)를 형성하도록 겹친 다음, 상기 도체라인의 하부와 상부의 노출부분(360)을 서로 전기 접속시켜서 코일패턴 적층 시트부재(300)를 제조한다.
상기 노출부분(360)은 사진식각법(photolithographic procedure)을 사용하여 절연시트(110)를 구성하는 폴리이미드 또는 폴리에스테르와 같은 물질을 선택적으로 용해하는 에칭 방법을 사용하여 형성시킬 수 있다.
도 6b 는 본 실시예에 따라 제조된 코일패턴 적층시트부재(300)를 도 5 의 A-A 선분을 따라 절단한 단면도이다.
도면에서와 같이, 상기 도체라인 상하부의 노출부분(360)을 전기 접속시키는 방법으로서는 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a) 및 하부(212b, 214b, 216b ; 222b, 224b, 226b)의 노출부분(360)에 솔더(320)를 도포하고, 이어서 도체 라인 패턴(210, 220)을 상기 기술한 바와 같이 코일회로패턴(310)을 형성하도록 일치시킨 다음, 노출된 상하부만을 적절한 방법으로 열압착하면, 상기 도체라인의 상하부가 납땜(soldering), 즉 서로 전기 접속되어 상기한 코일회로패턴(310)이 형성된다.
상기 솔더를 도포하는 방법으로서는, 일반적인 스크린 인쇄법을 이용하여 솔더크림(또는 페이스트)을 도포하거나, 용융 솔더에 침지(dipping)하거나, 또는 솔더 플래이팅(solder plating)하여 소기의 위치에만 솔더가 도포되게 할 수 있다. 상기 열압착시, 열압착 온도로서는 약 200 내지 약 280 ℃ 가 바람직한 것으로 나타났다. 상기 범위보다 낮으면 납땜이 불완전하여, 접착강도가 약하므로 사용중 잘 떨어지게 된다. 상기 온도보다 높은 온도로 가열하면 솔더가 휘발되어 바람직하지 못한 것으로 나타났다.
도 7a 와 도 7b 는 본 발명 공정의 네 번째 공정단계인 코일패턴 적층 시트부재를 제조하는 공정에 대한 제 2 실시예를 도시한 것이다.
본 실시예에서는 두 개의 도체라인패턴 시트부재(200)중 하나는, 예를 들어 제 2 도체라인 패턴부재는 도 6 a 와 같이 절연시트(110)에서 도체라인의 상하부에 해당하는 부분을 제거하여 노출부분(360)을 형성시키고, 나머지 하나, 예를 들어 제 1 도체라인패턴 시트부재(200)는 도 7a 에 도시된 바와 같이, 각 도체라인의 상부(210a)와 하부(210b)를 제외한 나머지 부분을 절연테이프(230) 등을 사용하여 절연시킨 다음, 도 7b 에 도시된 바와 같이, 제 2 도체라인의 노출부분(360)과 도 1 도체라인의 상부(210a)와 하부(210b)를 전기접속한다. 전기접속 방법은 전술한 실시예에서와 마찬가지의 방법으로 할 수 있다.
본 발명의 네 번째 공정 단계에 대해서는 몇가지 다른 실시예가 있으나, 본 발명 공정의 마지막 다섯 번째 단계를 설명한 다음에 상기 기타 실시예에 관하여 설명하기로 한다.
본 발명 공정의 마지막 다섯 번째 단계에서는 상기 코일패턴 적층 시트부재에 길이방향으로 자성 코어를 삽입하면, 본 발명의 FBT의 가요성 코일권선이 완성된다. 도 11 에 상기 완성된 가요성 코일 권선을 길이방향에 수직으로 절단한 단면을 도시하였다.
상기와 같이 여러 공정 단계를 거쳐 제조된 상기 코일패턴 적층시트 부재(300)는 상기 두 절연 스트립에 의해 길이방향으로 가요성 슬릿(flexible slit)이 형성되게 된다. 따라서 이 가요성 슬릿으로 자성코아(410)를 삽입하면, 도 11 에 도시된 바와 같은 코일 권선 구조가 완성되게 된다. 자성코아(410)는 길쭉한 스트립형이 바람직하며, 멜트 스피너(melt spinner) 등으로 제조한 비정질 자성 코아 리본을 바람직하게 이용할 수 있다. 자성 코아의 재질은 Fe계 또는 Co계 등의 비정질 자성합금등이 바람직하며, 그 두께는 10 - 25 ㎛의 범위가 바람직하다. 본 실시예에서는 두께 약 17 ㎛의 미국 Allied Signal사 제품(상표명 : Matglas)을 이용하고 있다.
이하, 본 발명의 네 번쩨 공정인 코일패턴 적층 시트부재를 제조하는 방법에 있어서, 전술한 실시예 이외에 몇가지 다른 실시예에 관하여 설명한다.
도 8a 에서 도 8d는 본 발명 공정에서 상기 네 번째 코일패턴 적층 시트부재(300)를 제조하는 공정에 대한 제 3 실시예를 순차적으로 도시한 것으로서, 도 5 의 선분 A-A를 따라 절단한 단면도이다.
본 실시예에서는 도 8a 에 도시된 바와 같이, 상기 제1 및 제2 도체라인 패턴 시트부재(200)의 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a)와 하부(212b, 214b, 216b ; 222b, 224b, 226b)에 해당하는 절연시트의 일부를 에칭하여 각 도체라인(212, 214, 216 ; 222, 224, 226)의 상부 및 하부의 일부가 노출되는 에칭호올(360)을 형성한 다음, 상기 제1 및 제2 도체라인 패턴(210, 220)이 코일회로패턴(310)을 형성하도록 상기 두 도체라인 패턴 시트부재를 겹쳐서, 상기 도체라인의 하부와 상부의 노출부분(에칭호올)(360)을 서로 전기 접속시켜 코일패턴 적층 시트부재(300)를 제조하는 방법이다.
상기 에칭호올의 형성 방법은 상기 도 6a 와 도 6B 의 실시예에서와 유사한 방법으로 할 수 있다.
본 실시예에서 도체라인 상하부의 전기접속 방법을 순차적으로 설명하면 다음과 같다. 도 8b 에 도시된 바와 같이, 상기 도체라인의 노출부분(360)을 시드(seed)로 하여 상기 에칭호올에 1-2 ㎛의 금속피막(362)을 형성시킨 다음, 도 8c 에서와 같이 솔더볼 배치(Ball Grid Array)기법으로 각 에칭호올(360)에 솔더볼(364)을 위치시킨다. 이 때 금속피막(362)과 솔더볼(364)은 가접상태를 유지한다. 이어서 도체 라인 패턴을 도 8d 에서와 같이 일치시키고, 도체패턴(210, 220)의 상하부, 즉 솔더볼이 위치한 부분만을 적절한 방법으로 열압착시키면, 상기 도체라인(212, 214, 216 ; 222, 224, 226)의 상하부가 납땜(soldering), 즉 서로 전기 접속되어 코일회로패턴(310)이 형성된다.
상기 금속피막의 형성 방법으로서는 RF 스퍼터링법이나, 전기 도금법 또는 진공증착법 등을 이용할 수 있다. 또한 상기 금속피막(362)은 반드시 구리 도금층 또는 구리 증착층이어야 할 필요는 없다. 예를 들어, 도체라인의 구리와 솔더볼간의 접합성이 좋은 금속이면, 어떤 종류의 금속 도금층 또는 증착층이어도 좋다. 예를 들어, 구리, 납 등의 금속을 이용하여 도금피막층을 형성할 수 있다.
상기 열압착 공정시, 열압착 온도는 전술한 실시예와 마찬가지로 약 200 내지 약 280 ℃의 범위가 바람직하다.
상기 도체라인 상하부의 전기접속 방법에 있어서, 다른 한 가지 바람직한 방법으로서는, 도 8 에 도시된 바와 같이, 상기 금속피막(362)에 금속증착을 계속하여 상기 도체라인의 노출부분(360)에만 선택적으로 절연시트(110)의 표면 높이위로 돌출할 때까지 금속층을 육성시킨 다음, 이 금속육성층(366)을 초음파 용접하여 전기접속할 수 있다. 또한, 도 6a 와 도 6b 의 실시예에서와 같이 상기 금속육성층(366)에 솔더(solder)를 도포하여 열압착하므로써 전기접속시킬 수도 있다.
이 때 상기 증착 금속은 반드시 구리일 필요는 없으며, 상기 전기 접속방법에 적합한 전기 전도성 금속이면 된다. 본 실시예에서는 구리, 납 중 어느 한 종류의 금속을 바람직하게 이용할 수 있다.
본 실시예에서도, 도 7a 와 도 7b 에 도시한 실시예에서와 마찬가지로 두 개의 도체라인패턴 시트부재(200)중 하나는 상기한 바와 같이 에칭홀(360)을 형성하여 솔더볼(364)을 위치시키거나, 또는 금속육성층(366)을 형성시키고, 나머지 하나의 도체라인패턴 시트부재(200)는 도 7a 에 도시된 바와 같이, 각 도체라인의 상부(210a)와 하부(210b)를 제외한 나머지 부분을 절연테이프(230) 등을 사용하여 절연시킨 다음, 도 7b 에 도시된 바와 유사한 방법으로 전기접속시킬 수 있다.
도 10a 에서 도 10c 는 본 발명 공정에서 상기 네 번째 코일패턴 적층 시트부재(300)를 제조하는 공정에 대한 제 4 실시예를 개략적으로 도시한 것이다.
도 10a 에서와 같이, 본 실시예에서는 상기 제1 및 제2 도체라인 패턴 시트부재(200)의 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a)와 하부(212b, 214b, 216b ; 222b, 224b, 226b)에 해당하는 절연시트의 일부를 윈도우(370) 모양으로 에칭하여 제거하면, 리드프레임과 같은 모양의 노출부분(360)이 형성된다. 이어서, 도 10b 도 및 도 10c 에 도시된 바와 같이, 상기 제1 및 제2 도체라인 패턴(210, 220)이 코일회로패턴(310)을 형성하도록 상기 두 도체라인 패턴 시트부재를 겹친 다음, 상기 도체라인의 하부와 상부의 노출부분(360)을 서로 전기 접속시켜 코일패턴 적층 시트부재(300)를 제조하는 방법이다.
상기 실시예에서 도체라인 상하부의 전기접속 방법으로서는, 상기 노출부분(360)을 서로 초음파 용접하여 전기 접속되게 할 수도 있으며, 이와는 달리 전술한 실시예에서와 같이 상기 노출부분에 솔더를 도포하여 열압착하므로써 전기 접속시킬 수도 있다.
본 실시예에서도 전술한 실시예들에서와 마찬가지로, 두 개의 도체라인패턴 시트부재(200)중 하나는 상기한 바와 같이 윈도우(370)를 형성시키고, 나머지 하나의 도체라인패턴 시트부재(200)는 도 7a 에 도시된 바와 같이, 각 도체라인패턴의 상부(210a)와 하부(210b)를 제외한 나머지 부분을 절연테이프(230) 등을 사용하여 절연시킨 다음, 도 7b 에 도시된 바와 같은 방법으로, 전기접속하여 코일회로패턴 적층 시트부재를 제조할 수도 있다.
도 11은 전술한 본 발명 공정에 따라 제조된 코일 권선 구조를 길이방향에 수직한 방향으로 절단한 단면도이다. 도면에서 알 수 있듯이, 본 발명의 코일 권선 구조는 중앙에 자성 코아 스트립(410)이 있고, 양쪽에 상기 자성코아 스트립(410)을 도체라인(212, 214, 216 ; 222, 224, 226)으로 부터 절연시키기 위한 절연시트(110)가 포함되어 있으며, 그 외측 양쪽에 제 1 도체라인패턴(210) 및 제 2 도체라인패턴(220)이 상기한 여러 가지 방법에 의해 전기 접속되어 코일회로패턴(310)을 형성하여 둘러싸여 있다. 상기 절연시트(110)의 좌우측에는 절연시트를 관통하면서 상기 제 1 도체라인패턴(210) 및 제 2 도체라인패턴(220)의 각 도체라인(212, 214, 216 ; 222, 224, 226)을 전기 접속시켜 주는 전기접속부(420)가 포함되어 있는 구조를 하고 있다. 이 분야의 숙련된 전문가이면 잘 알 수 있듯이, 상기 구조의 코일 권선 구조를 여러 가지 전자 부품에 응용할 때에는 최외각에 있는 각 도체라인(210, 220)을 적절한 방법으로 절연하여 사용할 수 있다.
이상 본 발명을 상기 실시예들에 의거하여 구체적으로 설명하였으나, 본 발명은 이에 한정되지 않으며, 당업자의 통상의 지식의 범위내에서 그 변경이나 개량이 가능하다

Claims (7)

  1. (a) 얇은 절연시트와 그 위에 적층된 얇은 전기 전도성 피복층으로 구성된 가요성 적층시트 부재를 제조하는 단계,
    (b) 상기 가요성 적층시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 일정 각도 기울어진 다수의 평행한 제 1 도체라인으로 구성된 제 1 도체라인패턴을 포함하는 제 1 도체라인 패턴 시트부재를 제조하는 단계,
    (c) 상기 가요성 적층 시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 상기 제 1 도체라인과 같은 각도만큼 기울어진 다수의 평행한 제 2 도체라인으로 구성된 제 2 도체라인패턴을 포함하는 제 2 도체라인 패턴 시트부재를 제조하는 단계,
    (d) 상기 제 1 및 제 2 도체라인 패턴 시트부재에서 각 도체라인의 상부와 하부의 일부가 절연시트 쪽으로 노출되도록 하기 위하여 상기 각 도체라인의 상부와 하부에 해당하는 절연시트의 일부를 에칭하여 노출부분을 형성하고, 상기 절연시트를 서로 마주보도록 하여 제1 및 제2 도체라인 패턴 시트부재를 겹치고, 상기 각 도체라인 패턴 시트부재에서 각 도체라인의 상부와 하부을 가로지르면서 길이방향으로 절연시트의 일부를 제거하여 상기 노출부분을 형성하고, 상기 두 도체라인패턴이 코일회로패턴을 형성하도록 상기 도체라인의 하부와 상부의 노출부분을 서로 전기접속시켜서 코일패턴 적층 시트부재를 제조하는 코일 패턴 적층 시트부재를 제조하는 단계, 및
    (e) 상기 코일패턴 적층 시트부재에 자성 코어를 삽입하는 단계로 구성되어 있음을 특징으로 하는 FBT의 가요성 코일 권선의 제조공정.
  2. 제 1 항에 있어서, 상기 노출부분에 솔더(solder)을 도포하고, 도포된 부분을 열압착하여 각 도체라인의 상부와 하부를 전기 접속시키는 것을 특징으로 하는 FBT의 가요성 코일 권선의 제조공정.
  3. 제 1 항에 있어서, 상기 노출부분에 1-2 ㎛두께의 금속피막을 형성시킨 다음, 솔더볼 배치(Ball Grid Array) 기법으로 각 호올에 솔더볼(solder ball)을 가접상태로 위치시키고, 열압착하여 도체라인의 상부와 하부를 전기 접속케함을 특징으로 하는 FBT의 가요성 코일 권선의 제조공정.
  4. 제 1 항에 있어서, 상기 에칭호올에 상기 절연시트 표면위 10-20 ㎛높이로 돌출할 때까지 금속층을 육성하여 이 육성된 금속층을 서로 전기접속함을 특징으로 하는 FBT의 가요성 코일 권선의 제조공정.
  5. 제 1 항에 있어서, 상기 도체라인 패턴 시트부재에서 각 도체라인의 상단과 하단에 윈도우를 형성하여 리드프레임과 같은 모양의 노출부분을 형성함을 특징으로 하는 FBT의 가요성 코일 권선의 제조공정.
  6. (a) 중심부의 길쭉한 스트립 형상의 가요성 자성 코아와,
    (b) 상기 자성코아의 양쪽에서 자성코아를 전기 절연시켜 주기 위한 가요성 절연 시트와,
    (c) 상기 가요성 절연시트 둘레에 코일회로패턴을 형성하도록 배열되어 있고, 일정 각도 기울어진 다수의 평행한 도체라인으로 각각 구성된 제 1 도체라인패턴 및 제 2 도체라인패턴과,
    (d) 상기 절연시트에서 상기 제 1 및 제 2 도체라인 패턴을 구성하고 있는 각 도체라인의 상부 및 하부에 해당하는 부분이 일부 관통되어 있는 관통부와, 그리고
    (e) 상기 관통부를 통하여 상기 제 1 및 제 2 도체라인 패턴이 코일 패턴의 회로를 형성할 수 있도록, 상기 제 1 및 제 2 도체라인 패턴을 구성하고 있는 각 도체라인의 상부와 하부를 서로 전기접속시켜주는 전기접속부로 구성되어 있음을 특징으로 하는 FBT의 가요성 코일 권선 구조.
  7. 상기 43 항에 있어서, 상기 코일패턴 적층 시트부재의 길이방향 양쪽에 전류를 입출력할 수 있는 단자가 상기 코일패턴과 일체식으로 형성되어 있음을 특징으로 하는 FBT의 가요성 코일 권선 구조.
KR1019960050221A 1995-11-30 1996-10-30 플라이백 트랜스포머의 가요성 2차코일 권선구조와 그 제조방법 KR100211814B1 (ko)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
KR69128 1995-11-30
KR19950069127 1995-11-30
KR101995069126 1995-11-30
KR101995069127 1995-11-30
KR69126 1995-11-30
KR19950069126 1995-11-30
KR69127 1995-11-30
JP95-343442 1995-12-28
KR49706 1995-12-28
KR101995072213 1995-12-31
KR19950072213 1995-12-31
KR72204 1995-12-31
KR72212 1995-12-31
KR72215 1995-12-31
KR72213 1995-12-31
KR72216 1995-12-31

Publications (2)

Publication Number Publication Date
KR970051524A KR970051524A (ko) 1997-07-29
KR100211814B1 true KR100211814B1 (ko) 1999-08-02

Family

ID=27349276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050221A KR100211814B1 (ko) 1995-11-30 1996-10-30 플라이백 트랜스포머의 가요성 2차코일 권선구조와 그 제조방법

Country Status (8)

Country Link
US (1) US5877669A (ko)
KR (1) KR100211814B1 (ko)
CN (1) CN1202977A (ko)
AU (1) AU1071997A (ko)
GB (1) GB2307797B (ko)
MX (1) MX9804072A (ko)
TW (1) TW416563U (ko)
WO (1) WO1997020330A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076934A (ja) * 1999-06-30 2001-03-23 Toshiba Corp インダクタンス素子とその製造方法、およびそれを用いたスナバー回路
AU2001263348A1 (en) * 2000-05-19 2001-12-03 Philip A. Harding Slot core transformers
AU2001294646A1 (en) * 2000-09-22 2002-04-02 M-Flex Multi-Fineline Electronix, Inc. Electronic transformer/inductor devices and methods for making same
US20040004577A1 (en) * 2002-04-29 2004-01-08 Forster Ian J. Flexible curtain antenna for reading RFID tags
US7135952B2 (en) * 2002-09-16 2006-11-14 Multi-Fineline Electronix, Inc. Electronic transformer/inductor devices and methods for making same
EP1861857A4 (en) * 2004-12-07 2009-09-02 Multi Fineline Electronix Inc MINIATURE CIRCUITS AND INDUCTIVE COMPONENTS AND MANUFACTURING METHOD THEREFOR
US7436282B2 (en) 2004-12-07 2008-10-14 Multi-Fineline Electronix, Inc. Miniature circuitry and inductive components and methods for manufacturing same
US7645941B2 (en) 2006-05-02 2010-01-12 Multi-Fineline Electronix, Inc. Shielded flexible circuits and methods for manufacturing same
CN101630585B (zh) * 2009-06-19 2011-09-21 西安交通大学 导磁线和导电线混绕的分布式绕组柔性变压器
TWI435438B (zh) * 2011-01-28 2014-04-21 Ajoho Entpr Co Ltd Structure and manufacturing method of inductance element
DE202014005370U1 (de) * 2014-06-27 2014-07-14 Würth Elektronik eiSos Gmbh & Co. KG Induktives Bauteil
JP2016213224A (ja) * 2015-04-30 2016-12-15 Tdk株式会社 コイル、非接触受電装置、及び携帯用電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1126370A (en) * 1965-12-29 1968-09-05 British Aircraft Corp Ltd Improvements relating to printed circuits
DE1614792A1 (de) * 1967-03-23 1970-12-23 Telefunken Patent In Duenn-oder Dickfilmtechnik hergestellte Spule
US3614554A (en) * 1968-10-24 1971-10-19 Texas Instruments Inc Miniaturized thin film inductors for use in integrated circuits
US3858138A (en) * 1973-03-05 1974-12-31 Rca Corp Tuneable thin film inductor
US4308513A (en) * 1978-10-26 1981-12-29 Burroughs Corporation Etched magnetic coil
FR2440615A1 (fr) * 1978-11-03 1980-05-30 Thomson Csf Procede de fabrication de bossages metalliques calibres sur un film support et film support comportant de tels bossages
US5241293A (en) * 1988-06-15 1993-08-31 Murata Manufacturing Co., Ltd. Flyback transformer including a plated metal coil and having reduced leakage flux
JP2615151B2 (ja) * 1988-08-19 1997-05-28 株式会社村田製作所 チップ型コイル及びその製造方法
US5237165A (en) * 1991-04-05 1993-08-17 Tingley Iii Loyal H Multi-turn coil structures and methods of winding same
CA2062710C (en) * 1991-05-31 1996-05-14 Nobuo Shiga Transformer for monolithic microwave integrated circuit
US5300911A (en) * 1991-07-10 1994-04-05 International Business Machines Corporation Monolithic magnetic device with printed circuit interconnections
US5392020A (en) * 1992-12-14 1995-02-21 Chang; Kern K. N. Flexible transformer apparatus particularly adapted for high voltage operation
US5381124A (en) * 1993-12-29 1995-01-10 General Electric Company Multi-turn z-foldable secondary winding for a low-profile, conductive film transformer
US5576680A (en) * 1994-03-01 1996-11-19 Amer-Soi Structure and fabrication process of inductors on semiconductor chip
US5461353A (en) * 1994-08-30 1995-10-24 Motorola, Inc. Printed circuit board inductor
US5508234A (en) * 1994-10-31 1996-04-16 International Business Machines Corporation Microcavity structures, fabrication processes, and applications thereof
US5572180A (en) * 1995-11-16 1996-11-05 Motorola, Inc. Surface mountable inductor
US5610569A (en) * 1996-01-31 1997-03-11 Hughes Electronics Staggered horizontal inductor for use with multilayer substrate

Also Published As

Publication number Publication date
TW416563U (en) 2000-12-21
KR970051524A (ko) 1997-07-29
GB9624697D0 (en) 1997-01-15
CN1202977A (zh) 1998-12-23
WO1997020330A1 (en) 1997-06-05
AU1071997A (en) 1997-06-19
US5877669A (en) 1999-03-02
GB2307797B (en) 2000-08-16
GB2307797A (en) 1997-06-04
MX9804072A (es) 1998-09-30

Similar Documents

Publication Publication Date Title
US7696849B2 (en) Electronic component
KR100211814B1 (ko) 플라이백 트랜스포머의 가요성 2차코일 권선구조와 그 제조방법
US5526565A (en) High density self-aligning conductive networks and contact clusters and method and apparatus for making same
JP3601619B2 (ja) コモンモードチョークコイル
JPH04355933A (ja) フリツプチツプの実装構造
US10629350B2 (en) Flexible inductor
US5877668A (en) Flyback transformer having a flexible coil winding structure and manufacturing process thereof
JP4010919B2 (ja) インダクティブ素子の製造方法
US4967175A (en) Inductor and carrier suitable for attaching to a hybrid substrate or the like
KR100207437B1 (ko) 플라이백 트랜스포머의 가요성코일권선구조 및 그 제조방법
KR100207438B1 (ko) 플라이백 트랜스포머의 가요성코일권선구조와 그제조방법
JP2015002033A (ja) フラットケーブルおよびその製造方法
JP2935143B2 (ja) 角形チップ抵抗器及びその製造方法
GB2308922A (en) Flexible coil structure
JPH104008A (ja) 平面コイル及びその製造方法
JPH0514490Y2 (ko)
JPH10214722A (ja) チップ部品
JP2003197430A (ja) 積層型シートコイル、トランス
WO1997038562A1 (fr) Carte de montage de composants, procede de production de cette carte et procede de production du module
JPH0634432B2 (ja) 配線回路基板
KR0167641B1 (ko) 가요성 트랜스포머의 1차권선 연결방법
KR950003861B1 (ko) 박형코일의 제조방법
JPH062659U (ja) 平面インダクタ
JP2005072032A (ja) 薄膜磁心インダクタ及びその製造方法
JP2005236018A (ja) 微細配線構造および微細配線構造の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee