KR100207437B1 - 플라이백 트랜스포머의 가요성코일권선구조 및 그 제조방법 - Google Patents

Abstract

본 발명은 플라이백트랜스포머의 가요성코일권선구조 및 그제조방법에 관한 것으로, 절연시트와 그 위에 적층된 전기 전도성 피복층으로 구성된 가요성 적층시트 부재를 제조하는 단계, 상기 가요성 적층시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 일정 각도 기울어진 다수의 평행한 제 1 도체라인으로 구성된 제 1 도체라인패턴을 포함하는 제 1 도체라인 패턴 시트부재를 제조하는 단계, 상기 가요성 적층 시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 상기 제 1 도체라인과 같은 각도만큼 기울어진 다수의 평행한 제 2 도체라인으로 구성된 제 2 도체라인패턴을 구성하는 제 2 도체라인 패턴 시트부재를 제조하는 단계, 상기 제 1 및 제 2 도체라인 패턴 시트부재를 겹쳐서, 상기 두 도체라인패턴이 코일회로패턴을 형성하도록 상기 각 도체라인패턴을 구성하는 각 도체라인의 상부와 하부를 서로 전기 접속시켜서 코일 패턴 적층 시트부재를 제조하는 단계, 및 상기 코일패턴 적층 시트부재에 자성 코어를 삽입하는 단계로 구성된 FBT의 가요성코일권선의 제조방법이다.

Description

플라이백 트랜스포머의 가요성코일권선구조 및 그 제조방법{A PLIABILITY COIL WINDING STRUCTURE OF FBT AND MANUFACTURE METHOD THEREFORE}

본 발명은 플라이백트랜스포머의 가요성코일권선구조 및 그제조방법에 관한 것으로서, 특히 동선을 권취하지 않고 2차원의 평면상으로 구성한 플라이백트랜스포머의 가요성코일권선구조및 그 제조방법에 관한 것이다.

일반적으로 플라이백 트랜스포머(FBT)는 텔레비젼 수상기에서 수평동기신호를 이용하여 고압을 생성하는데 사용되며, 오실로스코프 및 컴퓨터 모니터 등에도 널리 사용되고 있다. 이러한 FBT는 1차측 권선과 2차측 권선으로 이루어지고, 통상 자성체로 된 코어가 이들을 자기적으로 연결하도록 되어 있는데, 1차측 권선과 2차측 권선의 비에 의해 승압의 정도가 정해진다. 고압을 발생하는 종래의 FBT의 2차측 권선은 권선수가 커야 하기 때문에 부피가 커지고, 효율이 낮으며 고압의 안정성(high voltage regulation)이 떨어지는 문제점이 있다.

이러한 문제점을 해결하기 위하여 Kern K. N. Chang이 미국 특허청에 특허번호 제 5,392,020 호(1995년 2월 21일자)로 도 1A에서 도 1D에 도시된 바와 같은 가요성 트랜스포머를 등록하였다. 이하 첨부도면(FIG. 1A - FIG. 1D)을 참조하여 상기 종래 기술을 간단히 설명한다.

도 1a는 상기 가요성 트랜스포머의 구조를 개략적으로 도시한 사시도이다. 도면에서와 같이, 얇은 절연지(insulator sheet)상에 도체선(conductive lines)을 증착한 박막(10, 20)을 겹쳐서 그 사이에 자성체(magnetizable sheet : 30)를 두고 절연지상의 도체선(12, 14 ; 22, 24)을 지그재그로 연결하여 2차 권선을 구성하고 있다.

도 1b와 도1c는 도 1a의 2차 권선을 구성하는 박막(10, 20)을 도시한 것이다. 도 1b에 도시된 바와 같이, 절연지상에 평행한 도체선(12, 14) 들이 배열된 제 1 박막(10)과, 도 1c에 도시된 바와 같이 절연지상에 평행한 도체선들이 배열된 제 2 박막(20)을 자성체(30)를 사이에 두고 적층하여 각 박막의 도체선(12, 14 ; 22, 24)들을 서로 연결하므로써, 도 1a에 도시된 가요성 트랜스포머를 구성하게 된다. 이 때 평행한 도체선들은 수직에 대해 소정의 각도로 균일하게 경사지게 배열되어 있고, 인접 도체선간에 일정간격을 유지하고 있다.

이러한 도체선은 절연지상에 사진 식각기법을 이용한 통상적인 증착기술 (evaporation technique), RF 스퍼터링(sputtering), 혹은 침착(deposition)을 이용하여 형성할 수 있으며, 재료로는 플래티늄, 금, 은, 동, 알루미늄 및 그 합금 등이 이용될 수 있다.

도 1d는 도 1a의 가요성 트랜스포머를 길이방향에 수직하게 절단한 단면으로서, 제 1 박막(10)과 제 2 박막(20)의 도체선(12, 14 ; 22, 24)이 서로 전기접속된 구조를 도시한 것이다. 이와 같이 박막을 적층하여 권선을 형성하기 위해서는 제 1 박막(10)의 도체선(12, 14)과 제 2 박막(20)의 도체선(22, 24)을 연결해야 하는데 이를 위하여 도체선의 양 끝부분에 구멍(12a, 12b ; 22a, 22b)을 형성하고, 제 1D 도에 도시된 바와 같이, 상기 구멍에 연결막대(40)를 끼워서 전기적으로 연결한다고 되어 있다.

그러나 상기와 같이 도체선의 끝부분에 구멍을 형성시킨 다음 연결막대를 사용하여 도체선을 전기적으로 연결하는 것은 공정이 복잡하고 현실적으로 대량생산을 위한 방법으로서는 적절하지 못하다. 왜냐 하면 일반적으로 FBT에서 2차 코일의 권선수는 4,000 회 내외이고, 한 개 도체선의 폭은 40 - 125 ㎛ 이다. 따라서 이와 같이 8000 여개소나 되는 많은 수의 미세한 도체라인을 연결막대를 이용하여 기계적인 방법으로 연결하는 것은 실제적인 생산이나 대량생산에는 거의 적용하기 불가능한 방법이다.

따라서, 본 발명의 목적은 플라이백 트랜스포머(FBT) 등에 사용할 수 있는 가요성 코일 권선 구조에 관한 것으로서, 특히 절연시트상에 형성된 다수의 도체라인 패턴을 이용하여 그 코일의 권선수를 상당히 높일 수 있고 대량 생산이 용이한 가요성코일구조 및 플라이백트랜스포머의 가요성코일권선의 제조방법을 제공하기 위한 것이다.

상기와 같은 목적을 달성하기 위한 본 발명의 FBT의 가요성 코일 권선의 제조 공정은, (a) 얇은 절연시트와 그 위에 적층된 얇은 전기 전도성 피복층으로 구성된 가요성 적층시트 부재를 제조하는 단계, (b) 상기 가요성 적층시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 일정 각도 기울어진 다수의 평행한 제 1 도체라인으로 구성된 제 1 도체라인패턴을 포함하는 제 1 도체라인 패턴 시트부재를 제조하는 단계, (c) 상기 가요성 적층 시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 상기 제 1 도체라인과 같은 각도만큼 기울어진 다수의 평행한 제 2 도체라인으로 구성된 제 2 도체라인패턴을 구성하는 제 2 도체라인 패턴 시트부재를 제조하는 단계, (d) 상기 제 1 및 제 2 도체라인 패턴 시트부재를 겹쳐서, 상기 두 도체라인패턴이 코일회로패턴을 형성하도록 상기 각 도체라인패턴을 구성하는 각 도체라인의 상부와 하부를 서로 전기 접속시켜서 코일 패턴 적층 시트부재를 제조하는 단계, 및 (e) 상기 코일패턴 적층 시트부재에 자성 코어를 삽입하는 단계로 구성되어 있다.

상기 절연시트의 두께는 약 35 ㎛이하가 바람직하고, 상기 전기 전도성 피복층의 두께는 수 ㎛에서 약 100 ㎛의 범위가 바람직하며, 더욱 바람직하기는 약 25 내지 약 75 ㎛의 범위이다.

상기 가요성 적층시트부재는 폴리이미드, 폴리에스테르 등과 같은 절연시트상에 접착제를 도포한 후 동박(copper film) 또는 알루미늄박을 붙여서 제조하는 것이 바람직하고, 더욱 바람직하기는, 상기 절연시트상에 RF 스퍼터링법 등으로 크롬, 니켈 등과 같은 전기 전도성 물질로 된 시드층(seed layer)을 형성한 후, 이를 시드(seed)로 하여 구리, 알루미늄 등과 같은 전도성 물질을 전기도금, 무전해도금, 진공증착 또는 RF 스퍼터링법으로 전도성 피복층을 형성시키는 방법이다.

상기 제 1 도체라인 패턴 시트부재와 제 2 도체라인 패턴부재에는 각 도체라인에서 가장 오른쪽 또는 가장 왼쪽 도체라인중 어느 한쪽에 그 도체라인과 일체식으로 단자(terminal)가 형성되도록 하여 차후 전류의 입출력 단자로 바람직하게 이용할 수 있다.

상기 코일패턴 적층 시트부재의 제조시, 상기 제 1 도체라인과 제 2 도체라인의 상하부를 정확히 일치시키기 위한 표시부(align mark)로서, 상기 도체라인 패턴 시트 부재의 길이방향 어느 한쪽 또는 양쪽에 한쌍의 호올(a pair of holes)을 구비하거나 또는 상기 도체라인 패턴시트 부재의 폭방향의 하단과 상단에 길이방향으로 다수의 호올(hole)을 구비하도록 하거나, 패턴시트의 적절한 위치에 문자 또는 기호를 표시하는 것이 제조공정상 여러 가지로 바람직하다.

상기 코일패턴 적층 시트부재 제조단계(d)에서 각 도체라인의 하부와 상부를 제외한 중앙부를 절연하기 위하여 도체라인 패턴 시트부재의 길이방향으로 절연스트립을 부착하고, 상기 제 1 및 제 2 도체라인 패턴 시트부재를 겹쳐서, 상기 두 도체라인패턴이 코일회로패턴를 형성하도록 상기 각 도체라인패턴을 구성하는 각 도체라인의 상부와 하부를 서로 전기 접속시켜서 코일 패턴 적층 시트부재를 제조할 수 있다.

상기 도체패턴간의 전기접속은 상기 각 도체라인의 상부와 하부에 솔더 플래이팅(solder plating)을 실시하거나, 솔더 크림(solder cream(or paste))을 도포하거나, 또는 용융 솔더에 침지(dipping)하여 솔더를 도포한 다음, 열압착(hot pressing)하여 도체라인의 상부와 하부를 납땝(soldering)하여 할 수 있다. 이 때 열압착 온도는 약 200 내지 약 280 ℃범위로 하는 것이 바람직하다.

상기와 다른 전기접속 방법으로서, 상기 각 도체라인의 상부와 하부에 시트길이 방향으로 이방성 도전테이프(Z-axis film)를 접착시키고, 상기 도체라인패턴의 상부 및 하부를 열압착하여 전기 접속되게 하여도 좋다. 이 때 가열 압착 방법으로서는, 85 - 100 ℃의 온도에서 3 내지 5 초간 가압착을 실시한 후, 170 - 190 ℃의 온도에서 약 20 초간 본압착을 실시하는 것이 가장 바람직하다.

상기 두가지 방법과는 또 다른 전기 접속 방법으로서, 상기 도체라인 패턴의 상부 및 하부에 해당하는 부분을 길이방향으로 열압착하여 각 도체라인사이의 절연시트 부분을 용착시킴으로써 도체라인의 상부 및 하부가 전기 접촉되게 할 수도 있다. 이 때 열압착온도는 약 300 내지 약 450 ℃의 범위가 바람직하다.

상기 본 발명 공정에 따라 제조된 FBT의 가요성 코일 권선 구조는 (a) 중심부의 길쭉한 스트립 형상의 가요성 자성 코아와, (b) 상기 자성코아의 양쪽에서 자성코아를 전기 절연시켜 주기 위한 얇은 가요성 절연 스트립과, (c) 상기 가요성 절연부재 둘레에 코일회로패턴을 형성하도록 배열되어 있고, 일정 각도 기울어진 다수의 평행한 도체라인으로 각각 구성된 제 1 도체라인패턴 및 제 2 도체라인패턴과, (d) 상기 제 1 및 제 2 도체라인 패턴이 코일 패턴의 회로를 형성할 수 있도록, 상기 제 1 및 제 2 도체라인 패턴을 구성하고 있는 각 도체라인의 상부와 하부를 서로 전기접속시켜주는 전기접속부와, (e) 최외각에 상기 제 1 및 제 2 도체라인을 절연하고 있는 가요성 절연시트로 구성되어 있으며, 각 구성 요소는 상기한 본 발명의 각 공정 단계에 따른 고유한(inherent) 특성을 지니고 있다. 예를 들면, 상기 전기접속부는 상기 각 전기접속법에 따른 특징을 가지고 있다.

도 1a는 종래 기술에 따른 가요성 트랜스포머의 구조를 개략적으로 도시한 사시도이고,

도 1b는 도 1의 제 1 박막에 대한 평면도이고,

도 1c는 도 1의 제 2 박막에 대한 평면도이고,

도 1d는 도 1의 가요성 트랜스포머에서 각 도체선의 연결구조를 보여주 는 길이방향에수직한 단면도이고,

도 2는 본 발명 공정의 첫 번째 공정단계에 따라 제조된 가요성 적층 시트 부재의 적층구조를 보여주는 측단면도이고,

도 3은 본 발명 공정의 두 번째 및 세 번째 공정단계에 따라 제조된 도 1 및 도 2 도체라인 패턴 시트부재의 전체적인 구조를 도시한 평면도이고,

도 4a는 도 3의 우측 일부를 확대도시한 제 1 도체라인 패턴 시트부재에 대한 평면도이고,

도 4b는 도 3의 우측 일부를 확대도시한 제 2 도체라인 패턴 시트부재에 대한 평면도이고,

도 5는 본 발명 공정의 네 번째 공정단계에 따라 제조된 코일패턴 적층 시트부재의 코일회로패턴의 구조를 도시한 평면투시도이고,

도 6은 본 발명 공정의 네 번째 공정단계에서 도체패턴의 전기접속 방법에 대한 제 1 실시예를 도시한 것으로서, 도 5의 A-A선분을 따라 절단한 단면도이고,

도 7은 본 발명 공정의 네 번째 공정단계에서 도체패턴의 전기접속 방법에 대한 제 2 실시예를 도시한 것으로서, 도 5의 A-A선분을 따라 절단한 단면도이고,

도 8은 본 발명 공정의 네 번째 공정단계에서 도체패턴의 전기접속 방법에 대한 제 3 실시예를 도시한 것으로서, 도 5의 A-A선분을 따라 절단한 단면도이고,

도 9의 본 발명에 따른 가요성 코일 권선 구조를 길이방향에 수직하게 절단한 단면도이다.

도면의 주요 부분에 대한 부호의 설명

100 : 가요성 저층시트부재 110 : 얇은 절연시트

120 : 전기전도성 피복층 200 : 패턴시트부재

212 : 도체라인 310 : 코일회로패턴

이하 첨부된 도면을 참조하여 본 발명에 따른 FBT의 가요성 코일 권선의 제조공정에 관한 바람직한 일구현예를 본 발명의 공정단계별로 상세히 설명하면 다음과 같다.

본 발명 공정에 따른 첫 번째 공정단계는 얇은 절연시트와 그 위에 피복된 얇은 전기 전도성 피복층으로 구성된 가요성 적층시트부재를 제조하는 단계이다.

도 2 는 본 구현예에 따른 첫 번째 공정 단계에 의하여 제조된 가요성 적층 시트부재(100)의 적층 구조를 보여주는 측단면도로서, 도면에서와 같이 상기 가요성 적층 시트부재(100)는 두 개의 층(layer)으로 구성되어 있다. 여기에서 도면 부호 110은 얇은 절연시트를 나타내며, 도면 부호 120은 상기 절연시트(110)상에 도포 또는 적층된 얇은 전기전도성 피복층을 나타낸다.

상기 절연시트(110)는 전기 절연성 물질로 만들어진 얇은 시트이고, 열수축성이 낮고, 전기 절연성이 우수한 특성 등이 요구되며, 이에 바람직한 재질로서는 폴리이미드(polyimide), 폴리에스테르 등이 있다. 상기 절연시트(110)의 두께는 적층시트부재(100)의 가요성을 유지하기에 충분히 얇은 것이 좋으며, 약 35 ㎛ 이하로 하는 것이 바람직하다.

상기 전기전도성 피복층(120)으로서는, 전기 전도성이 우수하고 상기 절연시트(110)에 점착성이 좋은 재료가 바람직하며, 구리, 알루미늄 등의 금속을 이용함이 바람직하다. 구리, 알루미늄과 같은 금속성 물질과 상기 절연시트(110)를 구성하는 폴리이미드, 폴리에스테르와 같은 물질은 서로간의 점착성이 그다지 좋지 않다. 따라서 구리층과 같은 상기 전도성 피복층(120)을 절연 시트(110)에 적층하는 방법으로서는, 우선 절연 시트(110)에 RF 스퍼터링 등과 같은 방법으로 시드층(seed layer)을 약 50 ㎛정도의 두께로 형성시킨 다음, 이 시드층위에 균일한 두께의 전기전도성 피복층(120)을 형성시키는 방법을 이용할 수 있다.

상기 시드층(seed layer)의 재질로서는 니켈, 크롬 등과 같은 물질을 바람직하게 이용할 수 있다. 또한 상기 전도성 피복층은 구리, 알루미늄 등의 금속을 전기도금, 무전해 도금, 진공층착 또는 RF 스퍼터링하여 형성할 수 있다.

구리, 알루미늄층과 같은 상기 전도성 피복층(120)을 절연 시트(110)에 형성시키는 다른 한가지 방법으로서, 상기 절연시트(110)에 두께 약 35 ㎛ 정도의 접착제를 도포한 다음, 그 위에 두께 25 - 75 ㎛의 동박(copper film) 또는 알루미늄박을 붙여서 제조할 수도 있다.

상기 전도성 피복층(120)의 전기 전도성과 적층시트부재 전체(100)의 가요성을 유지하기 위해서는 상기 전기전도성 피복층의 두께를 수 ㎛ 내지 약 100 ㎛의 범위가 바람직하며, 약 25 내지 약 75 ㎛의 범위로 하는 것이 더욱 바람직하다.

다음에 본 발명 공정의 두 번째 및 세 번째 공정단계에 관하여 상세히 설명한다.

본 발명 공정의 두 번째와 세 번째 공정단계는 상기 가요성 적층시트부재(100)의 전기전도성 피복층(120)을 일부 제거하여 상기 적층시트부재의 절연시트에 일정각도 기울어진 다수의 평행한 도체라인으로 구성된 도체라인패턴을 포함하는 도체라인 패턴 시트부재를 제조하는 단계이다.

도 3, 도 4A 및 도 4B는 상기 본 발명 공정의 두 번째 및 세 번째 단계에 따라 제조된 도체라인 패턴 시트부재(200)를 나타낸 것이다. 도 3 는 본 발명 공정의 두 번째 및 세 번째 단계에 따라 제조된 가요성 도체라인 패턴 시트부재(200)의 전체적인 윤곽을 보여주는 평면도이고, 도 4a 와 도 4b는 도 3의 우측 부분을 확대 도시한 평면도이다. 설명의 편의상, 도 4a를 제 1 도체라인 패턴 시트부재, 도 4b 를 제 2 도체라인 시트부재라 한다.

도 4a에서 알 수 있는 바와 같이, 상기 제 1 도체라인 패턴 시트부재(200)는 다수의 평행한 제 1 도체라인(212, 214, 216, ..... )으로 구성된 제 1 도체라인패턴(210)이 절연시트(110)의 길이방향을 따라 형성되어 있고, 가장 우측 도체라인(212)의 상단에는 차후 전류의 입출력을 용이하게 하기 위한 제 1 도체라인단자(terminal)(210c)가 포함되어 있다. 도 4b의 제 2 도체라인 패턴시트부재 (200)도 마찬가지로 다수의 평행한 제 2 도체라인(222, 224, 226, .... )으로 구성된 제 2 도체라인패턴(220)을 포함하고 있다. 도면에 도시되지는 않았으나, 제 2 도체라인단자(220c)가 제 2 도체라인 패턴(220)의 가장 왼쪽 도체라인에 포함되어 있다.

상기와 같은 구조의 도체라인 패턴 시트부재(200)를 제조하기 위해서는 사진 평판 인쇄법(photolithographic procedure), 스크린 인쇄기법 등과 같이 인쇄회로 기판의 회로 형성에 이용하는 방법을 적용할 수 있다. 예를 들면, 상기 도 2의 가요성 적층 시트부재(100)에 도 3의 도체라인 패턴 및 기타 공정상 필요한 부분에 관한 패턴을 인쇄한 다음, 통상 구리만을 선택적으로 에칭할 수 있는 산화 제 2 철 수용액 등과 같은 용액으로 패턴이외의 구리층을 제거하여 제조한다.

다음에 이어지는 본 발명의 네 번째 공정단계인 도 5의 설명에서와 같이, 상기 한 쌍의 도체라인 패턴 시트부재(200)를 서로 겹쳐서 각 도체라인패턴(210, 220)이 코일회로패턴(310)을 형성할 수 있도록, 각 도체라인패턴(210, 220)을 구성하고 있는 다수의 도체라인(212, 214, 216 ; 222, 224, 226)의 경사각도, 폭 및 각 도체라인간의 간격을 조정할 수 있다. 이는 당 기술분야의 수련된 전문가이면, 상기 도체라인 패턴 시트부재(200)의 전체적인 크기가 결정되면, 그에 따라 각 도체라인의 경사각도, 폭, 간격을 조정할 수 있을 것이다.

본 구현예의 경우, 각 도체라인패턴(210, 220)의 경사각도는 89.70 - 89.99°가 바람직하고, 가장 바람직하기는 89.91°이며, 각 도체라인(212, 214, 216, ... ; 222, 224, 226, .... )의 폭은 약 40 내지 약 100 ㎛의 범위가 바람직하고, 또한 각 도체라인간의 간격은 약 40 내지 약 100 ㎛의 범위가 바람직한 것으로 나타났다.

또한, 전체적인 공정에서 시트부재를 다루기에 용이하도록 하기 위해 도체라인패턴(210, 220)의 폭은 절연 시트(110)의 폭보다 작도록 하여 도체라인 패턴 시트부재(200)의 폭방향 상단과 하단, 및 좌우측에 약간의 여유를 두고 있고, 두 도체라인 패턴 시트부재(200)를 겹쳐 정렬하는 단계에서 도체라인패턴간의 상호 위치 정열을 용이하도록 하기 위해 상기 좌우측의 여유 공간에 표시부(aling mark)(240)를 구성하고 있다. 이 표시부로서는 도체라인 패턴 시트부재(200)의 길이방향 어느 한쪽 또는 양쪽에 한쌍의 마킹 호올(marking hole)(240)을 구비할 수 있고, 또는 시트부재(200)의 폭방향 상단 및 하단에 다수의 호올(hole)을 구성하여 공정상의 편의를 도모할 수 있다. 이 표시부로서는 상기 호올(hole)이외에 (+) 표식 등과 같이 기타 여러 가지 문자나 기호를 사용할 수도 있다.

상기 도 4a와 도 4b에서는, 한 쌍의 동일한 도체라인 패턴 시트부재만이 도시되어 있으나, 당 기술분야의 숙련된 기술자이면, 장방형의 상당히 넓은 가요성 적층 시트부재(100)를 제조하여 한 번에 여러쌍의 도체라인 패턴 시트부재(200)를 인쇄 및 에칭하여 대량 생산을 용이하게 할 수 있다.

다음에 본 발명 공정의 네 번째 공정 단계에 관하여 설명한다.

본 발명의 네 번째 단계에서는 상기 제 1 도체라인 패턴 시트부재와 제 2 도체라인 패턴 시트부재에서 각 도체라인패턴의 상부와 하부를 전기 접속시켜 코일회로패턴을 포함하는 코일패턴 적층 시트부재를 제조한다.

본 구현예에서는 상기 제 1 도체라인 패턴 시트부재(200)와 제 2 도체라인 패턴 시트부재(200)에서 각 도체라인패턴의 상부(210a, 220a)와 하부(210b, 220b)를 제외한 나머지 부분을 절연시킨 다음, 상기 제 1 및 제 2 도체라인 패턴 시트부재를 겹쳐서, 상기 두 도체라인패턴(210, 220)이 코일회로패턴(310)을 형성하도록 상기 각 도체라인패턴의 상부(210a, 220a)와 하부(210b, 220b)를 서로 전기 접속시켜 코일 패턴 적층 시트부재(300)를 제조한다.

도 5는 본 발명 공정의 네 번째 단계에 따라 제도된 코일패턴 적층 시트부재를 도시한 평면투시도이다. 상기 도 4A 및 도 4B와 도 5를 참조하여 본 발명의 네 번째 공정단계를 더욱 상세히 설명하면 다음과 같다.

도 4a, 도 4b 및 도 5에서 도면 부호 230은 본 발명의 네번째 단계에 따라 각 도체라인패턴(210, 220)의 상부(210a, 220a)와 하부(210b, 220b)를 제외한 나머지 부분을 절연시킨 절연 스트립을 나타낸다. 상기 절연 스트립(230)은 각 도체라인패턴(210, 220)의 길이방향으로 상부와 하부를 제외하고 다수의 도체라인(212, 214, 216 ; 222, 224, 226)을 가로질러 도체라인 패턴 시트부재(200)의 길이방향으로 접착되어 있다. 절연 스트립(230)으로서는 폴리이미드 또는 폴리에스테르와 같은 재질의 전기 절연성 테이프를 이용함이 바람직하다.

도 5에서 도면부호 300은 한쌍의 도체라인 패턴 시트부재(200)을 서로 겹쳐서 절연 스트립(230)에 의하여 노출된 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a) 및 하부(212b, 214b, 216b ; 222b, 224b, 226b)가 서로 전기 접속되어 형성된 코일패턴 적층 시트부재 전체를 의미한다. 각 도체라인의 상부와 하부를 전기 접속하기 전에, 상기 제 1 도체라인패턴(210) 및 제 2 도체 라인패턴(220)의 상부 및 하부가 전기 접속에 의하여 코일 패턴(310)을 형성할 수 있도록 정확하게 배열되어야 한다. 배열 방법으로서는, 제 5 도에 도시된 바와 같이, 제 1 도체라인패턴의 n번째 도체라인의 하부가 제 2 도체라인패턴의 n 번째 도체라인의 상부에 연결되고, 제 1 도체라인패턴의 n+1 번째 도체라인 상부가 제 2 도체라인패턴의 n 번째 도체라인의 하부에 연결되게 배열시키면 상하 도체라인이 코일 회로를 형성하게 되고, 상기 제 1 도체라인단자(210c)와 제 2 도체라인단자(220c)는 코일패턴 적층 시트부재(300)의 좌우측에 각각 배치되게 된다. 이로써, 상기 코일패턴(310)에 전류가 인가되면, 전류는 코일패턴 적층 시트부재(300)의 제 1 도체라인 단자(220c)에서 출발하여 제 1 도체라인패턴(210)과 제 2 도체라인패턴(220)의 각 도체라인, 즉 코일회로패턴(310)을 흘러서 반대쪽 제 2 도체라인 단자(220c)(도시되지 않았음)까지 흐르게 된다.

이러한 구조의 배열은 도 4a와 도 4b에 도시된 한쌍의 동일한 도체라인 패턴 시트부재(200)를 절연 스트립을 마주보도록하여 서로 겹쳐서 부재에 포함되어 있던 표시부(align mark)(240)를 일치시키면, 상기와 같은 코일회로패턴(310)이 구성되도록, 각 도체라인(212, 214, 216 ; 222, 224, 226)의 경사각도, 폭 및 도체라인간의 거리를 조정할 수 있다.

당 기술분야의 숙련된 기술자이면, 상기와 같은 구조의 코일패턴 적층시트부재(300)를 코일회로패턴(310)의 단자(210c, 220c)를 전기접속시키면서 다수개 연결하면 필요에 따라, 즉 요구되는 코일의 권선수에 따라 코일 패턴 적층시트부재(300)의 길이를 원하는 대로 늘일 수 있다.

도 6는 본 발명 공정의 네 번째 단계에서 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a)와 하부(212b, 214b, 216b ; 222b, 224b, 226b)를 전기 접속시키는 방법에 대한 제 1 실시예를 도시한 것으로, 도 5 의 선분 A-A를 따라 절단한 단면도이다. 본 실시예에서는 절연 스트립(230)에 의하여 노출된 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a) 및 하부(212b, 214b, 216b ; 222b, 224b, 226b)에 솔더(solder)를 도포하고, 이어서 도체 라인 패턴(210, 220)을 상기 기술한 바와 같이 코일회로패턴(310)을 형성하도록 일치시킨 다음, 노출된 상하부만을 적절한 방법으로 열압착하면, 상기 도체라인의 상하부가 납땜(soldering), 즉 서로 전기 접속되어 상기한 코일회로패턴(310)이 형성된다.

상기 솔더를 도포하는 방법으로서는, 일반적인 스크린 인쇄법을 이용하여 솔더크림(또는 페이스트)을 도포하거나, 용융 솔더에 침지(dipping)하거나, 또는 솔더 플래이팅(solder plating)하여 소기의 위치에만 솔더가 도포되게 할 수 있다. 상기 열압착시, 열압착 온도로서는 약 200 내지 약 280 ℃ 가 바람직한 것으로 나타났다. 상기 범위보다 낮으면 납땜이 불완전하여, 접착강도가 약하므로 사용중 잘 떨어지게 되고, 상기 온도보다 높은 온도로 가열하면 솔더가 휘발되어 바람직하지 못한 것으로 나타났다.

본 공정 단계, 즉 전기접속 방법에 대해서는 몇가지 다른 실시예가 있으나, 본 발명 공정의 마지막 다섯 번째 단계를 설명한 다음에 상기 기타 실시예에 관하여 설명하기로 한다.

본 발명 공정의 마지막 다섯 번째 단계에서는 상기 코일패턴 적층 시트부재에 길이방향으로 자성 코어를 삽입하여 본 발명의 FBT의 가요성 코일권선을 완성한다. 도 9에 상기 완성된 가요성 코일 권선을 길이방향에 수직으로 절단한 단면을 도시하였다.

상기와 같이 여러 공정 단계를 거쳐 제조된 상기 코일패턴 적층시트 부재(300)에는 상기 두 절연 스트립(230)사이 길이방향으로 가요성 슬릿(flexible slit)이 형성되게 된다. 따라서 이 가요성 슬릿으로 자성코아(410)를 삽입하면, 도 9 에 도시된 바와 같은 코일 권선 구조가 완성되게 된다.

자성코아(410)는 길쭉한 스트립형이 바람직하며, 멜트 스피닝(melt spinning) 등의 방법으로 제조한 비정질 자성 코아 리본을 바람직하게 이용할 수 있다. 자성 코아의 재질은 Fe계 또는 Co계 등의 비정질 자성합금등이 바람직하며, 그 두께는 10 - 25 ㎛의 범위가 바람직하다. 본 실시예에서는 두께 약 17 ㎛의 미국 Allied Signal사 제품(상표명 : Matglas)을 이용하고 있다.

도 9는 전술한 본 발명 공정에 따라 제조된 코일 권선 구조를 길이방향에 수직한 방향으로 절단한 단면도이다. 도면에서 알 수 있듯이, 본 발명의 가요성 코일 권선 구조는 중앙에 얇은 자성 코아(410)가 있고, 양쪽에 상기 자성코아(410)를 도체라인(212, 214, 216 ; 222, 224, 226)으로 부터 절연시키기 위한 절연 스트립(230)이 포함되어 있으며, 그 외측 양쪽에 제 1 도체라인패턴(210) 및 제 2 도체라인패턴(220)이 있으며, 각 도체라인패턴(210, 220)을 구성하는 다수의 도체라인의 상하부가 본 발명의 여러 가지 실시예에 의한 방법에 따라 전기접속(420)되어 코일회로패턴(310)을 형성하면서 둘러싸여 있다. 최외측에는 사실상 코일 권선구조 전체를 절연시켜 주는 절연 시트 부재(110)가 둘러 싸고 있는 구조를 이루고 있다.

이하, 상기 제 1 도체패턴(210)과 제 2 도체 패턴(220)의 상하부를 전기접속시키는 방법에 있어서, 상기한 도 6의 실시예이외에 몇가지 다른 실시예에 관하여 설명한다.

도 7는 본 발명 공정의 네 번째 단계인 코일패턴 적층 시트부재(300)를 제조하는 단계에서, 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a)와 하부(212b, 214b, 216b ; 222b, 224b, 226b)를 전기 접속시키는 방법에 대한 제 2 실시예를 도시한 것으로, 도 5의 선분 A-A를 따라 절단한 단면도이다.

본 실시예에서는 절연 스트립(230)에 의하여 노출된 도체라인패턴(210, 220)의 상부(210a, 220a) 및 하부(210b, 220b)에 길이방향으로 이방성 도전 필름(Z-axis film)를 접착시킨 후(도체라인의 노출된 부분과 노출된 도체라인 사이의 절연시트 부분 모두에 부착), 상기 한쌍의 도체라인 패턴 시트부재(200)를 겹쳐 각 도체라인(212, 214, 216 ; 222, 224, 226)들이 코일회로패턴을 구성하도록 배열한 다음, 상기 이방성 도전 필름이 부착된 부분을 열압착하여 전기 접속시킨다.

상기 이방성 도전 필름이란? 두께 약 25㎛의 접착성 물질에 직경 약 6 - 15 ㎛의 구리, 니켈 혹은 금(Au) 입자가 입자간의 접촉이 없이 혼재하고 있어 필름이 압착되면 상기 금속 입자들이 서로 접촉하여 전기 전도성을 띠게 되게 되는 특성을 가지고 있다. 따라서 상기 이방성 도전필름을 열압착시키면, 도 7 에 도시된 바와 같이, 각 도체라인의 상하부에 의해 압착된 부분만이 상기 금속입자가 전기 접촉하게 되어 도체라인의 상하부를 서로 전기접속시키게 되므로써 도체라인간의 전기 접속이 이루어 지게 된다.

상기 열압착(heat-pressing) 방법으로서는, 이방성 도전 필름의 종류에 따라 다르지만, 본 실시예에서는 85 - 100 ℃의 온도에서 3 내지 5 초간 가압착(preliminary heat-pressing)을 실시한 후, 170 - 190 ℃의 온도에서 20 초간 본압착을 실시하는 것이 전기 접속과 소기의 점착강도(adhasive strentgh)를 유지하기에 바람직한 것으로 나타났다.

도 8는 본 발명 공정의 네 번째 단계인 코일패턴 적층 시트부재(300)를 제조하는 단계에서, 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a)와 하부(212b, 214b, 216b ; 222b, 224b, 226b)를 전기 접속시키는 방법에 대한 제 3 실시예를 도시한 것으로, 도 5의 선분 A-A를 따라 절단한 단면도이다.

이상 설명에서와같이 본발명은 상기 제 1 도체라인패턴(210)과 제2 도체라인패턴(220)의 상하부를 코일회로패턴(310)을 형성하도록 일치시킨 다음, 도면에 도시된 바와 같이 서로 겹쳐진 각 도체라인 사이의 절연시트(110) 부분이 용착될 정도로 가열하여 이 절연시트의 용착부(340)에 의하여 각 도체라인의 상부(212a, 214a, 216a ; 222a, 224a, 226a)와 하부(212b, 214b, 216b ; 222b, 224b, 226b)의 전기 접촉이 유지되게 한 것이다. 용착 수단으로서는 상기 제 6 도 또는 제 7 도에 도시된 실시예들과 마찬가지로 열압착(hot pressing) 방법을 이용할 수 있다. 가열온도와 가열 시간은 절연 시트를 구성하고 있는 물질의 용융점 근방의 온도까지 가열하여 절연시트가 녹아 흘러내리 않고 용착이 이루어 지도록하는 것이 바람직하다. 따라서, 본 실시예의 폴리이미드 절연시트의 경우, 약 300 내지 약 450 ℃의 범위에서 약 10 내지 약 30 초간 가열하는 것이 가장 바람직한 것으로 나타났다.

이상 본 발명을 상기 실시예들에 의거하여 구체적으로 설명하였으나, 본 발명은 이에 한정되지 않으며, 당업자의 통상의 지식의 범위내에서 그 변경이나 개량이 가능하다.

Claims (30)

1. (a) 얇은 절연시트와 그 위에 피복된 얇은 전기 전도성 피복층으로 구성된 가요성 적층시트 부재를 제조하는 단계,

   (b) 상기 가요성 적층시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 일정 각도 기울어진 다수의 평행한 제 1 도체라인으로 구성된 제 1 도체라인패턴을 포함하는 제 1 도체라인 패턴 시트부재를 제조하는 단계,

   (c) 상기 가요성 적층 시트부재의 전기전도성 피복층을 일부 제거하여 상기 적층시트부재의 절연시트에 상기 제 1 도체라인과 같은 각도만큼 기울어진 다수의 평행한 제 2 도체라인으로 구성된 제 2 도체라인패턴을 구성하는 제 2 도체라인 패턴 시트부재를 제조하는 단계,

   (d) 상기 제 1 및 제 2 도체라인 패턴 시트부재를 겹쳐서, 상기 두 도체라인패턴이 코일회로패턴을 형성하도록 상기 각 도체라인패턴을 구성하는 각 도체라인의 상부와 하부를 서로 전기 접속시켜서 코일 패턴 적층 시트부재를 제조하는 단계,

   (e) 상기 코일패턴 적층 시트부재에 자성 코어를 삽입하는 단계로 구성되어 있음을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
2. 제 1 항에 있어서, 상기 가요성 적층 시트부재를 제조하는 단계(a)에서, 상기 절연시트의 두께는 1 ~ 35 ㎛ 임을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
3. 제 1 항에 있어서, 상기 가요성 적층시트부재에서 절연시트를 구성하는 물질이 폴리이미드, 폴리에스테르 중 어느 하나임을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
4. 제 1 항에 있어서, 상기 가요성 적층 시트부재를 제조하는 단계(a)에서, 상기 전기 전도성 피복층의 두께는 1 ~ 100 ㎛ 임을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
5. 제 1 항에 있어서, 상기 가요성 적층 시트부재에서 상기 전기 전도성 피복층을 구성하는 물질이 구리, 알루미늄 중 어느 하나임을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법 .
6. 제 1 항에 있어서, 상기 가요성 적층시트부재를 제조하는 단계(a)에서, 상기 절연시트상에 접착제를 도포한 후 동박(copper film)을 붙여서 상기 가요성 적층시트부재를 제조함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
7. 제 1 항에 있어서, 상기 가요성 적층시트부재를 제조하는 단계(a)에서, 상기 절연시트상에 접착제를 도포한 후 알루미늄박(Al film)을 붙여서 상기 가요성 적층시트부재를 제조함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
8. 제 1 항에 있어서, 상기 가요성 적층시트부재를 제조하는 단계(a)에서, 상기 절연시트상에 전기 전도성 물질로 된 시드층(seed layer)을 형성한 후, 이를 시드(seed)로 하여 상기 전도성 피복층을 상기 절연시트상에 형성시킴으로써 상기 가요성 적층시트 부재를 제조함을 특징으로 하는플라이백트랜스포머의 가요성코일권선의 제조방법 .
9. 제 8 항에 있어서, RF 스퍼터링법으로 상기 시드층을 형성함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
10. 제 8 항에 있어서, 상기 시드층을 구성하는 전기전도성 물질이 크롬, 니켈 중 어느 하나임을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
11. 제 1 항에 있어서, 상기 제 1 도체라인 패턴 시트부재와 제 2 도체라인 패턴부재를 제조하는 단계(b) 및 (c)에서, 전류의 입출력을 용이하게 하기 위하여 각 도체라인 중 최외각에 형성된 도체라인 중 어느 하나에 그 도체라인과 일체식으로 단자(terminal)가 형성되도록 함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
12. 제 1 항에 있어서, 상기 제 1 도체라인 패턴 시트부재와 제 2 도체라인 패턴부재를 제조하는 단계(b) 및 (c)에서, 상기 단계(d)의 코일패턴 적층 시트부재의 제조시 제 1 도체라인과 제 2 도체라인의 상하부를 정확히 일치시키기 위한 표시부(align mark)가 상기 도체라인패턴 시트부재에 구비되게 함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
13. 제 12 항에 있어서, 상기 표시부가 도체라인 패턴 시트 부재의 길이방향 어느 한쪽 또는 양쪽에 구비된 한쌍의 호올(a pair of holes)임을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
14. 제 12 항에 있어서, 상기 표시부가 상기 도체라인 패턴시트 부재의 폭방향의 하단과 상단에 길이방향으로 구비된 다수의 호올임을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
15. 제 1 항에 있어서, 상기 코일패턴 적층 시트부재 제조단계(d)에서 각 도체라인의 하부와 상부를 제외한 중앙부를 절연하기 위하여 도체라인 패턴 시트부재의 길이방향으로 절연스트립을 부착하고, 상기 제 1 및 제 2 도체라인 패턴 시트부재를 겹쳐서, 상기 두 도체라인패턴이 코일회로패턴를 형성하도록 상기 각 도체라인패턴을 구성하는 각 도체라인의 상부와 하부를 서로 전기 접속시켜서 코일 패턴 적층 시트부재를 제조하는 것을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
16. 제 15 항에 있어서, 상기 각 도체라인의 상부와 하부에 솔더(solder)을 도포하고, 도포된 부분을 열압착하여 도체라인의 상단과 하단을 납땜시켜서 서로 전기접속하는 것을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
17. 제 16 항에 있어서, 솔더 플래이팅(solder plating)하여 솔더를 도포함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
18. 제 16 항에 있어서, 용융 솔더에 침지(dipping)하여 솔더를 도포함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
19. 제 16 항에 있어서, 솔더크림(solder cream)을 인쇄하여 솔더를 도포함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
20. 제 16 항에 있어서, 상기 열압착 온도가 200 ~ 280 ℃의 범위인 것을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법 .
21. 제 15 항에 있어서, 상기 각 도체라인의 상부와 하부에 시트길이 방향으로 이방성 도전필름(Z-axis film)를 접착시키고, 상기 도체라인패턴의 상부 및 하부를 열압착하여 전기 접속하게 함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
22. 제 21 항에 있어서, 상기 열압착 방법으로서, 85 - 100℃의 온도에서 3 ~ 5 초간 가압착을 실시한 후, 170 ~ 190 ℃의 온도에서 20 초간 본압착을 실시함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
23. 제 15 항에 있어서, 상기 도체라인 패턴의 상부 및 하부에 해당하는 부분을 길이방향으로 열압착하여 각 도체라인사이의 절연시트 부분을 용착시킴으로써 도체라인의 상부 및 하부가 전기 접속되게 함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
24. 제 23 항에 있어서, 도체라인사이의 절연시트 부분을 용착시키기 위하여 300 ~ 350 ℃의 범위의 온도에서 10 ~ 30 초간 가열함을 특징으로 하는 플라이백트랜스포머의 가요성코일권선의 제조방법.
25. 중심부의 길쭉한 스트립 형상의 가요성 자성 코아와, 상기 자성코아의 양쪽에서 자성코아를 전기 절연시켜 주기 위한 가요성 절연 스트립과, 상기 가요성 절연부재 둘레에 코일회로패턴을 형성하도록 배열되어 있고, 일정 각도 기울어진 다수의 평행한 도체라인으로 각각 구성된 제 1 도체라인패턴 및 제 2 도체라인패턴과, 상기 제 1 및 제 2 도체라인 패턴이 코일 패턴의 회로를 형성할 수 있도록, 상기 제 1 및 제 2 도체라인 패턴을 구성하고 있는 각 도체라인의 상부와 하부를 서로 전기접속시켜주기 위한 전기접속부와, 양쪽 최외각에 상기 제 1 및 제 2 도체라인을 절연하고 있는 가요성 절연시트로 구성되어 있음을 특징으로 하는 플라이백트랜스포머의 가요성 코일 권선 구조.
26. 제 25 항에 있어서, 상기 제 1 도체라인패턴과 상기 제2 도체라인패턴을 구성하는 각 도체라인의 두께가 1 ~ 100 ㎛의 범위임을 특징으로 하는 플라이백트랜스포머의 가요성 코일 권선 구조.
27. 제 25 항에 있어서, 상기 코일패턴 적층 시트부재의 길이방향 양쪽에 전류를 입출력할 수 있는 단자가 코일패턴과 일체식으로 형성되어 있음을 특징으로 하는 플라이백트랜스포머의 가요성 코일 권선 구조.
28. 제 25 항에 있어서, 상기 전기접속부가 각 도체라인의 상하부를 납땜하여 형성된 것임을 특징으로 하는 플라이백트랜스포머의 가요성 코일 권선 구조.
29. 제 25 항에 있어서, 상기 전기접속부가 각 도체라인의 상하부에 이방성 도전 필름을 열압착하여 형성된 것임을 특징으로 하는 플라이백트랜스포머의 가요성 코일 권선 구조.
30. 제 25 항에 있어서, 상기 전기접속부가 각 도체라인 사이의 절연시트 부분을 용착시켜 형성된 것임을 특징으로 하는 플라이백트랜스포머의 가요성 코일 권선 구조.