JP2013532375A - 平面インダクタデバイス - Google Patents

Abstract

【解決手段】平面インダクタデバイス（１０００）は、フェライト本体（１０１６）及び導電路（１００２）を具備する。フェライト本体は、その開口（１０１４）の周囲に延びる。導電路は、互いに接続された入力部（１００４）、電流分岐部（１０１６）、コイル部（１００８）、電流結合部（１０１０）及び出力部（１０１２）を有する。入力部は、フェライト本体の開口に向かって延びる。電流分岐部は、導電路に結合されると共に互いに並列に配置された複数の導電コイル（１０１８）を有する。コイル部は、フェライト本体の周囲に螺旋状に巻回された導電コイルを有する。電流結合部は、互いに結合された導電コイルを有する。出力部は、フェライト本体から延びる結合された導電コイルを有する。

Description

本発明は、変成器、インダクタ、フィルタ、カプラ、バラン、ダイプレクサ、マルチプレクサ、モジュール又はチョーク等の電子デバイスに関する。

電子誘導デバイスには、フェライト部品の周囲に巻回された導電コイルが含まれる。例えば、誘導デバイスは、１個以上のインダクタ、変成器又はチョークを有する。一般に、１本のワイヤ又はワイヤの組は、鉄又は磁性体の本体の周囲を螺旋状に数回巻回される。ワイヤに電流が流れ、磁性体に磁束が発生する。磁束は、別の導電コイルに電流を誘導したり、部品の電流を濾波したりするのに使用される。

公知の誘導デバイスは欠点がない訳ではない。例えば、従来のインダクタ、変成器又はチョークは、特にイーサネット（登録商標）デバイス及び他の通信デバイスとの関連で比較的大きかったり、トポロジー及び性能が限定されたりする。フェライトは比較的大きく、フェライトの周囲に手巻き又は機械巻きされた導電コイルは、比較的大きな空間を占有する。このような誘導デバイスは、通信デバイスに含まれる回路基板の上面に実装される必要があり、この結果、通信デバイスの寸法が大きくなってしまう。

しかし、誘導デバイスの寸法が大きくなると、インダクタ、変成器又はチョークを通信デバイス内に組み込む際に、脆弱なフェライトが損傷したり破損したりするおそれがある。例えば、比較的小さなフェライトの周囲に導電ワイヤを手巻き又は機械巻きすることは、信頼性高く達成することができないのでなければ、困難である。

導電コイルがフェライトの周囲に延びるフェライトを有するより小さな誘導デバイスに対するニーズがある。

この問題は、請求項１に係る平面インダクタデバイスにより解決される。

本発明によれば、平面インダクタデバイスは、フェライト本体及び導電路を具備する。フェライト本体は、その開口の周囲に延びる。導電路は、互いに接続された入力部、電流分岐部、コイル部、電流結合部及び出力部を有する。入力部は、フェライト本体の開口に向かって延びる。電流分岐部は、導電路に結合されると共に互いに並列に配置された複数の導電コイルを有する。コイル部は、フェライト本体の周囲に螺旋状に巻回された導電コイルを有する。電流結合部は、互いに結合された導電コイルを有する。出力部は、フェライト本体から延びる結合された導電コイルを有する。

平面インダクタデバイスの一実施形態の側面図である。 図１に示された平面インダクタデバイスの上面の平面図である。 別の実施形態に係る平面インダクタデバイスの平面図である。 図３に示されたインダクタデバイスの一部の斜視図である。 別の実施形態に係る平面インダクタデバイスの平面図である。 図５に示された平面インダクタデバイスの側面図である。 別の実施形態に係る平面インダクタデバイスの概略図である。 別の実施形態に係る平面インダクタデバイスの斜視図である。 図８に示された平面インダクタデバイスの平面図である。 別の実施形態に係る平面インダクタデバイスの斜視図である。 一実施形態に係るフェライト本体の平面図である。 一実施形態に係る多層平面インダクタデバイスの平面図である。 図１２に示されたデバイスの斜視図である。 図１２に示されたデバイスの分解図である。 別の実施形態の平面インダクタデバイスの断面図である。 別の実施形態の平面インダクタデバイスの断面図である。 図１６に示された別の実施形態の平面インダクタデバイスの断面図である。 図１及び図２に示された平面インダクタデバイスの別の実施形態の平面図である。 別の実施形態の平面インダクタデバイスの断面図である。 別の実施形態の平面インダクタデバイスの断面図である。 本明細書で説明される実施形態の導電体や導電層を導電結合するための異なる技法を示す図である。 本明細書で説明される実施形態の導電体や導電層を導電結合するための異なる技法を示す図である。 本明細書で説明される実施形態の導電体や導電層を導電結合するための異なる技法を示す図である。 別の実施形態に係る平面インダクタデバイスの側面図である。 図２４に示された基板の層の部分集合の実施形態の分解図である。 図２４に示された一実施形態に係るインダクタデバイスの概略図である。

以下、添付図面を参照して、本発明を例示により説明する。

図１は、平面インダクタデバイス１００の一実施形態の側面図である。デバイス１００は平面基板１０２を具備する。平面基板１０２には、デバイス１００の１個以上の電子部品が埋め込まれている。「平面」の語は、基板１０２が第３の垂直な方向より２つの互いに垂直な寸法に沿って大きいことを意味する。基板１０２は、硬化したエポキシ樹脂シート等の可撓性を有する非剛性シートか、ＦＲ−４で形成された印刷回路基板（ＰＣＢ）等の剛性又は半剛性の基板である。

基板１０２は、下面１０６から反対側の上面１０８まで垂直方向に測定される厚さ寸法１０４を有する。厚さ寸法１０４は、2.5mm以下、2.0mm以下、1.0mm以下又は他の距離等、比較的小さい。或いは、厚さ寸法１０４はより大きな距離であってもよい。

一実施形態において、基板１０２は内部キャビティ１２０を有する。内部キャビティ１２０は、硬化したエポキシ樹脂等の可撓性材料、又は空気で少なくとも部分的に充填される。フェライト本体１１０は、一実施形態では基板１０２内に全体が配置される。例えば、フェライト本体１１０は、可撓性材料又は空気により囲まれる内部キャビティ１２０内に配置される。フェライト本体１１０は、基板１０２の厚さ寸法１０４内に全体が配置され、基板１０２の上面１０８により区画される平面や、下面１０６により区画される平面から突出してもしなくてもよい。フェライト本体１１０は、米国特許出願第１２／６９９８８８号「磁性部品を有するパッケージ構造及びその方法」及び米国特許出願第１２／５９２７７１号「一体のコネクタ内での個別部品としての平面埋め込み磁性体の製造及び使用」に記載された一以上実施形態に従った（エポキシ樹脂等の）可撓性材料又は空気で充填されたキャリアを有する基板のキャビティ内に配置されてもよい。

フェライト本体１１０は、ほぼ矩形形状を有するものとして図示されている。或いは、フェライト本体１１０は、筒状、環状、Ｅ形状等の他の形状を有してもよい。フェライト本体１１０は、鉄、鉄合金又は磁性材料を含むか、これらの材料から製造される。フェライト本体１１０は、基板１０２のキャビティ１２０内で可撓性弾性エポキシ樹脂又は空気のキャビティ内に包まれる。フェライト本体１１０がエポキシ樹脂に包まれると、エポキシ樹脂は、高透磁率の材料で予め混合されるか、フェライト本体１１０の単位長さ当たりのインダクタンスが増大する。このような高透磁率の材料の例には、コバルト、ニッケル、マンガン、クロム、鉄等が含まれる。或いは、基板１０２のキャビティ１２０は、基板１０２にフェライト本体１１０が配置されることなく、高透磁率の材料を有するエポキシ樹脂で充填又は実質的に充填されてもよい。例えば、フェライト本体１１０は、エポキシ樹脂内に高透磁率の材料を有するエポキシ樹脂から形成された本体と置換されてもよい。

デバイス１００は、複数の相互接続された上側導体１１４、導電バイア１１６及び下側導体１１８を有する。上側導体１１４は、基板１０２の上面１０８上や、上面１０８の下に配置された導電トレースを有してもよい。例えば、基板１０２は、互いに積み重ねられた１層以上のＦＲ−４層等の、互いに積み重ねられた複数の副層を有してもよい。上側導体１１４は、上面１０８の下に配置された一副層の表面又は内部に配置することができる。下側導体１１８は、基板１０２の下面１０６の表面や、下面１０６の上に配置される導電トレースを有してもよい。例えば、下側導体１１８は、下面１０６の上に配置された一副層の表面又は内部に配置されてもよい。

バイア１１６は、基板１０２の厚さ寸法１０４の全部又は一部を垂直方向に貫通する孔又は溝として形成される。一実施形態において、バイア１１６は、基板１０２をレーザを用いたり機械的に穿孔したりして形成される。例えば、バイア１１６は、炭酸ガスレーザ、紫外線レーザや、25μｍから500μｍの範囲のバイア直径を有する多ヘッド穿孔機を用いて基板１０２に形成される。或いは、バイア１１６を形成するのに異なる技法を用いたり、異なる寸法のバイア１１６を用いたりしてもよい。

図示の実施形態において、バイア１１６は、基板１０２のキャビティ１２０の外部に配置される。例えば、図２に示されるバイア１１６は、キャビティ１２０を貫通していない。或いは、バイア１１６はキャビティ１２０を少なくとも部分的に貫通してもよい。例えば、基板１０２の内側に配置されたバイア１１６の少なくとも一部は、キャビティ１２０や可撓性材料、又はキャビティ１２０内部の空気を貫通してもよい。

バイア１１６は、上面１０８から下面１０６まで中心軸１２２に沿って厚さ寸法全体を貫通する。バイア１１６は、導電半田等の導電材料で充填されたり、導電めっきされたりしてもよい。例えば、バイア１１６内部の基板１０２の露出面は、金属又は合金等の導電材料でめっきされてもよい。バイア１１６は、上側導体１１４を下側導体１１８に導電結合する。

一実施形態において、一以上の上側導体１１４や下側導体１１８は、導電トレース及びワイヤボンドの組合せから形成されてもよい。例えば、バイア１１６は、基板１０２を貫通し、上側導体１１４及び下側導体１１８の導電トレース及びワイヤボンドに導電結合されてもよい。

図２は、平面インダクタデバイス１００の上面１０８の平面図である。上側導体１１４、下側導体１１８及びバイア１１６は、フェライト本体１１０の周囲に配置され、導電コイル２００を形成する。例えば、バイア１１６は複数の対２０２で配列され、各対２０２はフェライト本体１１０の対向する両側２０４，２０６上にバイア１１６を有する。各対２０２内のバイア１１６は、図示の実施形態では上側導体１１４の一つにより基板１０２の上面１０８に沿って導電結合される。或いは、バイア１１６は、２以上の上側導体１１４により結合されてもよい。図２に示されるように、上側導体１１４は、各対２０２の第１バイア１１６から同じ対２０２の反対側の第２バイア１１６まで延びる細長の導電体である。

バイア１１６は、上側導体１１４から下側導体１１８までフェライト本体１１０の対向する両側で基板１０２を垂直方向に貫通する。図示の実施形態において、バイア１１６は円形形状を有するが、多角形形状等の別の形状を有してもよい。バイア１１６は、基板１０２を垂直方向に貫通する溝又は孔を区画する。図２に示されるように、バイア１１６は基板１０２に囲まれる。例えば、基板１０２は、その厚さ寸法１０４全体にわたってバイア１１６の外周全体に延びると共に外周全体を囲む。バイア１１６の溝又は孔は、バイア１１６の上面１０８及び下面１０６のみで開放するが、図示の実施形態では下面１０６から上面１０８まで基板１０２により囲まれる。

図示の実施形態は単一のコイルデバイスであるのに対し、複数の導電路は、フェライト本体の周囲に螺旋状に巻回され、２個以上の導電コイルを有するチョーク及び変成器を形成できる。パワーオーバーイーサネット（登録商標）（ＰｏＥ）又は他の用途に対しては、２個以上の導電コイルを収容できる長い棒形状のインダクタデバイスを使用できる。各導電コイル対は、ＰｏＥ用途に要求される電圧の逆極性を支持できる。２個以上の導電コイルがフェライト本体の周囲で同じ方向に巻回される場合、フェライト本体はＰｏＥ用途に対して飽和しない。

図２に示されるように、各下側導体１１８は、バイア１１６の異なる対２０２内のバイア１１６を導電結合する。例えば、各下側導体１１８は、フェライト本体１１０の第１側２０４のバイア１１６の第１対２０２の第１バイア１１６を、フェライト本体１１０の反対側の第２側２０６のバイア１１６の第２の異なる対２０２の第２バイア１１６に導電結合する。下側導体１１８は、図示の実施形態では細長の導電本体である。下側導体１１８及び上側導体１１４は、互いに対して斜めを向く。例えば、図２に示されるように、下側導体１１８は、上側導体１１４が延びる方向に対して鋭角の方向に沿って長い。

導電結合された上側導体１１４、バイア１１６及び下側導体１１８は、フェライト本体１１０を螺旋状に巻回又は囲む導電コイル２００を形成する。「囲む」ことにより、導電コイル２００は、フェライト本体１１０の外周の周りを移動する螺旋経路を追う。導電コイル２００の囲む経路は、上側導体１１４、バイア１１６及び下側導体１１８が完全な円である経路を追わない場合であっても、フェライト本体１１０の360°全体で周囲に延びることができる。

コイル２００は、フェライト本体１１０の第１側２０４に沿って配置された第１バイア１１６からフェライト本体１１０の反対側の第２側２０６のバイア１１６の同じ対２０２の第２バイア１１６まで延びる。第２バイア１１６は、基板１０２の厚さ寸法１０４を通ってフェライト本体１１０の第２側２０６に沿って第１下側導体１１８まで延びる。第１下側導体１１８は、第２バイア１１６を、フェライト本体１１０の第１側２０４のバイア１１６の第２の異なる対２０２の第３バイア１１６に導電結合する。第３バイア１１６は、フェライト本体１１０の第１側２０４に沿って第１上側導体１１４まで延びる。第１上側導体１１４は、第３バイア１１６をバイア１１６の同じ組２０２の第４バイア１１６に導電結合する。残余のバイア１１６、上側導体１１４及び下側導体１１８は、フェライト本体１１０の周りを巻回する導電コイル２００を形成するよう連続する。

図示の実施形態において、フェライト本体１１０は、互いに対向する第１端２０８及び第２端２１０間を延びる。コイル２００は、第１端２０８又はその付近から反対側の端２１０に向かってフェライト本体１１０の周囲を螺旋状に巻回する。コイル２００は、その長さに沿って厚さ寸法１０４に直交する方向に測定した横方向の長さ寸法２２０を有する。長さ寸法２２０は、コイル２００の互いに対向する端のバイア１１６の中心線から測定できる。

デバイス１００は、電気回路２１２に含まれるか接続され、回路に誘導素子すなわちインダクタを与えてもよい。例えば、２個以上のバイア１１６、上側導体１１４や下側導体１１８は、回路の導体２１４，２１６（例えば、ワイヤ、バス、端子、コンタクト又は他の導電体）に導電結合される。回路２１２の一導体２１４は第１バイア１１６、上側導体１１４又は下側導体１１８に結合されるのに対し、回路２１２の他の導体２１６は第２の異なるバイア１１６、上側導体１１４又は下側導体１１８に結合される。一実施形態において、回路２１２は、バイア１１６の異なる対２０２の２個の異なるバイア１１６に接続される。

デバイス１００は、回路２１２に作業者がカスタマイズ可能なインダクタンス特性を有する誘導素子を提供する。作業時において、回路２１２からの電流は、デバイス１００のコイル２００を通って流れる。電流エネルギーの少なくともある程度は、フェライト本体１１０に磁性エネルギーとして貯蔵される。コイル２００は、電流から比較的高周波を濾波する等により、回路２１２を通って流れる電流を遅延させたり、形を整えたりするために使用される。フェライト本体１１０に貯蔵された磁性エネルギー量は、デバイス１００のインダクタンス特性を表わす。デバイス１００により与えられるインダクタンス特性は、導体２１４，２１６間のコンピュータと、コイル２００との間の横方向の距離信奉２１８を変更することにより変わる。例えば、デバイス１００のインダクタンスは、回路２１２が互いにさらに離間するバイア１１６（又は、上側導体１１４や下側導体１１８）に接続されると増加する。反対に、デバイス１００のインダクタンスは、回路２１２が互いに接近して配置されたバイア１１６、上側導体１１４や下側導体１１８に接続されると減少する。

図１８は、２個のコイルがフェライト本体の周囲に巻回された図１及び図２に示された平面インダクタデバイス１００の別の実施形態の平面図である。デバイス１００は、上側導体１１４、下側導体１１８及びバイア１１６をより明瞭に示すために基板１０２がない状態で示されている。フェライト本体１１０は、下側導体１１８が見えるように破線で示される。図示の実施形態において、バイア１１６は、上側導体１１４が互いにより近接し、下側導体１１８がたがいにより近接するように千鳥配列される。例えば、図２に示される実施形態において、バイア１１６は、基板１０２の上面１０８及び下面１０６で互いに直線的に整列する。

対照的に、図１８に示される実施形態のバイア１１６は、その異なるグループ２１００，２１０２が異なる線２１０４，２１０６に沿って直線的に整列するように、フェライト本体１１０の各側で千鳥配列される。バイア１１６の千鳥配列により、図１８に示されるように、上側導体１１８が互いにより近接したり、下側導体１１４が互いにより近接したりする。デバイス１００の単位長さ当たりのインダクタンス又はインピーダンスは、上側導体１１８を互いにより近接配置したり下側導体１１４を互いにより近接配置したりすることにより、増大する。

図３は、別の実施形態に係る平面インダクタデバイス３００の平面図である。デバイス３００は、図１に示されたデバイス１００と同様である。例えば、デバイス３００は基板３０２を具備し、基板３０２は、下面４０２（図４参照）から反対側の上面４０４（図４参照）まで垂直方向に延びる厚さ寸法４００（図４参照）を有する。厚さ寸法４００は、2.5mm以下、2.0mm以下、1.0mm以下又は他の距離等、比較的小さい。或いは、厚さ寸法４００はより大きな距離であってもよい。また、デバイス３００はフェライト本体３１０を具備する。フェライト本体３１０は、基板３０２の厚さ寸法４００内に全体が配置される。一実施形態において、基板３０２は、基板１０２（図１参照）のキャビティ１２０（図１参照）等の内部キャビティを具備する。フェライト本体３１０は内部キャビティ内に配置される。上側導体３１４及び下側導体３１８は、基板３０２の上面４０４及び下面４０２に、又は上面４０４及び下面４０２の表面にそれぞれ配置される。導電バイア３１６は、基板３０２の厚さ寸法４００を貫通し、上側導体３１４を下側導体３１８に導電結合する。デバイス１００と同様に、上側導体３１４、下側導体３１８及びバイア３１６は、フェライト本体３１０の周囲を螺旋状に巻回する導電コイル３２０を形成する。

図１に示されるデバイス１００及び図３に示されるデバイス３００間の相違点は、バイア３１６が基板３０２の厚さ寸法４００（図４参照）にわたって基板３０２に囲まれていないことである。例えば、基板３０２は、横方向３２６に沿って互いに反対側の縁３２，３２４間に横方向に延びる。横方向３２６は、厚さ寸法４００がコイル３２０の中心軸３２８に垂直に測定され、コイル３２０が螺旋状に巻回される垂直方向に直交する。図３に示されるように、縁３２２，３２４は、バイア３１６が縁３２２，３２４に沿って少なくとも部分的に露出するようにバイア３１６を貫通する。

図３を続けて参照すると、図４は、インダクタデバイス３００の一部の斜視図である。上述したように、デバイス３００の基板３０２は、下面４０２から上面４０４に垂直方向に延びる厚さ寸法４００を有する。図３及び図４に示されるバイア３１６はめっきされたバイアである。例えば、バイア３１６は、厚さ寸法４００で貫通する孔又は溝として形成され、金属又は合金等の導電材料でコーティング又はめっきされた内部表面を有する。或いは、バイア３１６は、金属、合金又は半田等の導電材料で充填されてもよい。

基板３０２の縁３２２，３２４は、バイア３１６の導電内部表面３３０が露出するようにバイア３１６を「切断」又は貫通する。基板１０２（図１参照）の厚さ寸法１０４（図１参照）にわたって基板１０２に囲まれる、デバイス１００（図１参照）のバイア１１６（図１参照）とは対照的に、バイア３１６は、露出し、基板３０２の厚さ寸法４００にわたって基板３０２により全体が囲まれていない。バイア３１６の露出した内部表面３３０は、デバイス３００の導電性の胸壁状部（castellation）４０６を与える。胸壁状部４０６は、基板３０２の１個以上の縁３２２，３２４に沿って基板３０２に形成されたコイル３２０に導電結合された、デバイス３００の導電表面を表わす。一実施形態において、胸壁状部４０６は、縁３２２，３２４に沿ってバイア３１６の一部及び基板３０２を機械的に切断し除去することにより設けられ、縁３２２，３２４及びバイア３１６を露出する。或いは、バイア３１６は、基板３０２の機械的切断部なしで基板３０２の外縁３２２，３２４に沿って形成されてもよい。例えば、半円形溝が、基板３０２の縁３２２，３２４内に形成され、次に導電材料でめっきされ、図３及び図４に示されたバイア３１６を形成してもよい。

図１及び図２に示されたバイア１１６と同様に、胸壁状部４０６は、下側導体３１８（図３参照）を上側導体３１４に導電結合し、フェライト本体３１０（図３参照）の周りに螺旋状に巻回するコイル３２０（図３参照）を形成する。デバイス３００は、電気回路２１２（図２参照）と同様の電気回路に含まれ又は電気回路に接続され、回路に誘導素子すなわちインダクタを提供する。このような電気回路は、デバイス３００の２個以上の胸壁状部４０６に導電結合される。胸壁状部４０６は、電気回路により容易に結合される場所を提供する。例えば、上面４０４や下面４０２は、容易にはアクセス可能でないか、比較的アクセスすることが困難である。縁３２３や縁３２４は、露出したり、電気回路の導体（例えば、ワイヤ、バス等）が胸壁状部４０６と導電結合するのにより容易にアクセス可能であったりしてもよい。また、胸壁状部４０６は、電気回路が結合する増大した導電領域を提供する。例えば、基盤１０２の上面１０８や下面１０６又はその付近に位置するバイア１１６の一部に電気回路２１２を結合する代わりに、電気回路２１２は、デバイス３００の縁３２２，３２４に沿って胸壁状部４０６のより大きな導電領域に結合してもよい。胸壁状部４０６のより大きな導電領域は、コイル３２０及び電気回路間に小さな電気抵抗を与える。

デバイス１００（図１参照）と同様に、デバイス３００は、回路２１２（図２参照）に作業者がカスタマイズできるインダクタンス特性を有する誘導素子を提供する。デバイス１００により提供されるインダクタンス特性と同様に、デバイス３００のインダクタンス特性は、胸壁状部４０６を用いてコイル３２０を回路２１２に結合することに基いてカスタマイズされる。デバイス３００のインダクタンスは、互いに離れて配置された胸壁状部４０６に回路２１２が接続されると増大し、互いに近接して配置された胸壁状部４０６に回路２１２が接続されると減少する。異なる胸壁状部４０６を使用する能力は、フィルタ、ダイプレクサ、マルチプレクサ又はバランに使用され又は要求される高精度インダクタの増大した維持可能性を与える。最終段階試験の間、フェライトの透磁率が+/-20％変動すると、胸壁状部４０６は、デバイス３００の通常のインダクタンス値に依存してビニング（binning）することを可能にする。例えば、デバイス３００がフェライト本体３１０の周りにコイル３２０の所定数の巻線を有するがデバイス３００のインダクタンスはフェライト本体３１０の透磁率の変動のため期待値より低い（例えば、予測された透磁率より低い）場合、デバイス３００のユーザは、異なる胸壁状部４０６を用いてデバイス３００に回路を電気結合することができる。ユーザは、デバイス３００の増大したインダクタンスを提供できる他の胸壁状部４０６を選択してもよい。例えば、ユーザは、より離間して配置された胸壁状部４０６を用いてもよい。一実施形態において、ユーザは、胸壁状部４０６に、又は選択された胸壁状部４０６間に配置されたコイル３２０の追加巻線の数に依存してデバイス３００のインダクタンスを増大する胸壁状部４０６に接続することができる。一例として、デバイス３００のインダクタンスはｎ²に比例する。ここで、「ｎ」は、巻線数、すなわちコイル３２０がフェライト本体３００の周りを螺旋状に巻回する回数を表わす。胸壁状部４０６の間に10回巻回されたコイル３２０が位置するように配置された胸壁状部４０６をユーザが選択し、選択された胸壁状部４０６の間に９回巻回されたコイル３２０が位置するように１個の胸壁状部４０６を変更する場合、デバイス３００のインダクタンスは20％減少する。

図５は、別の実施形態に係る平面インダクタデバイス５００の平面図である。図６は、平面インダクタデバイス５００の側面図である。デバイス５００は、図１に示されたデバイス１００と同様である。例えば、デバイス５００は基板５０２を具備し、基板５０２は、下面５０６から反対側の上面５０８まで垂直方向に延びる厚さ寸法５０４を有する。厚さ寸法５０４は、2.5mm以下、2.0mm以下、1.0mm以下又は他の距離等、比較的小さい。或いは、厚さ寸法５０４はより大きな距離であってもよい。また、デバイス５００はフェライト本体５１０を具備する。フェライト本体５１０は、基板５０２の厚さ寸法５０４内に全体が配置される。一実施形態において、基板５０２は、基板１０２（図１参照）のキャビティ１２０（図１参照）等の内部キャビティを具備する。フェライト本体５１０は内部キャビティ内に配置される。導電バイア５１６は、基板５０２の厚さ寸法５０４を貫通する。

デバイス５００は、基板５０２の上面５０８に沿って又は上面５０８を横断してバイア５１６を導電結合する上側導体５１４と、基板５０２の下面５０６に沿って又は下面５０６を横断してバイア５１６を導電結合する下側導体５１８とを具備する。デバイス１００と同様に、上側導体５１４、下側導体５１８及びバイア５１６は、フェライト本体５１０の周囲を螺旋状に巻回する導電コイル５２０を形成する。

図１に示されるデバイス１００並びに図５及び図６に示されるデバイス５００間の相違点は、上側導体５１４及び下側導体５１８が、基板５０２上に配置された導電層又はトレースの代わりにワイヤボンド等のワイヤであることである。例えば、上側導体５１４や下側導体５１８は、バイア５１６に結合された細長の撚り線、ワイヤ、フィラー等であってもよい。一実施形態において、上側導体５１４や下側導体５１８は、フェライト本体５１０を横断した半田付けされたワイヤである。上側導体５１４及び下側導体５１８は、バイア５１６に結合され、フェライト本体５１０の周囲を螺旋状に巻回するコイル５２０を提供する。上側導体５１４及び下側導体５１８は、それらが基板５０２に接触しないように、基板５０２の上面５０８及び下面５０６から分離されている。上側導体５１４及び下側導体５１８は、上側導体１１４及び下側導体１１８（図１参照）の代わりに又は加えて用いられ、コイル５２０の電気抵抗特性を下げたり、上側導体５１４や下側導体５１８を提供するのに用いられるワイヤボンディング方法を可能にする。一実施形態において、基板５０２の上面５０８や下面５０６は、誘電オーバーモールド層や、ワイヤボンド及び導体を覆うと共にデバイス５００を保護する同様のタイプの材料で保護される。

図７は、別の実施形態に係る平面インダクタデバイス１０００の概略図である。デバイス１０００は、導電路１００２及びフェライト本体１０１６を具備する。図示の実施形態において、フェライト本体１０１６は、開口１０１４の周りをフェライト本体１０１６が延び且つ開口１０１４を囲むように、環状の形状を有する。或いは、フェライト本体１０１６は、開口を有する多角形等の別の形状を有してもよい。

導電路１００２は、複数の相互接続部、入力部１００４、電流分岐部１００６、コイル部１００８、電流結合部１０１０及び出力部１０１２を具備するものとして示される。部分１００４,１００６，１００８，１０１０，１０１２は、互いに導電結合して導電路１００２を形成する。この導電路１００２を通って、入力部１００４から出力部１０１２まで電流が流れる。図示の実施形態において、入力部１００４は電流分岐部１００６まで延びる。電流分岐部１００６は、入力部１００４からコイル部１００８まで延びる。コイル部１００８は、電流分岐部１００６から電流結合部１０１０まで延びる。電流結合部１０１０は、コイル部１００８から出力部１０１２まで延びる。入力部１００４及び出力部１０１２は、電気回路（例えば、図２に示された回路２１２）にインダクタ等の誘導素子を提供するために、電気回路に導電結合される。入力部１００４は回路から電流を受け、出力部１０１２は電流を回路（又は別の回路若しくは部品）に伝送する。

導電路１００２の入力部１００４は、フェライト本体１０１６の開口１０１４を向く。図示の実施形態において、入力部１００４は、フェライト本体１０１６上に配置されるか、フェライト本体１０１６よりも図７の看者に近接して配置される。導電路１００２は、図７に示されるように、電流分岐部１００６内で複数の導電コイル１０１８に分岐される。図示の実施形態では導電路１００２は２個のコイル１０１８に分岐するのに対し、導電路１００２は３個以上のコイル１０１８に分岐してもよい。電流分岐部１００６におけるコイル１０１８は、フェライト本体１０１６の下に延び、コイル部１００８内でフェライト本体１０１６を囲むかフェライト本体１０１６の周りを螺旋状に巻回する。

各コイル１０１８は、同様の又は同じ寸法を有したり、入力部１００４で導電路１００２と同じ材料で形成されたりする。例えば、各コイル１０１８は、同じ材料で形成されたり、入力部１００４で導電路１００２と同じ断面径を有したりする。各コイル１０１８は、図示の実施形態ではフェライト本体１０１６の周囲に単一巻線１０２０を有する。或いは、１個以上のコイル１０１８は、フェライト本体１０１６の周りに複数巻かれ、フェライト本体１０１６の周りに複数の巻線１０２０を形成する。コイル１０１８は、デバイス１００の並列誘導素子を形成する。例えば、各コイル１０１８は、フェライト本体１０１６の周りに巻回する導電路１００２を具備するインダクタを与える。

コイル部１００８における導電路１００２は、電流結合部１０１０で互いに結合する。導電路１００２は、フェライト本体１０１６の下で出力部１０１２に延びる結合された導電路１００２と、電流結合部１０１０内の結合された導電路１００２へ結合する。或いは、コイル部１００８における導電路１００２は、フェライト本体１０１６上に延びる結合された導電路１００２に結合してもよい。出力部１０１２における導電路１００２は、フェライト本体１０１６から離れる方向を向く。

作動の際、デバイス１０００は、電気回路に対して誘導素子を提供するために用いられる。デバイス１０００は、低い電気抵抗特性や、フェライト本体の周りに巻回する単一の導電路を有する誘導素子と比較して大きなインダクタンス特性を有する。例えば、入力部１００４における導電路１００２は、デバイス１０００に電流（Ｉ）を伝送する。電流（Ｉ）は、電流分割部１００６に形成された複数の導電路１００２の間で分割されると共に複数の導電路１００２に沿って伝送される。電流（Ｉ）は、電流分割部１００６の複数の導電路１００２を部分電流に分割される。図示の実施形態において、電流（Ｉ）は、第１電流部分（Ｉ₁）及び第２電流部分（Ｉ₂）に分割される。第１電流部分（Ｉ₁）及び第２電流部分（Ｉ₂）は等しいかほぼ等しい。或いは、第１電流部分（Ｉ₁）及び第２電流部分（Ｉ₂）は互いに異なってもよい。導電路１００２は、電流（Ｉ）をより多くの電流部分にさらに分割するために電流分岐部１００６内でより多くの導電路１００２に分割することができる。

電流部分（Ｉ₁，Ｉ₂）は、導電路１００２のコイル１０１８によりフェライト本体１０１６の周りに分離して伝送される。各電流部分（Ｉ₁，Ｉ₂）は全電流（Ｉ）より小さい。例えば、電流部分（Ｉ₁，Ｉ₂）は、全電流（Ｉ）に以下のように関連する。
ここで、Ｉはデバイス１０００を流れる全電流を表わし、Ｉ₁は第１電流部分を表わし、Ｉ₂は第２電流部分を表わす。導電路１００２や１個以上のコイル１０１８の抵抗特性（Ω）は、以下の関係式に従って導電路１００２又はコイル１０１８を流れる電流に基づく。
ここで、Ｒは抵抗又はインピーダンス等の導電路１００２又はコイル１０１８の電気抵抗特性を表わし、Ｖは導電路１００２又はコイル１０１８を流れる電流の電圧又はエネルギー特性を表わし、Ｉ_Nは電流（例えば、対応する導電路１００２又はコイル１０１８を流れる全電流（Ｉ）、第１電流部分（Ｉ₁）又は第２電流部分（Ｉ₂））を表わす。

導電路１００２を流れる全電流（Ｉ）が並列コイル１０１８を別々に流れる電流部分（Ｉ₁，Ｉ₂）に分割されると、各コイル１０１８の抵抗特性（Ｒ）は導電路１００２に対して減少する。例えば、導電路１００２を流れる電流（Ｉ）の抵抗は、並列の第１コイル及び第２コイル１０１８を流れる第１電流や第２電流（Ｉ₁，Ｉ₂）に対して半分になる、すなわち50％まで低下する。コイル１０１８の抵抗特性（Ｒ）が減少することは、電流（Ｉ）がデバイス１０００を流れると電流（Ｉ）の電力損失を減少させる。以下に説明するように、抵抗特性（Ｒ）は、デバイス１０００のインダクタンス特性（Ｌ）の損失を伴うことなく、デバイス１０００で減少する。

矢印１０２２は、電流（Ｉ）及び電流部分（Ｉ₁，Ｉ₂）がデバイス１０００を流れる方向を示す。電流部分（Ｉ₁，Ｉ₂）は、フェライト本体１０１６の周りに流れると、フェライト本体１０１６に第１及び第２の磁束（Φ_B1，Φ_B2）を発生させる。これらの磁束（Φ_B1，Φ_B2）は、フェライト本体１０１６の周りのコイル１０１８の巻線数１０２０（Ｎ）、フェライト本体１０１６の透磁率（μ₀）、コイル１０１８内の導電路１００２の断面積（Ａ），コイル１０１８により形成される巻線１０２０の半径（Ｒ）、及びコイル１０１８を流れる電流部分（Ｉ₁，Ｉ₂）等の数多くのファクタに基づく。一実施形態において、磁束（Φ_B1，Φ_B2）は以下の関係式に基づく。
ここで、Φ¹ _Bは第１磁束を表わし、Φ² _Bは第２磁束を表わし、Ｎはフェライト本体１０１６の周りの巻線１０２０の数を表わし、Ａはコイル１０１８内の導電路１００２の断面積を表わし、Ｒはコイル１０１８の曲線の半径を表わし、μ₀はフェライト本体１０１６の透磁率を表わし、Ｉ₁は第１電流部分を表わし、Ｉ₂は第２電流部分を表わす。上掲の数式は磁束（Φ_B1，Φ_B2）の近似値を表わし、磁束（Φ_B1，Φ_B2）の精確な値を決定するのに用いられる実際の関係を表わすものではない。例えば、数１及び数２は、磁束（Φ_B1，Φ_B2）で数式においてどの項が比例関係にあるか、どの項が反比例関係にあるか等を示す。

フェライト本体１０１６内で磁束（Φ_B1，Φ_B2）が流れる方向は、導電路１００２のコイル１０１８を通る電流部分（Ｉ₁，Ｉ₂）の方向に基づく。例えば、図７に示されるように、第１電流部分（Ｉ₁）が発生する第１磁束（Φ_B1）は矢印１０２４の向きを向くのに対し、第２電流部分（Ｉ₂）が発生する第２磁束（Φ_B2）は矢印１０２６の向きを向く。電流が流れる向き及びコイル１０１８がフェライト本体１０１６の周りを巻回する方向のため、磁束（Φ_B1，Φ_B2）は追加的である。例えば、磁束（Φ_B1，Φ_B2）は、デバイス１０００の全磁束（Φ_B）を減少させるのではなく、共に追加されてデバイス１０００の全磁束（Φ_B）を増加させる。デバイス１０００の全磁束（Φ_B）は、以下の関係式で表わされる。
ここで、Φ_Bは全磁束を表わし、Φ¹ _Bは第１磁束を表わし、Φ² _Bは第２磁束を表わす。

デバイス１０００は、インダクタンス特性（Ｌ）を有するインダクタを与える。インダクタンス特性（Ｌ）は、電流（Ｉ）がデバイス１０００を流れる際にデバイス１０００が発生する磁気エネルギーを表わす。一実施形態において、デバイス１０００のインダクタンス特性（Ｌ）は、以下の関係式で表わされる。
ここで、Ｌはデバイス１０００のインダクタンス特性を表わし、Ｉはデバイス１０００の導電路１００２を流れる電流を表わし、Φ_Bは、デバイス１０００を電流（Ｉ）が流れることにより生ずるデバイス１０００のフェライト本体１０１６が発生する全磁束を表わす。

上述したように、デバイス１０００の抵抗特性（Ｒ）は、複数の並列コイル１０１８を設けて並列コイル１０１８を別々に流れる分割電流（Ｉ₁，Ｉ₂）に電流（Ｉ）を分割することにより、減少させることができる。抵抗特性（Ｒ）は、デバイス１０００内の導電路１００２及びコイル１０１８の全電気インピーダンス又は全電気抵抗を表わす。抵抗特性（Ｒ）は、デバイス１０００と同一又はほぼ同一のインダクタンス特性（Ｌ）を有する他のインダクタ又は誘導素子に対して低い。例えば、デバイス１０００は、並列コイル１０１８を有していないが単一巻線１０２０でフェライト本体１０１６の周りに螺旋状に巻回する単一導電路１００２を有する別のデバイスとほぼ同じインダクタンスを有するが、抵抗は低い。並列コイル１０１８は、デバイス１０００の抵抗特性（Ｒ）を増大又は著しく増大させることなく、デバイス１０００に同じ又はほぼ同じインダクタンス特性（Ｌ）を与えることができる。

図８は、別の実施形態に係る平面インダクタデバイス１１００の斜視図である。図９は、デバイス１１００の平面図である。デバイス１１００は、図７に概略的に示されたデバイス１０００と同様である。例えば、デバイス１１００は、フェライト本体に向かって延びる導電路を有し、フェライト本体の周りを螺旋状に巻回する並列コイルを有するか並列コイルに分割され、並列コイルをフェライト本体から延びる導電路に再結合する。

図示の実施形態において、デバイス１１００は平面基板１１０２（図８参照）内に埋め込まれる。基板１１０２は、硬化したエポキシ樹脂シート等の可撓性を有する非剛性シートか、ＦＲ−４で形成された印刷回路基板（ＰＣＢ）等の剛性又は半剛性の基板である。基板１１０２は、図８には破線で示され、図９には図示されていない。基板１１０２は、下面１１０４（図８参照）から反対側の上面１１０６（図８参照）まで垂直方向に延びる。基板１１０２は、上面１１０６に直交する方向を向く垂直方向１１２０（図８参照）に沿って、下面１１０４から上面１１０６まで測定される厚さ寸法１１０８（図８参照）を有する。厚さ寸法１１０８は、2.5mm以下、2.0mm以下、1.0mm以下又は他の距離等、比較的小さい。或いは、厚さ寸法１１０８はより大きな距離であってもよい。

デバイス１１００は、デバイス１１００への電流を受ける入力導体１１１０を有する。図示の実施形態において、入力導体１１１０は平面導電本体として形成される。入力導体１１１０は、上面１１０６（図８参照）及び下面１１０４（図８参照）間に配置された１層以上の副層基板１１０２（図８参照）上の平面導電トレースとして付着される。導電バス１１１２や導電バス１１１４（図８参照）は、入力導体１１１０に結合されると共に、基板１１０２のそれぞれ上面１１０６及び下面１１０４で、又は上面１１０６及び下面１１０４に沿って露出する。導電バイア１１２２は、バス１１１２を互いに結合させることができる。複数のバイア１１２２は、デバイス１１００用の電気抵抗を減少するために追加してもよい。いくつかの例において、バイア１１２２は、デバイス１１００の電気抵抗を増大させたり熱伝導率を増加させたりするために、熱伝導性ペースト又は導電性ペーストで充填されてもよい。或いは、入力導体１１１０は、基板１１０２の上面１１０６又は下面１１０４上に配置してもよい。導電バス１１１２，１１１４は、電気回路に結合されたワイヤ又は他の導電体等から、電気回路からの電流を受け、入力導体１１１０に電流を伝送する。

フェライト本体１１１６は、図示の実施形態では基板１１０２内に配置される。フェライト本体１１１６は、図８には破線で示される。フェライト本体１１１６は、その部品が基板１１０２の上面１１０６（図８参照）で区画される平面や基板１１０２（図８参照）の下面１１０４で区画される平面から上方へ延びたり平面を貫通して突出したりしないように、基板１１０２内に全体が配置される。フェライト本体１１１６は、図７に示されるフェライト本体１０１６の形状と同様の環状の形状を有する。或いは、フェライト本体１１１６は異なる形状を有してもよい。フェライト本体１１１６は、図７に示されるフェライト本体１０１６の開口１０１４と同様の開口１１１８を有する。

図９に示されるように、入力導体１１１０は、フェライト本体１１１６の上、及びフェライト本体１１１６の開口１１１８の少なくとも一部の上に延びる。例えば、入力導体１１１０の少なくとも一部は、垂直方向１１２０（図８参照）に沿ってすなわち垂直方向１１２０と平行に基板１１０２（図８参照）の上面１１０６（図８参照）及びフェライト本体１１１６の間に配置される。そして、入力導体１１１０の少なくとも一部は、垂直方向１１２０に沿って基板１１０２の上面１１０６及び開口１１１８の間に配置される。或いは、入力導体１１１０の少なくとも一部は、垂直方向１１２０に沿ってすなわち垂直方向１１２０と平行に基板１１０２の下面１１０４（図８参照）及びフェライト本体１１１６の間に配置されてもよい。そして、入力導体１１１０の少なくとも一部は、垂直方向１１２０に沿って基板１１０２の下面１１０４及び開口１１１８の間に配置されてもよい。

１個以上の導電入力バイア１１２４は入力導体１１１０に結合される。入力バイア１１２４は、導電材料（例えば、金属、合金又は半田）でめっきされ又は導電材料でほぼ充填された、基板１１０２（図８参照）を貫通する孔又は溝を有する。図９に示されるように、入力バイア１１２４は、フェライト本体１１１６の開口１１１８内に配置される。図示の実施形態において、デバイス１１００は７個の入力バイア１１２４を有する。或いは、より少ない又はより多い数の入力バイア１１２４が設けられてもよい。入力バイア１１２４は、入力導体１１１０から基板１１０２の下面１１０４（図８参照）に向かって基板１１０２を垂直方向に貫通する。図示の実施形態において、入力導体１１１０及び入力バイア１１２４は、図７に入力部１００４で表わされた導電路１００２の一部を提供する。例えば、入力導体１１１０及び入力バイア１１２４は、フェライト本体１１１６の開口１１１８へ延びる導電路を提供する。入力導体１１１０及び入力バイア１１２４は、図７に関連して上述した電流（Ｉ）をデバイス１１００に伝送する。

デバイス１１００は、入力バイア１１２４に導電結合された電流分岐導体１１２６を有する。入力バイア１１２４は、入力導体１１１０を電流分岐導体１１２６に導電結合する。図示の実施形態において、電流分岐導体１１２６は平面導電体として形成される。電流分岐導体１１２６は、上面１１０６（図８参照）及び下面１１０４（図８参照）間に配置された、基板１１０２の１層以上の副層上の平面導電トレースとして付着される。或いは、電流分離導体１１２６は、基板１１０２の上面１１０６又は下面１１０４上に配置されてもよい。

図示の実施形態において、電流分岐導体１１２６は、フェライト本体１１１６の下且つフェライト本体１１１６の開口１１１８の少なくとも一部の下に延びる。例えば、電流分岐導体１１２６の少なくとも一部は、垂直方向１１２０（図８参照）に沿ってすなわち垂直方向１１２０と平行に基板１１０２（図８参照）の下面１１０４（図８参照）及びフェライト本体１１１６の間に配置される。そして、電流分岐導体１１２６の少なくとも一部は、垂直方向１１２０に沿って基板１１０２の下面１１０４及び開口１１１８の間に配置される。図８に示されるように、入力導体１１１０及び電流分岐導体１１２６は、フェライト本体１１１６の対向する両側に配置される。

１個以上の導電電流分岐バイア１１２８，１１３０は電流分岐導体１１２６に結合される。電流分岐バイア１１２８，１１３０は、基板１１０２（図８参照）を貫通すると共に導電材料（例えば、金属、合金又は半田）でめっきされ又は導電材料でほぼ充填された孔又は溝を有する。図９に示されるように、電流分岐バイア１１２８，１１３０はフェライト本体１１１６の外側に配置される。例えば、電流分岐バイア１１２８，１１３０は、図示の実施形態ではフェライト本体１１１６の開口１１１８の内部に配置されていない。電流分岐バイア１１２８はフェライト本体１１１６の一側上の第１組１２００（図９参照）でグループ化されるのに対し、電流分岐バイア１１３０はフェライト本体１１１６の反対側上の、第１組１２００とは離間した異なる第２組１２０２（図９参照）でグループ化される。図９に示されるように、第１組１２００及び第２組１２０２は、電流分岐バイア１１２８，１１３０の重ならないグループを有する。例えば、第１組１２００及び第２組１２０２は、１個以上の同一の電流分岐バイア１１２８，１１３０を共有していない。或いは、電流分岐バイア１１２８，１１３０は、異なる数の組１２００，１２０２にグループ化されてもよい。

図示の実施形態において、デバイス１１００は、フェライト本体１１１６の対向する両側に配置された各組１２００，１２０２（図９参照）内に５個の電流分岐バイア１１２８，１１３０を有する１０個の電流分岐バイア１１２８，１１３０を有する。或いは、異なる数の電流分岐バイア１１２８，１１３０を設けてもよい。電流分岐バイア１１２８，１１３０は、電流分岐導体１１２６から基板１１０２（図８参照）の上面１１０６（図８参照）に向かって基板１１０２を垂直方向に貫通する。図示の実施形態において、電流分岐導体１１２６及び電流分岐バイア１１２８，１１３０は、図７では電流分岐部１００６で表わされる導電路１００２（図７参照）の一部を提供する。例えば、電流分岐導体１１２６及び電流分岐バイア１１２８，１１３０は、図７の入力部１００４内で導電路１００２に結合されると共に分岐された複数の導電路１００２を提供する。電流分岐導体１１２６及び電流分岐バイア１１２８，１１３０は、入力導体１１１０及び入力バイア１１２４から受けた電流（Ｉ）を第１電流部分及び第２電流部分（Ｉ₁，Ｉ₂）に分割する。

デバイス１１００は、電流分岐バイア１１２８，１１３０の別々の組１２００，１２０２（図９参照）に導電結合される電流結合導体１１３４を有する。電流分岐バイア１１２８，１１３０は、電流分岐導体１１２６を電流結合導体１１３４に導電結合する。図示の実施形態において、電流結合導体１１３４は平面導電体として形成される。電流結合導体１１３４は、上面１１０６（図８参照）及び下面１１０４（図８参照）の間に配置された、基板１１０２（図８参照）の１層以上の副層上の平面導電トレースとして付着される。或いは、電流結合導体１１３４は、基板１１０２の上面１１０６又は下面１１０４上に配置されてもよい。

図示の実施形態において、電流結合導体１１３４は、フェライト本体１１１６の上及びフェライト本体１１１６の開口１１１８の少なくとも一部の上に延びる。例えば、電流結合導体１１３４の少なくとも一部は、垂直方向１１２０（図８参照）に沿ってすなわち垂直方向１１２０と平行に基板１１０２（図８参照）の上面１１０６（図８参照）及びフェライト本体１１１６の間に配置される。そして、電流結合導体１１３４の少なくとも一部は、垂直方向１１２０に沿って基板１１０２の上面１１０６及び開口１１１８の間に配置される。図８に示されるように、電流分岐導体１１２６及び電流結合導体１１３４は、フェライト本体１１１６の対向する両側に配置される。

１個以上の導電電流結合バイア１１３２は、電流結合導体１１３４及び電流分岐導体１１２６に結合される。電流結合バイア１１３２は、導電材料（例えば、金属、合金又は半田）でめっきされ又は導電材料でほぼ充填された、基板１１０２（図８参照）を貫通する孔又は溝を有する。図９に示されるように、電流結合バイア１１３２はフェライト本体１１１６の内部に配置される。例えば、電流結合バイア１１３２は、フェライト本体１１１６の開口１１１８の内部に配置される。図示の実施形態において、デバイス１１００は７個の電流結合バイア１１３２を有する。或いは、異なる数の電流結合バイア１１３２を設けてもよい。

一実施形態において、基板１１０２（図８参照）の穴すなわち内部キャビティは予め形成されている。例えば、穴すなわちキャビティは、基板１１０２が作られる際に形成される。穴すなわちキャビティは、フェライト本体１１１６が存在できるように穴すなわちキャビティ内に配置及び形成されたポストを有してもよい。フェライト本体１１１６は、基板１１０２内の所定位置に、そしてフェライト本体１１１６を穴に案内するテーパ付きインサートを用いることにより穴すなわちキャビティ内のポストの頂上に機械的に振り込まれる。或いは、フェライト本体１１１６は、吸着機械で穴内且つポスト上に配置されてもよい。ポストは、構造体用の支持枠を提供する。一実施形態において、シリコーン等の低ストレス材料又は超低ストレス材料を穴すなわちキャビティ内に挿入し、フェライト本体１１１６を取り囲む。一実施形態において、デバイス１１１０が比較的高電圧や高電流の用途に用いられる場合、基板やポストには特殊等級の材料が使用される。材料は、フェライト本体１１１６の周囲に密封又はほぼ密封の封止を提供すると共に、高信頼性にするために比較的ハロゲン量が小さく比較的ガラス束がない。このような材料の例には、液晶ポリマ（ＬＣＰ）やテフロンが含まれる。バイア１１３２は、基板１１０２や、フェライト本体１１１６の周囲の低ストレス材料を貫通し、比較的大きな電力量を伝送する。基板１１０２は、高湿及び高温であっても、バイア１１３２の間に比較的大きな電気絶縁を提供することができる。

電流結合導体１１３４及び電流結合バイア１１３２は、図７の電流結合部１０１０で表わされる導電路１００２（図７参照）の一部を提供する。例えば、電流結合導体１１３４及び電流結合バイア１１３２は、フェライト本体１１１６の周りの電流分岐バイア１１２８，１１３０を通って電流結合導体１１３４に別々に伝送される第１及び第２の電流部分（Ｉ₁，Ｉ₂）を結合する。

デバイス１１００は、電流結合導体１１３４により第１及び第２の電流部分（Ｉ₁，Ｉ₂）から結合される電流（Ｉ）を受ける出力導体１１３６を有する。図示の実施形態において、出力導体１１３６は平面導電体として形成される。出力導体１１３６は、上面１１０６（図８参照）及び下面１１０４（図８参照）の間に配置された基板１１０２（図８参照）の１層以上の副層上の平面導電トレースとして付着される。

図９に示されるように、出力導体１１３６は、フェライト本体１１１６の開口１１１８の少なくとも一部及びフェライト本体１１１６の下に延びる。例えば、出力導体１１３６の少なくとも一部は、垂直方向１１２０（図８参照）に沿ってすなわち垂直方向１１２０と平行に基板１１０２（図８参照）の下面１１０４（図８参照）及びフェライト本体１１１６の間に配置される。そして、出力導体１１３６の少なくとも一部は、垂直方向１１２０に沿って基板１１０２の下面１１０４及び開口１１１８の間に配置される。或いは、出力導体１１３４の少なくとも一部は、垂直方向１１２０に沿ってすなわち垂直方向１１２０と平行に基板１１０２の上面１１０６（図８参照）及びフェライト本体１１１６の間に配置されてもよい。そして、出力導体１１３６の少なくとも一部は、垂直方向１１２０に沿って基板１１０２の上面１１０６及び開口１１１８の間に配置されてもよい。

導電バス１１３８や導電バス１１４０（図８参照）は、出力導体１１３６に結合されると共に、基板１１０２のそれぞれ上面１１０６及び下面１１０４で、又は上面１１０６及び下面１１０４に沿って露出する。導電バイア１１４２は、バス１１３８，１１４０を互いに結合させることができる。或いは、出力導体１１３６は、基板１１０２の上面１１０６又は下面１１０４上に配置されてもよい。導電バス１１３８，１１４０は、デバイス１１００からの第１及び第２の電流部分（Ｉ₁，Ｉ₂）から結合された電流（Ｉ）を出力する。回路は、１以上のバス１１３８，１１４０に導電結合され、結合電流（Ｉ）を受ける。

作動時において、デバイス１１００は、電気回路から電流（Ｉ）を受けると共に、入力導体１１１０に沿って電流（Ｉ）を入力バイア１１２４に伝送する。入力バイア１１２４は、フェライト本体１１１６の開口１１１８を通って電流（Ｉ）を伝送する。電流（Ｉ）は、入力バイア１１２４を通って電流分岐導体１１２６に流れる。電流分岐導体１１２６は、電流（Ｉ）を第１及び第２の電流部分（Ｉ₁，Ｉ₂）に分割する。第１電流部分（Ｉ₁）はフェライト本体１１１６の外側で電流分岐バイア１１２８の第１組１２００により伝送され、第２電流部分（Ｉ₂）はフェライト本体１１１６の外側で電流分岐バイア１１３０の第２組１２０２により伝送される。電流分岐バイア１１２８，１１３０は、電流部分（Ｉ₁，Ｉ₂）を電流分岐導体１１３４に導電させる。電流分岐導体１１２６及び電流分岐バイア１１２８を通って電流結合導体１１３４への電流部分（Ｉ₁，Ｉ₂）の流れは、フェライト本体１１１６を螺旋状に囲むコイルを通る電流の流れをほぼ追う。電流部分（Ｉ₁，Ｉ₂）は、電流結合導体１１３４が受けると共に、電流（Ｉ）に結合される。電流（Ｉ）は、電流結合バイア１１３２により電流結合導体１１３４から出力導体１１３６に伝送される。

図１０は、別の実施形態に係る平面インダクタデバイス１３００の斜視図である。デバイス１３００は、図８及び図９に示されたデバイス１１００と同様である。例えば、デバイス１３００は、バス１１１２，１１１４，１１３８，１１４０、導体１１１０，１１２６，１１３４，１１３６、バイア１１２４，１１２８（図９参照），１１３０，１１３２や、基板１１０２に埋め込まれたフェライト本体１１１６を有する。デバイス１１００及びデバイス１３００の一つの相違点は、デバイス１３００が追加の導電路１３０２，１３０４を有することである。図示の実施形態において、導電路１３０２，１３０４は、ワイヤボンディングによりデバイス１３００に結合されたワイヤを表わす。或いは、導電路１３０２，１３０４は、導電トレース、バス等の他の導体を表わす。

導電路１３０２は、バス１１１２及び１以上の入力導体１１１０や入力バイア１１２４に結合される。一実施形態において、導電路１３０２は、バス１１１２に結合されたワイヤボンド、並びに入力導体１１１０及び入力バイア１１２４間のインタフェースである。導電路１３０２は、電流（Ｉ）がバス１１１２から入力バイア１１２４に伝送される追加の経路を提供する。図１０に示されるように、バス１１１２が受ける電流（Ｉ）は、入力導体１１１０及び導電路１３０２により入力バイア１１２４に伝送される。導電路１３０２を提供することにより、電流（Ｉ）が受ける経路の抵抗や、電流（Ｉ）が入力バイア１１２４を流れる際に生じ得る電力損失を低減することができる。図１０には示されていないが、導電路１３０２，１３０４と同様の導電路が、１以上の導体１１２６，１１３６に結合することができる。

導電路１３０４は、複数の位置で電流結合導体１１３４に結合される。例えば、導電路１３０４は、電流結合導体１１３４及び電流結合バイア１１３２間のインタフェースに結合されると共に、電流結合導体１１３４及び電流結合バイア１１３２間のインタフェースから離間した複数の位置の電流結合導体１１３４に結合される。導電路１３０４は、電流部分（Ｉ₁，Ｉ₂）が電流結合導体１１３４から電流結合バイア１１３２に伝送される追加の経路を提供する。導電路１３０４を提供することにより、電流部分（Ｉ₁，Ｉ₂）が受ける経路の抵抗や、電流部分（Ｉ₁，Ｉ₂）が電流結合導体１１３４や電流結合バイア１１３２により電流（Ｉ）に結合される際に生じ得る電力損失を低減することができる。

図２１ないし図２３は、本明細書で説明される実施形態における導体や導電層を導電結合する異なる技法を示す。例えば、図２１ないし図２３に示される技法は、デバイス１１００（図８参照）やデバイス１３００（図１０参照）の１以上の導体１１１０,１１２６,１１３４,１１３６（図８参照）を導電結合するために用いられる。

図２１を参照すると、導電層すなわち導体２４００，２４０２及び導電層すなわち導体２４０４，２４０６は、導電マイクロバイア２４０８を用いて互いに結合される。別の実施形態において、基板の異なる層に配置された導電層すなわち導体２４００，２４０２間や導電層すなわち導体２４０４，２４０６間の導電結合は、基板の厚さ全体を貫通するスルーホールの部分を表わす。図２１に示される図は、導体２４００，２４０２が導体２４０４，２４０８から分離した状態の分解図である。導体２４００，２４０２は互いに対面する縁２４１０，２４１２に沿って結合された縁結合導体であり、導体２４０２，２４０６は互いに対面する縁２４１４，２４１６に沿って結合された縁が結合されたりオフセットされた広い側が結合されたりした導体である。マイクロバイア２４０８で導体２４００，２４０２及び導体２４０４，２４０６を結合することにより、導体２４００，２４０２，２４０４，２４０６を用いて伝送された電流量を増大させたり、導体２４００，２４０２，２４０４，２４０６間の誘導結合を変更したりすることができる。

図２２を参照すると、導電層すなわち導体２５００，２５０２，２５０４は、複数の方法で導電結合される。図２２に示される図は、導体２５０２，２５０４が導体２５００から分離した状態の分解図である。例えば、導体２５００は、導体２５０２，２５０４に縁結合される。導体２５０２，２５０４は、ワイヤボンド２５０６により互いに導電結合される。

図２３を参照すると、導電層すなわち導体２６００，２６０２は縁結合された導体である。図２３に示される図は、導体２６００，２６０２が互いに分離した状態の分解図である。導体２６００，２６０２は、複数の位置で対応する導体２６００，２６０２に結合されたワイヤボンド２６０４，２６０６を有する。ワイヤボンド２６０４，２６０６の追加により、導体２６００，２６０２の電流搬送能力が増大する。

図１１は、一実施形態に係るフェライト本体１４００の平面図である。フェライト本体１４００は、本明細書で説明された１以上の実施形態のフェライト本体として使用される。例えば、フェライト本体１４００は、フェライト本体１１０（図１参照）、フェライト本体３１０（図３参照）、フェライト本体５１０（図５参照）、フェライト本体１０１６（図７参照）又はフェライト本体１１１６（図８参照）として用いられる。フェライト本体１１０，３１０，５１０を参照すると、これらのフェライト本体１１０，３１０，５１０は、フェライト本体１４００の部分を表わす。例えば、１個以上のフェライト本体１１０，３１０，５１０は、図１１に示されるフェライト本体１４００の小区分を表わす。

フェライト本体１４００は、金属や磁性材料を有するか、これらの材料から形成される。一実施形態において、フェライト本体１４００は、NiZn又はMnZn等の比較的柔らかいフェライトを有するか、そのフェライトから形成される。或いは、異なる材料又は異なる合金を用いてもよい。フェライト本体１４００は、図示の実施形態では中央開口１４０２を囲む環状の形状を有する。或いは、フェライト本体１４００は別の形状を有してもよい。フェライト本体１４００は、複数の部分１４０４，１４０６に分割される。例えば、フェライト本体１４００は２個のＵ形状部１４０４，１４０６を有し、Ｕ形状部１４０４は対向する両端１４０８，１４１０間の円弧経路に沿って延びており、Ｕ形状部１４０６は対向する両端１４１２，１４１４間の円弧経路に沿って延びている。

図示の実施形態において、Ｕ形状部１４０４の両端１４０８，１４１０は、Ｕ形状部１４０６の両端１４１２，１４１４に対面する。端部１４０８，１４１２及び端部１４１０，１４１４は、バッファ層１４１６により互いに分離される。バッファ層１４１６は、Ｕ形状部１４０４，１４０６を互いから分離する。バッファ層１４１６は、非導電材料や非磁性材料から形成されてもよい。例えば、バッファ層１４１６は、エポキシ樹脂等の誘電材料から形成されてもよい。

バッファ層１４１６は、フェライト本体１４００を複数部分１４０４，１４０６に分割してフェライト本体１４００の飽和状態を低減する。例えば、１個以上の導電コイルがフェライト本体１４００の周りを螺旋状に巻回し、（図示し上述した１個以上のデバイス１００，３００，５００，１０００，１１００，１３００等における）フェライト本体１４００の周りで電流を伝送すると、電流は、フェライト本体１４００が飽和する十分に大きな磁束をフェライト本体１４００内に発生させる。フェライト本体を囲む導電コイルに伝送された電流の更なる増加によりフェライト本体１４００内の磁束が対応して増加しない場合は、フェライト本体１４００は飽和する。バッファ層１４１６は、フェライト本体１４００内の磁束が部分１４０４，１４０６間を流れることができないように、フェライト本体１４００の部分１４０４，１４０６を分離する。この結果、フェライト本体１４００内の磁束は、フェライト本体１４００の周りを比較的大電流が流れても減少する。

一実施形態において、フェライト本体１４００は、基板内に配置された後、複数の部分１４０４，１４０６に切断される。例えば、フェライト本体１４００の周りに螺旋状に巻回された導電コイルを有する電気回路が形成された後、基板に既に埋め込まれたフェライト本体１４００の一部をパンチ装置又は鋸板を用いて比較的高精度で切断する。フェライト本体１４００の切断は１箇所でも多数の箇所でもよい。例えば、フェライト本体１４００は、２０１１年２月１６日出願の「磁性部品を有する平面電子デバイス及び電子デバイスの製造方法」という名称の米国特許出願第１３／０２８９４９号明細書（以下、「９４９出願」という）に記載された方法で基板に埋め込まれてもよい。９４９出願の説明に関連して、フェライト本体１４００は、９４９出願のフェライト本体２００と同様の方法で９４９出願の基板１０４の封止材料３０４内に埋め込まれてもよい。

別の実施形態において、フェライト本体１４００を含む基板に機械的厚量を印加し、フェライト本体１４００にクラックすなわち割れ目を形成してもよい。例えば、フェライト本体１４００を通る定まった量の細いクラックが成長するのに十分な力を与えるよう、圧力が印加される。図示の実施形態ではフェライト本体１４００は連続した形状であるので、圧力印加はフェライト本体１４００の両端にクラックを成長させ、フェライト本体１４００を連続体から非連続体に変える。

図１２は、一実施形態に係る多層平面インダクタデバイス１５００の平面図である。デバイス１００（図１参照）の基板１０２（図１参照）と同様に、デバイス１５００は基板１５０２を具備し、基板１５０２は、下面１０６（図１参照）と同様の下面（図１２には図示せず）から反対側の上面１５０４まで垂直方向に延びる厚さ寸法を有する。厚さ寸法は、2.5mm以下、2.0mm以下、1.0mm以下又は他の距離等、比較的小さい。或いは、厚さ寸法はより大きな距離であってもよい。基板１５０２は、互いに垂直方向に積み重ねられた複数の誘電層１７００（図１４参照）で形成されてもよい。図１２に示されるように、誘電層１７００は互いに平行に向く。デバイス１５００は、基板１５０２の厚さ寸法内に全体が配置されるフェライト本体１５０６を具備する。図示の実施形態において、フェライト本体１５０６は、内部開口１５０８の周りに延びる環状の形状を有する。或いは、フェライト本体１５０６は異なる形状を有してもよい。

図１２を続けて参照すると、図１３はデバイス１５００の斜視図であるが、図１３には基板１５０２が示されていない。図１４は、デバイス１５００の分解図である。図１４には、フェライト本体１５０６が示されていない。基板１５０２は、互いに挟まれた複数の誘電層１７００（図１４参照）を有する多層体であってもよい。例えば、基板１５０２は、様々な誘電層１７００を形成するＦＲ−４やエポキシ材料製の複数の層を有する。誘電層１７００は、参照番号１７００と個別に称され、また、参照符号１７００Ａ，１７００Ｂ，１７００Ｃ，１７００Ｄと個別に称される。図１４には４層のみの誘電層１７００が図示されるが、より多い誘電層１７００を設けてもよい。例えば、複数の誘電層１７００は、誘電層１７００Ａ及び１７００Ｂの間、誘電層１７００Ｂ及び１７００Ｃの間や、誘電層１７００Ｃ及び１７００Ｄの間に設けられてもよい。図示の実施形態において、複数の誘電層１７００は、誘電層１７００Ｂ及び１７００Ｃの間に設けられる。誘電層１７００Ｂ及び１７００Ｃの間の誘電層１７００は、上述したように、フェライト本体１５０６を受容するキャビティを形成するために開口を有してもよい。

デバイス１５００は、複数の導体１５１０，１６００，１６０２，１６０４及び導電バイア１５１２，１５１４，１６０６，１６０８を具備する。導体１５１０，１６００，１６０２，１６０４は、導電トレース等の導電層として示される。或いは、上述したように、導体１５１０，１６００，１６０２，１６０４は、ワイヤボンド等の１個以上の他の導電体を有する。導体１５１０は、基板１５０２の上面１５０４（図１２参照）に又は上面１５０４付近に配置された外部上側導体１５１０と称される。例えば、外部上側導体１５１０は、基板１５０２の上面１５０４上に、又は上面１５０４の下に配置された誘電層１７００Ａ上に配置された導電トレースを有する。外部上側導体１５０１は、概括的に参照符号１５１０で参照され、個別に参照符号１５１０Ａ，１５１０Ｂ，１５１０Ｃ等で参照される。一実施形態において、１個以上の導体１５１０，１６００，１６０２，１６０４は、図１５、図１９や図２０に関連して以下に説明するものと同様にワイヤボンドに結合されたり、ワイヤボンドに置換されたりできる。導体１６０２は、基板１０２（図１参照）の下面１０６（図１参照）に又は下面１０６付近等の、基板１５０２（図１２参照）の下面に又は下面付近に配置された外部下側導体１６０２と称される。例えば、外部下側導体１６０２は、基板１５０２の下面上に、又は下面の上に配置された誘電層１７００Ｄ上に配置された導電トレースを有する。外部下側導体１６０２は、概括的に参照符号１６０２で参照され、個別に参照符号１６０２Ａ，１６０２Ｂ，１６０２Ｃ等で参照される。

導体１６００は、基板１５０２内に配置された内部上側導体１６００と称される。例えば、内部上側導体１６００は、外部上側導体１５１０を有する誘電層１７００Ａと基板１５０２の下面との間に配置された誘電層１７００Ｂ上に配置された導電トレースを有する。外部上側導体１６００は、概括的に参照符号１６００で参照され、個別に参照符号１６００Ａ，１６００Ｂ，１６００Ｃ等で参照される。

導体１６０４は、基板１５０２内に配置された内部下側導体１６０４と称される。例えば、内部下側導体１６０４は、外部下側導体１６０２を有する誘電層１７００Ｄと内部上側導体１６００を有する誘電層１７００Ｂとの間に配置された誘電層１７００Ｃ上に配置された導電トレースを有する。外部下側導体１６０４は、概括的に参照符号１６０４で参照され、個別に参照符号１６０４Ａ，１６０４Ｂ，１６０４Ｃ等で参照される。

バイア１５１２，１５１４，１６０６，１６０８は、導体１５１０，１６００，１６０２，１６０４を導電結合するよう基板１５０２を垂直方向に貫通する。バイア１５１２は、フェライト本体１５０６の開口１５０８の内側に配置された内部バイア１５１２の第１内部組と称される。内部バイア１５１２は、外部上側導体１５１０を外部下側導体１６０２に導電結合する。バイア１５１４は、フェライト本体１５０６の外側に配置された外部バイア１５１４の第１外部組と称される。例えば、バイア１５１２及びバイア１５１４は、フェライト本体１５０６の対向する両側に配置される。外部バイア１５１４は、外部上側導体１５１０を外部下側導体１６０２に導電結合する。内部バイア１５１２は、概括的に参照符号１５１２で参照され、個別に参照符号１５１２Ａ，１５１２Ｂ，１５１２Ｃ等で参照される。外部バイア１５１４は、概括的に参照符号１５１４で参照され、個別に参照符号１５１４Ａ，１５１４Ｂ，１５１４Ｃ等で参照される。

バイア１６０６は、フェライト本体１５０６の開口１５０８の内側に配置された内部バイア１６０６の第２内部組と称される。内部バイア１６０６は、内部上側導体１６００を内部下側導体１６０４に導電結合する。バイア１６０８は、フェライト本体１５０６の外側に配置された外部バイア１６０８の第２外部組と称される。例えば、内部バイア１６０６及び外部バイア１６０８は、フェライト本体１５０６の対向する両側に配置される。外部バイア１６０８は、内部上側導体１６００を内部下側導体１６０４に導電結合する。内部バイア１６０６は、概括的に参照符号１６０６で参照され、個別に参照符号１６０６Ａ，１６０６Ｂ，１６０６Ｃ等で参照される。外部バイア１６０８は、概括的に参照符号１６０８で参照され、個別に参照符号１６０８Ａ，１６０８Ｂ，１６０８Ｃ等で参照される。

導体１５１０，１６００，１６０２，１６０４及びバイア１５１２，１５１４，１６０６，１６０８は、フェライト本体１５０６の周りに螺旋状に延びる１個以上の導電コイルを形成するよう導電結合される。例えば、導体１５１０，１６００，１６０２，１６０４及びバイア１５１２，１５１４，１６０６，１６０８は、フェライト本体１５０６の周りを螺旋状に巻回する内部導電コイル１６１０及び外部導電コイル１６１２を形成することができる。この結果、各コイル１６１０，１６１２は、フェライト本体１５０６の開口１５０８を貫通すると共に、フェライト本体１５０６の開口１５０８に戻る前にフェライト本体１５０６の外部の周りを巻回する。導電コイル１６１０，１６１２は、一実施形態では互いに導電結合されていない。例えば、導電コイル１６１０，１６１２は、各導電コイル１６１０，１６１２に結合された共通の導電体を有していない。導電コイル１６１０，１６１２は、変成器又はチョークにあるように、一方のコイル１６１０又は１６１２から他方のコイル１６１２又は１６１０に電気エネルギーを誘導伝送することができる。

一実施形態において、外部上側導体１５１０、外部下側導体１６０２、第１内部バイア１５１２及び第１外部バイア１５１４は、外部導電コイル１６１２及び内部上側導体１６００を形成する。内部下側導体１６０４、第２内部バイア１６０６及び第２外部バイア１６０８は、内部導電コイル１６１０を形成する。外部導体１５１０，１６０２は、互いに対して斜めを向き、すなわち傾斜する方向に長い。第１内部バイア１５１２及び第１外部バイア１５１４は、異なる外部導体１５１０，１６０２に結合されて外部導電コイル１６１２を形成することができる。図１４に示されるように、例えば、外部上側導体１５１０Ａは、内部バイア１５１２Ａに導電結合される。第１内部バイア１５１２Ａは、外部上側導体１５１０Ａを外部下側導体１６０２Ａに導電結合する。外部下側導体１６０２Ａもまた外部バイア１５１４Ａに導電結合される。第１外部バイア１５１４Ａは外部上側導体１５１０Ｂに導電結合される。外部上側導体１５１０Ｂは第１内部バイア１５１２Ｂに導電結合される。第１内部バイア１５１２Ｂは、外部上側導体１５１０Ｂを外部下側導体１６０２Ｂに導電結合する。第１内部バイア１５１２及び第１外部バイア１５１４が異なる外部上側導体１５１０を異なる外部下側導体１６０２に結合することが進行し、螺旋状の外部導電コイル１６１２を形成する。図示の実施形態において、外部導電コイル１６１２は、フェライト本体１５０６の周りを螺旋状に１２回巻回する。或いは、外部導電コイル１６１２は、フェライト本体１５０６の周りを異なる回数で螺旋状に巻回する。

同様に、第２内部バイア１６０６及び第２外部バイア１６０８は、異なる内部導体１６００，１６０４に結合されて内部導電コイル１６１０を形成することができる。図１４に示されるように、例えば、内部上側導体１６００Ａは、第２内部バイア１６０６Ａに導電結合される。第２内部バイア１６０６Ａは、内部上側導体１６００Ａを内部下側導体１６０４Ａに導電結合する。内部下側導体１６０４Ａは、第２内部バイア１６０６Ａ及び第２外部バイア１６０４Ａに導電結合される。第２外部バイア１６０８Ａは、内部下側導体１６０４Ａを異なる内部上側導体１６００Ｂに導電結合する。内部上側導体１６００Ｂは、異なる内部下側導体１６０４Ｂに結合された異なる内部バイア１６０６Ｂに結合される。内部バイア１６０６及び外部バイア１６０６が異なる内部上側導体１６００を異なる内部下側導体１６０４に結合することが進行し、螺旋状の内部導電コイル１６１０を形成する。図示の実施形態において、内部導電コイル１６１０は、フェライト本体１５０６の周りを螺旋状に３２回巻回する。或いは、内部導電コイル１６１２は、フェライト本体１５０６の周りを異なる回数で螺旋状に巻回する。

導電コイル１６１０，１６１２は、電子回路に誘導部品を提供することができる。例えば、１以上の導電トレース、ワイヤ又は他の物体が導電コイル１６１０，１６１２に結合され、（例えば、導電コイル１６１０，１６１２が２回路間に電流を誘導伝送する）変成器、チョーク、バラン又は他の部品を形成してもよい。変成器、バラン、インダクタ、チョーク等の異なる誘導素子がデバイス１６００等を構成する際に、１以上の技法が図２１ないし図２３に図示された上述された導体又は導電層を導電結合する。ＤＳＬやイーサネット（登録商標）用途で用いられる変成器デバイスの場合、導体間の絶縁は、5000Ｖまでの電圧での絶縁等の比較的大きな絶縁電圧を提供することができる。或いは、絶縁は、別の電圧での比較的大きな絶縁電圧を提供してもよい。

図１５は、別の実施形態の平面インダクタデバイス１８００の断面図である。デバイス１８００は、図１２ないし図１４に示されたデバイス１５００と同様である。例えば、デバイス１８００は、平面基板１８０２内に配置された環状のフェライト本体１８０４を有する平面基板１８０２と、フェライト本体１８０４の周りに螺旋状に巻回する１個以上の導電コイル１８０６とを具備する。基板１８０２は、互いに対向する上面１８０８及び下面１８１０間に延びる。内部キャビティ１８１２は、上面１８０８及び下面１８１０間の基板１８０２内に配置される。フェライト本体１８０４はキャビティ１８１２内に位置する。図示の実施形態において、キャビティ１８１２は、可撓性エポキシ材料等の誘電材料１８１４で充填又はほぼ充填される。この結果、誘電材料１８１４は、キャビティ１８１２内でフェライト本体１８０４を少なくとも部分的に囲む。或いは、キャビティ１８１２は空気又は別の気体で充填又はほぼ充填されてもよい。この結果、空気又は気体は、キャビティ１８１２内でフェライト本体１８０４を少なくとも部分的に囲む。

図示の実施形態において、下側導電層１８１６は、基板１８０２の下面１８１０に配置される。例えば、下側導電層１８１６は、下面１８１０上に配置された導電トレースである。導電バイア１８２２は、下側導電層１８１６に結合され、基板１８０２を垂直方向に貫通する。バイア１８２２は、バイア１８２２に蓋をすることができるように、導電ペースト、若しくは別の導電充填材料又は非導電充填材料で充填される。導電蓋１８１８は、基板１８０２の上面１８０８上に配置され、バイア１８２２に導電結合する。図１５に示されるように、導電蓋１８１８は、基板１８０２の上面１８０８上で導電蓋１８１８が互いに接触しないように、互いに離間する。導電バイア１８２２は、導電蓋１８１８に結合される、金属、合金、半田又は他の導電体等の導電材料で充填されてもよい。

ワイヤボンド１８２０は、導電蓋１８１８に導電結合されて蓋１８１８間に導電路を提供する。ワイヤボンド１８２０は、導電ワイヤ等の細長の導電体である。一実施形態において、ワイヤボンド１８２０は、直径が10〜50μｍの金ワイヤで形成される。或いは、異なる径や異なる材料のワイヤボンド１８２０を用いてもよい。

導電コイル１８０６は、フェライト本体１８０４の周りに数回の巻線を形成する。図示の実施形態において、コイエル１８０６の巻線は、バイア１８２２、下側導電層１８１６、蓋１８１８及びワイヤボンド１８２０により形成される。誘電オーバーモールド層１８２４は、基板１８０２の上面１８０８の上に設けられる。オーバーモールド層１８２４は、ワイヤボンド１８２０及び蓋１８１を覆う、すなわち封止する。例えば、ワイヤボンド１８２０は、オーバーモールド層１８２４内に全体が配置される。オーバーモールド層１８２４は電気絶縁を提供することができる。別の実施形態において、ワイヤボンドは、下側導電層１８１６の代わりに又は下側導電層１８１６に追加して用いられてもよい。

図示の実施形態において、デバイス１８００への導電的アクセスは、オーバーモールド層１８２４を貫通する導電端子１８２６により提供される。例えば、レーザバイアや機械的バイアを用いて、オーバーモールド層１８２４を貫通する開口又はバイアが形成される。導電端子１８２６を形成するために、１個以上の蓋１８１８に導電結合された開口又はバイア内に導電体が配置されてもよい。

図１９は、別の実施形態の平面インダクタデバイス２２００の断面図である。デバイス２２００は、図１２ないし図１４に示されたデバイス１５００と同様である。例えば、デバイス２２００は、平面基板２２０２内に配置された環状のフェライト本体２２０４を有する平面基板２２０２と、フェライト本体２２０４の周りに螺旋状に巻回する１個以上の導電コイル２２０６とを具備する。基板２２０２は、互いに対向する上面２２０８及び下面２２１０の間を延びる。基板２２０２内に内部キャビティ２２１２が配置され、キャビティ２２１２内にフェライト本体２２０４が位置する。一実施形態において、内部キャビティ２２１２は、予め形成（例えば、基板２２０２が作成される際に形成）されてもよいし、フェライト本体２２０４が配置されるポストを具備してもよい。フェライト本体２２０４は、フェライト本体２２０４をキャビティ２２１２内へ及びポスト上に案内するテーパ付きインサートを用いることにより、所定位置へ機械的に振り込まれるか、吸着機械で配置されてもよい。或いは、別の技法を用いてもよい。ポストは、デバイス２２００用の支持枠を提供する。一実施形態において、上述したように、シリコーン等の低ストレス材料又は超低ストレス材料を用いてフェライト本体２２０４を取り囲むことができる。一実施形態において、デバイス２２００が比較的高電圧や高電流の用途に用いられる場合、基板やポストには特殊等級の材料が使用される。材料は、フェライト本体２２０４の周囲に密封又はほぼ密封の封止を提供すると共に、高信頼性にするために比較的ハロゲン量が小さく比較的ガラス束がない。このような材料の例には、液晶ポリマ（ＬＣＰ）やテフロンが含まれる。導電バイア２２１８は、基板２２０２や、フェライト本体２２０４の周囲の低ストレス材料を貫通し、比較的大きな電力量を伝送する。基板２２０２は、高湿及び高温であっても、バイア２２１８の間に比較的大きな電気絶縁を提供することができる。

図示の実施形態において、上側導電蓋２２１４及び下側導電蓋２２１６は、基板２２０２の上面２２０８上に配置され、基板２２０２を貫通する導電バイア２２１８に導電結合される。上側導電蓋２２１４は互いに接触しないように互いに離間したり、下側導電蓋２２１６は互いに接触しないように互いに離間したりする。導電バイア２２１８は、上側導電蓋２２１４及び下側導電蓋２２１６に結合される、金属、合金、半田又は他の導電体等の導電材料で充填されてもよい。

上側ワイヤボンド２２２０及び下側ワイヤボンド２２２２は、上側導電蓋２２１４及び下側導電蓋２２１６それぞれ導電結合されて上側導電蓋２２１４間及び下側導電蓋２２１６間に導電路を形成する。ワイヤボンド（図１５参照）と同様に、ワイヤボンド２２２０，２２２２は、導電ワイヤ等の細長の導電体である。導電コイル２２０６は、フェライト２２０４の周りに複数の巻線を形成する。一実施形態において、コイル２２０６の巻線は、バイア２２１８、下側導電蓋２２１６、上側ワイヤボンド２２２２、上側導電蓋２２１４及び上側ワイヤボンド２２２０により形成される。上側誘電オーバーモールド層２２２４や下側誘電オーバーモールド層２２２６は、上側ワイヤボンド２２２０や下側ワイヤボンド２２２及び上側導電蓋２２１４や下側導電蓋２２１６を覆う又は封止するよう設けられる。

図２０は、別の実施形態の平面インダクタデバイス２３００の断面図である。デバイス２３００は、図１２ないし図１４に示されたデバイス１５００及び図１９に示されたデバイス２２００と同様である。例えば、デバイス２３００は、平面基板２３０２、環状のフェライト本体２３０４、及びフェライト本体２３０４の周りに螺旋状に巻回する１個以上の導電コイル２３０６を具備する。図示の実施形態において、基板２３０２は、その厚さ内に配置された複数の内部導電層２３０８を具備する。内部導電層２３０８は、基板２３０２内に位置する１以上の導電トレースを有してもよい。また、基板２３０２は、バイア２２１８（図１９参照）と同様の導電バイア２３１０、上側導電蓋２２１４及び下側導電蓋２２１６（図１９参照）と同様の上側導電蓋２３２０及び下側導電蓋２３２２、並びに上側ワイヤボンド２２２０及び下側ワイヤボンド２２２２（図１９参照）と同様の上側ワイヤボンド２３２４及び下側ワイヤボンド２３２６を具備する。

デバイス２２００及びデバイス２３００の相違は、デバイス２３００のワイヤボンド２３２４，２３２６が基板２３０２のマイクロバイア２３２８により１層以上の内部導電層２３０８に導電結合される点である。マイクロバイア２３２８は、金属、合金等導電材料で充填されたりその導電材料でめっきされたりする、基板２３０２の溝又は穴を有する。マイクロバイア２３２８は、図２０に示されるように、全体が基板２３０２の厚さを貫通していない。例えば、マイクロバイア２３２８は、１層以上の内部導電層２３０８間や、内部導電層２３０８及び上側導電蓋２３２０又は下側導電蓋２３２２の間で、基板２３０２を部分的に貫通するのみである。

図１６は、別の実施形態の平面インダクタデバイス１９００の断面図である。デバイス１９００は、図１２ないし図１４に示されたデバイス１５００と同様である。例えば、デバイス１９００は、平面基板１９０２内に配置された環状のフェライト本体１９０４を有する平面基板１９０２と、フェライト本体１９０４の周りに螺旋状に巻回する１個以上の導電コイル１９０６とを具備する。基板１９０２は、互いに対向する上面１９０８及び下面１９１０の間を延びる。基板１９０２内の上面１９０８及び下面１９１０間に内部キャビティ１９１２が配置される。キャビティ１９１２内にフェライト本体１９０４が位置する。上側導電層１９１８、下側導電層１９１６及び導電バイア１９２２は、上述したようにフェライト本体１９０４の周りを螺旋状に巻回する導電コイル１９０６を形成する。

図示の実施形態において、キャビティ１９１２は、１以上の比較的高透磁率を有する材料で混合され、その材料を含む可撓性誘電材料１９１４で充填又は実質的に充填される。「高透磁率」材料には、少なくとも100の磁気相対透磁率（μｒ）を有する材料が含まれる。一実施形態において、フェライト本体１９０４は、コバルト、ニッケル、マンガン、クロム、鉄等の微粉末等の高透磁率粉末で混合されたエポキシ材料により少なくとも部分的に囲まれる。別の実施形態において、フェライト本体１９０４は設けられず、キャビティ１９１２は高透磁率の材料で混合された材料１９１４で充填されてもよい。材料１９１４及び高透磁率材料は、材料１９１４の周りに螺旋状に巻回された導電コイル１９０６により形成されるインダクタデバイス内のフェライト本体１９０４を高透磁率材料で置換してもよい。

上側高透磁率層１９２４及び下側高透磁率層１９２６は、基板１９０２の外側の上面１９０８及び下面１９１０上にそれぞれ配置される。高透磁率層１９２４，１９２６は、キャビティ１９１２内の材料１９１４と同様の１以上の高透磁率材料で混合され又はその高透磁率材料を有する可撓性誘電材料で形成されてもよい。高透磁率層１９２４，１９２６は、デバイス１９００からの磁束漏れを低減又は防止したり、デバイス１９００の有効透磁率を増大させたりすることができる。

図１７は、図１６に示された別の実施形態の平面インダクタデバイス１９００の断面図である。図示の実施形態において、１個以上の平面フェライトの平板（slab）２０００は、基板１９０２のキャビティ１９１２内に配置される。図１７に示されるように、平板２０００は、フェライト本体１９０４の上下に配置される。平板２０００は、キャビティ１９１２内の材料１９１４により所定位置に保持されてもよい。平板２０００は、コバルト、ニッケル、マンガン、クロム、鉄等のフェライト材料で形成され又はフェライト材料を有する平坦体である。一実施形態において、平板２０００は、厚さが8〜10μｍのフェライト材料板である。或いは、平板２０００は異なる厚さであってもよい。

図１７に示されるように、１枚以上の平板２０００は、上側層１９２４や下側層１９２６内に設けられる。例えば、基板１９０２の上面１９０８や下面１９１０のほぼ一部上に延びる平板２０００は、層１９２４，１９２６に保持されてもよい。平板２０００は、デバイス１９００からの磁束漏れを低減又は防止したり、デバイス１９００の有効透磁率を増大させたりすることができる。

一実施形態において、高透磁率材料を有する１以上の材料１９１４やフェライト平板２０００は、１個以上のデバイス１００，３００，５００，１１００，１５００（図１、図３、図５、図８及び図１２参照）に関連して設けられてもよい。例えば、１個以上のフェライト本体１１０，３１０，５１０，１１１６，１５０６（図１、図３、図５、図８及び図１２参照）は、高透磁率材料や１枚以上の平板２０００を有する誘電材料１９１４で充填又は実質的に充填されたキャビティ内に配置される。

図２４は、別の実施形態に係る平面インダクタデバイス７００の側面図である。デバイス７００は、図１に示されたデバイス１００等の本明細書に示し述べた１個以上のデバイスと同様であってもよい。例えば、デバイス７００は、上面７０６から反対側の下面７０８まで垂直方向に延びる厚さ寸法７０４を有する基板７０２を具備する。厚さ寸法７０４は、2.5mm以下、2.0mm以下、1.0mm以下又は他の距離等、比較的小さい。或いは、厚さ寸法７０４はより大きな距離であってもよい。また、デバイス７００は、基板７０２の厚さ寸法７０４内に全体が配置されたフェライト本体７１０を有する。一実施形態において、基板７０２は基板１０２（図１参照）のキャビティ１２０（図１参照）等の内部キャビティを有し、フェライト本体７１０はそのキャビティ内に配置される。

基板７０２は、垂直方向に互いに積み重ねられた複数の誘電層７１２から形成できる。図示の実施形態には１２層７１２のみが示されているが、より多数又はより少数の層７１２が設けられてもよい。層７１２は、ＦＲ−４、硬化エポキシ、ポリテトラフルオロエチレン、ＦＲ−１、ＣＥＭ−１、ＣＥＭ−３、熱可塑性プラスチック、スピンコーティングされたエポキシ樹脂等の誘電材料を有するか、それらの誘電材料で形成される。層７１２は、エポキシ等の１以上の接着剤により一緒に保持されて基板を形成する。

フェライト本体７１０は、複数の層７１２を貫通するように基板７０２内に配置される。フェライト本体７１０は層７１２の軸方向に整列したスルーホール８０２(図１９参照)内に位置するのに対し、残余は基板７０２の厚さ寸法７０４内に全体が配置される。或いは、フェライト本体７１０は、上面７０８により区画される平面の上や、下面７０６により区画される平面のしたに突出すること等により、基板７０２の厚さ寸法７０４の外側に突出してもよい。

図２４を続けて参照すると、図２５は、基板７０２の層７１２の部分集合８００の一実施形態の分解図である。部分集合８００は、基板７０２内で垂直方向に互いに積み重ねられた全ての層７１２より少ない数の層を有する。層７１２は、図２５には全体として参照番号７１２で参照され、個別には参照符号７１２Ａ，７１２Ｂ，７１２Ｃ，７１２Ｄで参照される。本明細書の説明は層７１２の部分集合８００に注目しているが、部分集合８００内の４層７１２以上に説明を適用してもよい。例えば、層７１２Ａ〜７１２Ｄの説明は、フェライト本体７１０が基板７０２の内側で貫通する全ての層７１２に適用してもよい。

図２５に示されるように、層７１２Ａ〜７１２Ｄは、中心軸８１０に沿って互いに軸方向に整列した孔８０２を有する。中心軸８１０は、基板７０２の厚さ寸法７０４が測定される方向と平行である。孔８０２は、フェライト本体７１０を受容する形状に形成される。例えば、孔８０２は、筒状のフェライト本体７１０が孔８０２内に配置できるように、十分に大きな直径を有する円形である。或いは、孔８０２は異なる形状を有してもよい。層７１２Ａ〜７１２Ｄは、フェライト本体７１０が孔８０２内に配置されると、各層７１２Ａ〜７１２Ｄにより区画される平面内でフェライト本体７１０を囲む。

層７１２Ａ〜７１２Ｄは、各層７１２Ａ〜７１２Ｄ内のフェライト本体７１０の周りに部分的に延びる導体８０４，８０６を有する。導体８０４，８０６は、層７１２Ａ〜７１２Ｄの上又は中に配置された導電トレース又は導電層として形成される。図２５に示されるように、各導体８０４，８０６は、対応する層７１２Ａ〜７１２Ｄの孔８０２の一部を囲む、すなわち孔８０２の一部の周りに延びる。各層７１２の導体８０４又は８０６は、同一の層７１２の孔８０２の外周全長より短い長さで延びる。図示の実施形態において、各導体８０４，８０６は、孔８０２の周囲の約180°の範囲の円弧近似形状を有する。或いは、導体８０４，８０６は、異なる形状を有したり、異なる角度の範囲で延びる、すなわち孔８０２の外周の異なる部分の周りに延びたりしてもよい。

導体８０４，８０６は導電マイクロバイア８０８に結合される。例えば、各導体８０４，８０６は、導体８０４，８０６と同じ層７１２内の第１マイクロバイア８０８から第２マイクロバイア８０８まで延びる。図２４に示されるように、マイクロバイア８０８は層７１２を貫通する。マイクロバイア８０８は１層以上の層７１２を貫通する垂直方向の導電路を提供するのに対し、導体８０４，８０６は個別の層７１２内の水平方向の導電路を提供する。図示の実施形態において、各導体８０４，８０６は層７１２内で水平方向の導電路を提供できるのに対し、各マイクロバイア８０８は垂直方向の導電路を提供する、すなわち層７１２の厚さ方向に相互接続する。埋め込まれたバイアとして図示されたマイクロバイア８０８は、基板７０２の上面７０８又は下面７０６では露出していない。或いは、１個以上のマイクロバイア８０８は、基板７０２の上面７０８又は下面７０６で露出してもよい。

層７１２のマイクロバイア８０８は、異なる層７１２内の導体８０４，８０６を互いに導電結合する。例えば、層７１２Ａのマイクロバイア８０８は、層７１２Ａを貫通して層７１２Ａの導体８０４を層７１２Ｂの導体８０６に導電結合する。同様に、層７１２Ｂのマイクロバイア８０８は、層７１２Ｂを貫通して層７１２Ｂの導体８０６を層７１２Ｃの導体８０４に導電結合する。図示の実施形態において、各マイクロバイア８０８は、隣接する異なる層７１２上又はそれらの層７１２内に配置された導体８０４，８０６を導電結合する。或いは、マイクロバイア８０８は、２層以上の層７１２を貫通し、隣接していない異なる複数の層７１２、又は１層以上の別の層７１２により互いに分離された複数の層７１２の導体８０４，８０６を導電結合する。

図２６は、一実施形態に係るインダクタデバイス７００の概略図である。デバイス７００は、導体８０４，８０６、マイクロバイア８０８及びフェライト本体７１０の相対位置をより明確にするために基板７０２（図２４参照）が除かれた状態で図２６に示される。導体８０４，８０６及びマイクロバイア８０８は、互いに導電結合されて、フェライト本体７１０の周りに螺旋状に巻回する多層導電コイル９００を形成する。図２６に示されるように、各導体８０４，８０６は、フェライト本体７１０の周囲に延びるコイル９００の巻線９０２の一部を形成する。「巻線」という語は、フェライト本体７１０の外周の周りに一回延びる、或いは円弧又は360°の非平面縁の範囲で延びるコイル９００の一部を包囲することを意味する。図示の実施形態において、各導体８０４，８０６は、約180°の円弧の範囲で延びる。この結果、組９０４，９０６がフェライト本体７１０の対向する両側に配置された状態で、異なる層７１２（図２４参照）のマイクロバイア８０８は、２組９０４，９０６のマイクロバイア８０８内で互いに垂直方向に整列する。或いは、導体８０４，８０６は、マイクロバイア８０８が垂直方向に互いに整列せず、すなわち単一組又は多数組のマイクロバイア８０８内で垂直方向に互いに整列しないように、より小さな角度又はより大きな角度の円弧の範囲で延びてもよい。

図２４に示されたデバイス７００の説明の戻ると、デバイス７００は、電子回路７１２に誘導素子を提供する。デバイス７００は、回路７１２に導電路を提供する導電トレース７１４やバイア７１６に導電結合される。トレース７１４及びバイア７１６が導体８０４，８０６及びマイクロバイア８０８により形成されたコイル９００（図２６参照）の対向する両端に回路７１２を結合するのに対し、トレース７１４及びバイア７１６は、コイル９００に沿った異なる点すなわち位置に回路７１２を結合してもよい。例えば、トレース７１４及びバイア７１６は、図２６に示される層７１２以外の層の導体８０４，８０６やマイクロバイア８０８に導電結合されてもよい。作動の際、回路７１２からの電流は、導体８０４，８０６及びマイクロバイア８０８により形成されたコイル９００を通って流れる。電流の少なくともある程度のエネルギーは、フェライト本体７１０内の磁気エネルギーとして蓄えられる。コイル９００は、電流から比較的高周波成分を濾波すること等により、回路７１２を通って流れる電流を遅延させたり、整形させたりすることに用いられてもよい。

１０００ 平面インダクタデバイス
１００２ 導電路
１００４ 入力部
１００６ 電流分岐部
１００８ コイル部
１０１０ 電流結合部
１０１２ 出力部
１０１４ 開口
１０１６ フェライト本体
１０１８ 導電コイル
１１００ 平面インダクタデバイス
１１０２ 基板
１１０４ 下面
１１０６ 上面
１１１０ 平面入力導体
１１１６ フェライト本体
１１１８ 開口
１１２４ 入力バイア
１１２６ 電流分岐導体
１１３０ 電流分岐バイア
１１３２ 電流結合バイア
１１３４ 電流結合導体
１１３６ 出力導体
１３０２，１３０４ 導電路（ワイヤボンド）
１４０４，１４０６ （フェライト本体の）部分
１４１６ バッファ層
Ｉ 電流
Ｉ₁ 第１電流部分
Ｉ₂ 第２電流部分

Claims (12)

1. 開口（１０１４，１１１８）の周囲に延びるフェライト本体（１０１６，１１１６）を具備する平面インダクタデバイス（１０００，１１００）であって、
   導電路（１００２）を具備し、
   前記導電路は、互いに接続された入力部（１００４）、電流分岐部（１００６）、コイル部（１００８）、電流結合部（１０１０）及び出力部（１０１２）を有し、
   前記入力部は、前記フェライト本体の前記開口に向かって延びており、
   前記電流分岐部は、前記導電路に結合されると共に互いに並列に配置された複数の導電コイル（１０１８）を有し、
   前記コイル部は、前記フェライト本体の周囲に螺旋状に巻回された前記導電コイルを有し、
   前記電流結合部は、互いに結合された前記導電コイルを有し、
   前記出力部は、前記フェライト本体から延びる結合された前記導電コイルを有することを特徴とする平面インダクタデバイス。
2. 前記導電路の前記入力部は、前記フェライト本体へ電流（Ｉ）を伝送し、
   前記電流分岐部は、前記電流を第１電流部分（Ｉ₁）及び第２電流部分（Ｉ₂）に分割し、
   前記コイル部は、異なる導電コイルの前記フェライト本体の周りに前記第１電流部分及び前記第２電流部分を別々に伝送し、
   前記電流結合部は、前記第１電流部分及び前記第２電流部分を結合後の電流に結合し、
   前記出力部は、前記デバイスから前記結合後の電流を伝送することを特徴とする請求項１記載の平面インダクタデバイス。
3. 前記導電路の前記入力部は、前記フェライト本体の上に配置された入力導体（１１１０）を有し、
   前記導電路の前記電流分岐部は、前記フェライト本体の下に配置された電流分岐導体（１１２６）を有し、
   前記導電路の前記電流結合部は、前記フェライト本体の上に配置された電流結合導体（１１３４）を有し、
   前記導電路の前記出力部は、前記フェライト本体の下に配置された出力導体（１１３６）を有することを特徴とする請求項１記載の平面インダクタデバイス。
4. 前記導電路は、前記入力導体を前記電流分岐導体に導電結合する１個以上の入力バイア（１１２４）を有することを特徴とする請求項３記載の平面インダクタデバイス。
5. 前記入力バイアは、前記フェライト本体の前記開口内に配置されていることを特徴とする請求項４記載の平面インダクタデバイス。
6. 前記導電路は、前記電流分岐導体を前記電流結合導体に導電結合する１個以上の電流分岐バイア（１１３０）を有することを特徴とする請求項３記載の平面インダクタデバイス。
7. 前記電流分岐バイアは前記フェライト本体の外側に配置されていることを特徴とする請求項６記載の平面インダクタデバイス。
8. 前記導電路は、前記電流分岐導体を前記出力導体に導電結合する１個以上の電流結合バイア（１１３２）を有することを特徴とする請求項３記載の平面インダクタデバイス。
9. 前記フェライト本体は、複数の部分（１４０４，１４０６）に分割されていることを特徴とする請求項１記載の平面インダクタデバイス。
10. 前記平面インダクタデバイスは、前記フェライト本体の前記複数の部分の間に配置されたバッファ層（１４１６）をさらに具備し、
    前記バッファ層は、非導電材料及び非磁性材料のうち少なくとも一方を有することを特徴とする請求項９記載の平面インダクタデバイス。
11. 前記入力部、前記電流分岐部、前記コイル部、前記電流結合部及び前記出力部のうち少なくとも一つに結合された１以上のワイヤボンド（１３０２，１３０４）をさらに具備することを特徴とする請求項１記載の平面インダクタデバイス。
12. 前記平面インダクタデバイスは、上面（１１０６）から反対側の下面（１１０４）まで延びる基板（１１０２）をさらに具備し、
    前記フェライト本体は、前記上面及び前記下面の間の前記基板内に配置されていることを特徴とする請求項１記載の平面インダクタデバイス。