JP2005019747A

JP2005019747A - インダクタンス素子とその製造方法

Info

Publication number: JP2005019747A
Application number: JP2003183442A
Authority: JP
Inventors: Toshiyuki Abe; 敏之阿部
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-06-26
Filing date: 2003-06-26
Publication date: 2005-01-20

Abstract

【課題】コイルの一部の構成を共通に用いることができることにより製造設備、工程、材料の共用が図れて経済化が達成されると共に、Ｑ値の高いインダクタンス素子とその製造方法を提供する。
【解決手段】各列に複数本ずつ２列に設けた側面導体１ａ〜１ｑと、上面導体３８〜４０と、下面導体４１〜４６とにより、ヘリカルコイルを構成する。片側または両側のコイル巻心方向に隣接する複数本の側面導体１ａ〜１ｑの下端または／および上端をパターニングにより形成された導体３６、３７により接続する。あるいは側面導体１ａ〜１ｑのうち片側の側面導体の一部の上端（下端）を、反対側の隣接する複数本の側面導体の上端（下端）に上面導体（下面導体）を介して並列接続する。
【選択図】図１１

Description

【０００１】
【発明の属する技術分野】
本発明は、各列に複数本ずつ２列に並列させた側面導体と、側面導体の上端間を橋架接続するようにパターニングにより形成された上面導体と、側面導体の下端間を橋架接続するように形成された下面導体とにより、ヘリカルコイルを構成したインダクタンス素子とその製造方法に関する。
【０００２】
【従来の技術】
電子回路を構成する場合、インダクタンス素子には種々のインダクタンス値を有するものが要求される。このような種々のインダクタンス値を有するインダクタンス素子の要求に応える場合、種々の方法がある。以下これについて説明する。ヘリカル構造のコイルにおけるインダクタンス値Ｌは下記の（１）式で示されるように、ヘリカルコイルの内径面積Ｓ、巻数ｎ、磁路長ｌ、比透磁率μ_ｒ（μ_０は真空の透磁率）を変化させることにより調整できる。
【０００３】
Ｌ＝μ_０μ_ｒ（Ｓ／ｌ）ｎ^２……（１）
（１）式から分かるように、コイルの内径面積Ｓを変えることにより、インダクタンス値Ｌを調整することができる。すなわちこの内径面積Ｓを小さくすると小さいＬ値が得られる。しかしこの内径面積Ｓを小さくすると、（２）式から明らかなように、Ｑ値を劣化させてしまい、Ｑ値を維持したままでのＬ値の調整ができない。
【０００４】
Ｑ＝ωＬ／Ｒ＝ωμ_０μ_ｒ（Ｓ／Ｒ）ｎ^２……（２）
一方、内径面積Ｓではなく、巻数ｎを単に変えることによりインダクタンス値Ｌを調整する場合、各インダクタンス値での導体数を変えなければならないので、構成部材の共通化ができず、コスト高になるという問題点がある。
【０００５】
また、単に磁路長ｌを変えてインダクタンス値Ｌを調整する場合も、巻数ｎを変える場合と同様に、積層構造で実現する場合の導体の厚みや絶縁層の厚みを変えなくてはならないので、構成部材の共通化ができいないため、コスト高になるという問題点がある。比透磁率μ_ｒを変える場合も絶縁層の材料を変えることになり、構成部材の共通化ができないため、同様にコスト高になる。
【０００６】
基本構造の共通化を図り、製造設備の共通化とそれに伴う経済化の要求に応えるため、特許文献１においては、プリント基板の上下面上の各平行導体をスルーホールで接続したヘリカルコイルからなるインダクタンス素子において、一方の面に設けた平行導体を短絡する導体パターンを設けて巻数を減らしたものが開示されている。
【０００７】
【特許文献１】
特開昭５５−０９１８０４号公報。
【０００８】
【発明が解決しようとする課題】
前記特許文献１に記載の構造においては、短絡する導体と短絡された一部の巻線部とで閉回路（迂回路）が構成され、この閉回路では、インダクタンス素子に流れる通常の電流に対して逆向きの電流が流れ、これによってＱ値を劣化させてしまうという不具合を生じている。
【０００９】
本発明は、上記問題点に鑑み、コイルの一部の構成を共通に用いることができることにより製造設備や工程の共用が図れて経済化が達成されると共に、Ｑ値の高いインダクタンス素子とその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
（１）本発明のインダクタンス素子は、各列に複数本ずつ２列に設けた側面導体と、該側面導体の上端間を橋架接続するようにパターニングにより形成された上面導体と、前記側面導体の下端間を橋架接続するように形成された下面導体とにより、ヘリカルコイルを構成し、底面および端面の少なくともいずれかに端子電極を設けたインダクタンス素子であって、
第一に、２列に並列した側面導体のうち、片側または両側のコイル巻心方向に隣接する複数本の側面導体の下端または／および上端をパターニングにより形成された導体により接続するか、
第二に、２列に並列した側面導体のうち、片側の側面導体の下端を、反対側の隣接する複数本の側面導体の下端に前記下面導体を介して並列接続するか、
第三に、２列に並列した側面導体のうち、片側の一部の側面導体の上端を、反対側の隣接する複数本の側面導体の上端に前記上面導体を介して並列接続するか、
上記第一ないし第三の少なくともいずれか１つの接続構造を有することにより、側面導体を個々の上面導体および下面導体に接続する場合の巻数より少ない巻数のコイルを構成したことを特徴とする。
【００１１】
（２）また、本発明のインダクタンス素子は、本発明前記（１）に記載のインダクタンス素子において、
前記上面導体のうち、並列接続される上面導体のパターン間は導体により埋め、並列接続される下面導体のパターン間は、対応する側面導体にそれぞれ対応する個々のパターンにより接続したことを特徴とする。
【００１２】
（３）また、本発明のインダクタンス素子は、前記（１）または（２）に記載のインダクタンス素子において、
前記インダクタンス素子の巻心方向の両端面と両端部の下面とに端子電極を形成し、前記側面導体のうち、インダクタンス素子の端面に近い側面導体の下端を、下面導体と同時に前記巻心方向に形成される導体により、前記端子電極の端面部と前記側面導体とを接続したことを特徴とする。
【００１３】
（４）本発明のインダクタンス素子の製造方法は、各列に複数本ずつ２列に設けた側面導体と、該側面導体の上端間を橋架接続するようにパターニングにより形成された上面導体と、前記側面導体の下端間を橋架接続するように形成された下面導体とにより、ヘリカルコイルを構成し、底面および端面の少なくともいずれかに端子電極を設けたインダクタンス素子の製造方法であって、
第一に、２列に並列した側面導体のうち、片側または両側のコイル巻心方向に隣接する複数本の側面導体の下端または／および上端をパターニングにより形成された導体により接続するか、
第二に、２列に並列した側面導体のうち、片側の側面導体の下端を、反対側の隣接する複数本の側面導体の下端に前記下面導体を介して並列接続するか、
第三に、２列に並列した側面導体のうち、片側の一部の側面導体の上端を、反対側の隣接する複数本の側面導体の上端に前記上面導体を介して並列接続するか、
上記第一ないし第三の少なくともいずれか１つの接続構造を採用し、その接続パターンを選択することにより、側面導体を個々の上面導体および下面導体に接続する場合の巻数より少ない任意の巻数のコイルを得ることを特徴とする。
【００１４】
【発明の実施の形態】
図１は本発明のインダクタンス素子の一実施の形態を示す斜視図、図２は本発明のインダクタンス素子を得るための前提となるコイルの構成を示す斜視図、図３はその電極の配置を示す平面図である。図２、図３において、１ａ〜１ｑは２列に複数本ずつ並列して設けられた側面導体である。２ａ〜２ｈは側面導体１ａ〜１ｑのうち、異なる列の対向するものの上端間を橋架接続するように、フォトリソ工法などによってパターニングされた上面導体である。３ａ〜３ｇは前記側面導体１ａ〜１ｑのうち、異なる列の対向するものに隣接するものの下端間を橋架接続するように上面導体２ａ〜２ｈと同様の工法で形成された下面導体である。これら側面導体１ａ〜１ｑ、上面導体２ａ〜２ｈ、下面導体３ａ〜３ｇにより、ヘリカルコイルを構成する。
【００１５】
４ａ、４ｂはこのインダクタンス素子のコイルの巻心方向の両端面の下部と端部の底面に連続して形成された端子電極である。５ａ、５ｂはインダクタンス素子の側面、端面をそれぞれ覆う絶縁層、５ｃは上面導体２ａ〜２ｈの上面を覆う絶縁層、５ｄは下面導体３ａ〜３ｇの下面を覆う絶縁層であり、これらは樹脂または樹脂に強度増大あるいは磁気特性などの電気的特性向上のための粉末を混合した複合材料からなる。
【００１６】
６ａ、６ｂはそれぞれインダクタンス素子の端面側の一方の側面導体１ａの下端と端子電極４ａ間、および側面導体１ｑの下端と端子電極４ｂとを接続する導体であり、これらの接続導体は下面導体３ａ〜３ｇと同時に形成される。
【００１７】
図４ないし図６は前記インダクタンス素子の製造方法の一例を示す図であり、本出願人の出願による特願２００３−２５１４２号に記載された方法である。この方法では、まず、樹脂材料あるいは樹脂に機能材料粉末を混合した複合材料を溶剤およびバインダに分散させてペ−スト状とし、図４（Ａ）の斜視図に示すように、前記側面導体１ａ〜１ｑを得るための金属箔１Ａ上に前記ペ−ストをドクタ−ブレ−ド法等により塗布し、乾燥して絶縁層７Ａを形成する。
【００１８】
この場合、金属箔１Ａとしては銅箔が好適であるが、ニッケル、銀、金、アルミニウムもしくはこれらの合金等を用いることができる。また、金属箔１Ａの好ましい厚みは、５〜７５μｍであり、また絶縁層７Ａの好ましい厚みは５〜１００μｍである。
【００１９】
前記絶縁層７Ａに使用する樹脂材料（ベースレジン）として、熱硬化性樹脂の場合には、エポキシ樹脂、フェノ−ル樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエ−テル（オキサイド）樹脂、ビスマレイミドトリアジン（シアネ−トエステル）樹脂、フマレ−ト樹脂、ポリブタジエン樹脂、ポリビニルベンジルエ−テル化合物樹脂等があげられる。
【００２０】
熱可塑性樹脂としては、ポリブタジエン樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレンエ−テル（オキサイド）樹脂、ポリエチレンテレフタレ−ト樹脂、ポリブチレンテレフタレ−ト樹脂、ポリエチレンサルファイド樹脂、ポリエ−テルエ−テルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂等があげられる。
【００２１】
これらの中でも、特に、フェノ−ル樹脂、エポキシ樹脂、低誘電率エポキシ樹脂、ポリブタジエン樹脂、ビスマレイミドトリアジン（シアネ−トエステル）樹脂、ビニルベンジル樹脂等がベ−スレジンとして好ましい。これらの樹脂は単独で使用しても良いし、２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。
【００２２】
樹脂に粉末を混合する場合、誘電率をあまり高くせず、高いＱを持たせるためには、樹脂材料に混合する誘電体粉末としては、シリカ、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸カルシウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチョップ、ガラスビ−ズ、カ−ボン繊維、酸化マグネシウム（タルク）等を用いることが好ましい。これらの樹脂は単独で使用しても良いし、２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。
【００２３】
また、樹脂材料に混合する機能材料粉末に磁性体を用いる場合は、フェライトとしては、Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ系等を用いることができ、なかでもＭｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系等が好ましい。また、前記機能材料粉末として磁性体として強磁性金属を用いることができる。この場合、カ−ボニル鉄、鉄−シリコン系合金、鉄−アルミニウム−珪素系合金（商標名：センダスト）、鉄−ニッケル系合金（商標名：パ−マロイ）、アモルファス系（鉄系、コバルト系）等を用いることが好ましい。
【００２４】
図４（Ａ）に示したように、絶縁層７Ａを設けた金属箔１Ａを、図４（Ｂ）の斜視図に示すように、例えば１０ｃｍ四方の広さに切断する。
【００２５】
次に図４（Ｃ）の部分斜視図に示すように、前記のようにして作製した金属箔１Ａと絶縁層７Ａからなるシートを熱圧着または必要な場合には接着層を介して積層し一体化して積層母材８を得る。この実施の形態においては、インダクタンス素子の１個分の厚みとなるセット９間に、絶縁層７Ａの厚みより大きな厚みの絶縁層１０を介在させて積層し一体化している。なお、この厚みの大きな絶縁層１０の厚みは１５０〜３５０μｍとすることが好ましい。
【００２６】
次に図４（Ｃ）に２点鎖線１１で示すように、積層方向に等間隔に切断し、図４（Ｄ）の全体斜視図に示すように、厚みｔが１個のインダクタンス素子の側面導体１ａ〜１ｑのサイズ（長さ）に相当する大きさ（後で研磨する場合には製品の側面導体１ａ〜１ｑの厚みは図示のｔより小さくなる）のシート状の素材１２を得た。また、該素材１２の積層方向を縦方向としたときの縦幅Ｌ内に複数個（前記サイズのインダクタンス素子の場合例えば数十個）のインダクタンス素子のターン数に相当する導体層数を有し、かつ横幅Ｗも複数個（前記サイズのインダクタンス素子の場合例えば数十個）のインダクタンス素子に相当するサイズとする。図４（Ｅ）は図４（Ｄ）の部分拡大斜視図である。
【００２７】
次に図５（Ａ）の全体斜視図および図５（Ｂ）の部分拡大図に示すように、前記コイルの側面導体１ａ〜１ｑの対向辺形成用の第一の有底溝１３を、積層方向に対して直角をなす方向にダイシングにより等間隔に研削する。
【００２８】
次に図５（Ｃ）の部分拡大斜視図に示すように、前記溝１３に絶縁材料１４を埋め込む。この絶縁材料１４には前記樹脂材料または樹脂に機能材料粉末を混合した複合材料を溶剤やバインダに分散させたものを用い、この絶縁材料１４の埋め込みは、溝１３の形成面に印刷等により塗布し、乾燥することにより行う。そしてこのようにして溝１３に絶縁材料１４を埋め込んだものの表面（製品では底面となる面側）を研磨して金属箔１Ａが絶縁材料１４により覆われた部分を除去すると同時に、表面を整面（平滑化）する。
【００２９】
次に図６（Ａ）の斜視図に示すように、前記溝１３に平行に、素子の側面形成用の第二の有底溝１５を、溝１３（絶縁材料１４）の間に研削により形成する。
【００３０】
次に図６（Ｂ）の部分拡大斜視図に示すように、前記有底溝１５に、前記側面の絶縁層５ａを形成するための絶縁材料１６を充填し、溝１５の開口側の面を研磨により整面する。
【００３１】
次に図６（Ｂ）のＨで示す厚み分、すなわち有底溝１３、１５の底部となる部分を研磨により削除し整面する。
【００３２】
次に図６（Ｃ）に示すように、整面化された上面、底面に、隣接する側面導体１ａ〜１ｑ間を接続するための上面導体２ａ〜２ｈとなる導体１７および下面導体３ａ〜３ｇとなる導体（図示せず）、接続導体６ａ、６ｂとなる導体２０（図７参照）をフォトリソ工法を用いて形成する。
【００３３】
図７は前記接続導体６ａ、６ｂに接続される端子電極４ａ、４ｂの形成工程を示す。前記上面導体２ａ〜２ｈ、下面導体３ａ〜３ｇ上にそれぞれ絶縁層５ｃ、５ｄを形成した後、レーザ等により、個々のチップ間に相当する個所に、前記接続導体６ａ、６ｂとなる導体２０の形成部分より深い溝２１を設ける。その後、フォトリソ工法およびその後のメッキにより端子電極４ａ、４ｂを形成する。その後、切断線２２に沿って切断すると共に、前記溝１５に充填した絶縁材料１６の中央部を長手方向に切断して個々のチップを得る。
【００３４】
図８ないし図１０は前記上面導体２ａ〜２ｈおよび下面導体３ａ〜３ｇの形成前に至るまでの素材の製造方法の他の例を示す図であり、本出願人の出願による特願２００２−２６２３７２号に記載された方法である。図８において、２４はコア基板であり、該コア基板２４は樹脂基板あるいは樹脂に機能材料粉末を混合した複合材料でなる基板によりなる。
【００３５】
本実施の形態においては、以下の工程により、前記コア基板２４の表裏面にフォトリソ工法を用いて帯状導体を形成する。まず図８（Ａ）に示すコア基板２４に対し、図８（Ｂ）に示すように、無電解メッキにより前記コア基板２４の全面に銅の下地膜２５を形成する。次に図８（Ｃ）、（Ｄ）に示すように、表裏面および周囲にレジスト２６を塗布し、露光およびレジスト除去により、帯状導体形成のための複数の溝状のレジスト除去部分２７を形成する。これらのレジスト除去部分２７は実際には数十組以上形成され、これらのレジスト除去部分２７の長さも数十以上のチップ分の長さに形成されるが、説明の便宜上少ない組数および長さに描いてある。
【００３６】
次に図９（Ａ）に示すように電解メッキにより前記レジスト除去部分２７の部分に銅による本メッキ層からなる帯状導体２９を形成する。その後図９（Ｂ）に示すようにレジスト２６および銅の下地膜２５を除去する。
【００３７】
次に帯状導体２９を形成したコア基板２４の両面に、図９（Ｃ）に示すように樹脂または樹脂に機能材料粉末を混合した複合材料でなる絶縁層３０を、印刷、スピンコートまたはシートの圧着あるいは接着により設ける。
【００３８】
次に図１０（Ａ）に示すように、前記コア基板２４の両面に帯状導体２９および絶縁層３０を形成した複数枚の板状素材３１を、接着性を有する絶縁層３２を介して積層して一体化し、このようにして得た積層コア基板３３をチップの高さに大略相当する幅ごとに切断線３４に沿って切断し、これにより図１０（Ｂ）に示すように、側面導体１ａ〜１ｑとなる帯状導体２９が板面に対して垂直に、縦横に複数のチップ分形成された素材３５としたものである。以下、図６（Ｃ）および図７で示した工程でチップを得ることができる。
【００３９】
本発明においては、前記図６（Ｃ）で示した上面導体２ａ〜２ｑや下面導体３ａ〜３ｇのパターンを変えることにより、個々の側面導体１ａ〜１ｑにそれぞれ１本ずつ上面導体２ａ〜２ｈや下面導体３ａ〜３ｇを接続する場合に比較して巻数を減少させてインダクタンス値を減少させたＱがほぼ一定のインダクタンス素子を得るものである。
【００４０】
図１１は本発明によるインダクタンス素子の一実施の形態を示す導体配置図であり、（Ａ）は上面導体、（Ｂ）は下面導体の配置を示す。図１１のものにおいては、端子電極４ａ側の側面導体１ｂを接続導体６ｃにより端子電極４ａに接続するとともに、コイルの巻心方向に隣接する側面導体１ｂ、１ｄ間も接続導体３６により接続する。端子電極４ｂ側の側面導体１ｐを接続導体６ｄにより端子電極４ｂに接続するとともに、コイルの巻心方向に隣接する側面導体１ｍ、１ｐ間も接続導体３７により接続する。これらの接続導体６ｃ、６ｄ、３６、３７は下面導体４１〜４６と同時に形成されるものである。
【００４１】
図１１において、下面導体４１〜４６は、例えば１つの側面導体１ａに対向する側面導体１ｂから２番目（１つ跳び）に隣接する側面導体１ｆに接続するという態様で、相手側の対向する側面導体の２番目に隣接する側面導体の下面に接続している。
【００４２】
このような下面導体４１〜４６の接続構造を採用し、上面導体としては、図示の態様ではなく、仮に側面導体の上端は対向するものどうし、すなわち１ａと１ｂ、１ｃと１ｄ…というふうに接続すれば、側面導体１ａ〜１ｑの同じ側に隣接するものどうしを２本ずつ並列接続した２つの並列接続コイルが得られることになり、３．７５ターンのものが得られることになる。
【００４３】
しかし図１１に示した実際の例では、上面導体３８は片側の２本の側面導体１ｂ、１ｄの上端と、対向する３本の側面導体１ａ、１ｃ、１ｅとに共通に並列接続されるように、側面導体間をそれぞれ接続する個々の上面導体間を導体で埋めた拡がりを持った板状パターンとしている。上面導体３９、４０も同様に拡がりを持った板状パターンとしており、上面導体３９は側面導体１ｆ、１ｈ、１ｊと側面導体１ｇ、１ｊ、１ｋが共通に並列接続されるようにパターン間が導体で埋められた拡がりのある板状パターンにより接続されている。この例では２．７５の巻数が得られる。このような構造では前記従来技術において説明した迂回路における逆流電流の発生がないため、Ｑ値の低下を防止できる上、抵抗Ｒの減少により損失が低減され、前記（２）式から、Ｑ値の向上が達成できる。
【００４４】
図１１の例において、上面導体３８〜４０は個々の側面導体１ａ〜１ｑの上端を１本ずつの上面導体で接続するのではなく、個々の上面導体パターン間を導体で埋める拡がりのあるパターンにより形成しているので、さらに抵抗が小さくなり、前記（２）式から損失の少ないＱ値の高いインダクタンス素子を得ることができる。
【００４５】
一方、下面導体については、端子電極４ａ、４ｂの下面部との対向面積を狭くすることにより、端子電極４ａ、４ｂと下面導体４１〜４６との浮遊容量による容量結合を低減させ、Ｑ値を高くすることができるので、下面導体４１〜４６はそれぞれ１本の側面導体に対応して１本の下面導体で接続するようにしている。
【００４６】
また、端子電極４ａ、４ｂと端部の側面導体１ｂ、１ｐとの接続導体６ｃ、６ｄは、コイル巻心方向に形成することにより、最短距離で接続する構造とし、これにより、６ｃ’で示すように、端子電極４ａの中央部で端子電極４ａに接続導体を接続する場合に比較して、接続導体６ｃ、６ｄと端子電極４ａ、４ｂとの容量結合を低減してＱ値の低下を防止している。また、接続導体６ｃ’で接続することとすれば、この接続導体６ｃ’の部分は端子電極４ａとの磁束の鎖交によりインダクタンス値の増大に寄与せず、単に抵抗Ｒを増大させる部分となるが、接続導体６ｃのようにこの部分の長さを短くすることによって抵抗Ｒを低くすることがで、その結果Ｑ値を高くすることもできるため、２重のＱ値向上効果が得られる。
【００４７】
このように、上面導体や下面導体のパターンを変えることで任意の巻数を得るようにすることにより、上面導体や下面導体の形成前までの工程や設備は共通に使用することができ、設備、工程、材料の兼用化が可能となる、経済化が達成できる。
【００４８】
図１２は本発明の他の実施の形態であり、上面導体４８は、個々のパターン間を導体により埋めた拡がりのある板状パターンとして、片側の１本の側面導体１ｂの上端を、他側の４本の側面導体１ａ、１ｃ、１ｅ、１ｇの上端に共通に並列接続している。また、上面導体４９は、片側の隣接する側面導体１ｄ、１ｆ、１ｈと、他側の隣接する側面導体１ｉ、１ｋ、１ｍとを共通に接続している。また、上面導体５０は、片側の隣接する４本の側面導体１ｊ、１ｌ、１ｏ、１ｑを、他側の１本の側面導体１ｐに、前記拡がりのある板状パターンで共通に並列接続している。
【００４９】
一方、側面導体の下端は、対向するものどうし、すなわち１ｃと１ｄ、１ｅと１ｆ……を、下面導体５１〜５６によりそれぞれ接続している。また、端子電極４ａ、４ｂ側の側面導体１ａ、１ｑとこれらにそれぞれ隣接する側面導体１ｃ、１ｏとを下面導体と同時に形成される接続導体３６Ａ、３７Ａにより接続している。この場合も２．７５の巻数が得られる。
【００５０】
図１３は本発明の他の実施の形態であり、両端の上面導体５７、６１は、対向する対向する各１本の側面導体１ａと１ｂ、１ｐと１ｑの上端どうしを接続し、他の上面導体５８（５９）（６０）は、それぞれ２本ずつの側面導体１ｃ、１ｅと１ｄ、１ｆ（１ｇ、１ｉと１ｈ、１ｊ）（１ｋ、１ｍと１ｌ、１ｏ）を共通に並列接続する構造としている。
【００５１】
一方、下面導体は、前記上面導体の配置に合わせて、両端部の下面導体６２（６７）は、片側の側面導体１ｂ（１ｐ）を他側の２本の側面導体１ｃ、１ｅ（１ｌ、１ｏ）に共通に並列接続し、他の下面導体６３〜６６は、対向するものの２番目に隣接する下面導体の下端どうしを接続する構造としている。この構成では巻数は４．７５となる。この構成によれば、前記実施の形態と同様の効果があげられる。ただし２本の側面導体を並列接続するための拡がりのある下面導体６２、６３が端子電極４ａ、４ｂに対向するので、その部分の容量結合がやや大きくなる傾向がある。
【００５２】
図１４は本発明の他の実施の形態であり、図１２における下面導体の構成を変え、下面導体７３、７４は個々の側面導体を接続するパターン間を導体で埋め、拡がりのある板状パターンとしたものである。すなわち下面導体７３（７４）は、側面導体１ｃ、１ｅ、１ｇと１ｄ、１ｆ、１ｈ（１ｉ、１ｋ、１ｍと１ｊ、１ｌ、１ｏ）とをそれぞれ１枚のパターンで共通に並列接続される構成を有する。この場合も巻数は２．７５である。
【００５３】
図１５は本発明の他の実施の形態であり、両端の上面導体７５（７９）は片側の１本の側面導体１ｂ（１ｐ）の上端を他側の３本の側面導体１ｃ、１ｅ、１ｇ（１ｊ、１ｌ、１ｏ）に個別の導体パターンで接続し、他の上面導体７６〜７８はそれぞれ個別の側面導体１ｄと１ｉ、１ｆと１ｋ、１ｈと１ｍの上端間を接続し、下面導体８１〜８６はそれぞれ対向する側面導体の下端間を接続したものである。このインダクタンス素子の巻数は２．７５である。この構成のものは、上面導体が、並列接続される上面導体７５、７９、および上面導体７６〜７８が個別の側面導体間に接続されるので、インダクタンス値は向上するが、抵抗が増大するので、結果的にはＱ値が他の実施の形態のものよりは低下する傾向がある。
【００５４】
図１１ないし図１５の各実施の形態におけるインダクタンスＬ値とＱ値を、１ＧＨｚにおいて測定した結果を次に示す。なお、サンプルのサイズは縦＝１．０ｍｍ、横＝０．５ｍｍ、高さ＝０．５ｍｍであり、各部の材料として下記のものを用いた。
【００５５】
素子の製造方法には図４〜図７で示した方法を用いた。また、側面導体１ａ〜１ｑに銅箔を用い、側面導体間の絶縁層７Ａや絶縁層１０として、ポリビニルエーテル化合物樹脂（ＶＢ）にシリカ粉末を２０ｖｏｌ％混合してなり、誘電率ε_ｒが２．９のものを用いた。コア部分となる絶縁材料１４や、側面の絶縁層５ａとなる絶縁材料１６には、ポリビニルエーテル化合物樹脂（ＶＢ）にシリカ粉末を６０ｖｏｌ％混合してなり、誘電率ε_ｒが３．４のものを用いた。上下の絶縁層５ｃ、５ｄには、エポキシ樹脂にシリカ粉末を３０ｖｏｌ％混合してなり、誘電率ε_ｒが３．６のものを用いた。
【００５６】
図１１の場合Ｌ＝１．９０ｎＨ、Ｑ＝６２．０
図１２の場合Ｌ＝２．０１ｎＨ、Ｑ＝５９．０
図１３の場合Ｌ＝２．７０ｎＨ、Ｑ＝６０．０
図１４の場合Ｌ＝１．８８ｎＨ、Ｑ＝５６．１
図１５の場合Ｌ＝２．１４ｎＨ、Ｑ＝５５．２
上記の結果から分かるように、図１１、図１２の場合の方が図１４、図１５の場合より高いＱ値が得られる。図１４の場合は、下面導体も拡がりのある板状に形成することによってインダクタンス値が低下する上、下面導体と端子電極４ａ、４ｂとの容量結合により、Ｑ値が低下するものと考えられる。また、図１５のように上面導体、下面導体の双方とも側面導体ごとにパターンを形成する場合には、抵抗が増大するので、図１２の場合よりＱ値が低くなるものと考えられる。
【００５７】
【発明の効果】
本発明によれば、種々の特性のインダクタンス素子を得る場合、側面導体を含む部分を共通に使用し、下面導体と上面導体のパターンを変えることでインダクタンス値が変わったインダクタンス素子を得ることができるので、種々の特性のインダクタンス値を得る場合、製造設備や製造工程あるいは材料の共通化が図れ、経済化が達成できる。また、コイルの途中を短絡させる構成ではなく、上面導体、下面導体などのパターンを変えることで巻数を変化させ、これによりインダクタンス値を変えるようにしたので、迂回路における逆電流の発生の問題を生じることなく、高いＱ値のインダクタンス値のインダクタンス素子を得ることができる。
【００５８】
また、上面導体として、個別パターン間を導体で埋めた板状パターンを採用して抵抗を低くし、下面導体については側面導体ごとに個別パターンを形成して端子電極との容量結合を小さくすれば、より高いＱ値を得ることができる。
【００５９】
また、端部の側面導体の下面と端子電極とを、コイル巻心方向に形成した接続導体によって最短距離で接続することにより、端子電極と接続導体との容量結合を小さくし、かつこの部分の抵抗を低くすることができるので、さらにＱ値の高いインダクタンス素子を得ることができる。
【図面の簡単な説明】
【図１】本発明によるインダクタンス素子の一実施の形態の外観を示す斜視図である。
【図２】本発明を実施する場合のコイルおよび端子の前提構成を示す透視斜視図である。
【図３】（Ａ）、（Ｂ）はそれぞれ図２のインダクタンス素子の上面導体、下面導体の配置を示す図である。
【図４】本発明のインダクタンス素子を得る場合の製造方法の一例の工程の一部を示す図である。
【図５】図４の工程の続きの工程を示す図である。
【図６】図５の工程の続きの工程を示す図である。
【図７】図６の工程の続きの工程を示す図である。
【図８】本発明のインダクタンス素子を得る場合の製造方法の他の例の工程の一部を示す図である。
【図９】図８の工程の続きの工程を示す図である。
【図１０】図９の工程の続きの工程を示す図である。
【図１１】（Ａ）、（Ｂ）はそれぞれ本発明によるインダクタンス素子の一実施の形態における上面導体、下面導体の配置を示す図である。
【図１２】（Ａ）、（Ｂ）はそれぞれ本発明によるインダクタンス素子の他の実施の形態における上面導体、下面導体の配置を示す図である。
【図１３】（Ａ）、（Ｂ）はそれぞれ本発明によるインダクタンス素子の他の実施の形態における上面導体、下面導体の配置を示す図である。
【図１４】（Ａ）、（Ｂ）はそれぞれ本発明によるインダクタンス素子の他の実施の形態における上面導体、下面導体の配置を示す図である。
【図１５】（Ａ）、（Ｂ）はそれぞれ本発明によるインダクタンス素子の他の実施の形態における上面導体、下面導体の配置を示す図である。
【符号の説明】
１ａ〜１ｑ：側面導体、１Ａ：金属箔、２ａ〜２ｈ：上面導体、３ａ〜３ｇ：下面導体、４ａ、４ｂ：端子電極、５ａ〜５ｄ：絶縁層、６ａ〜６ｄ：接続導体、７Ａ：絶縁層、８：積層母材、９：セット、１０：絶縁層、１１：切断線、１２：素材、１３、１５：有底溝、１４、１６：絶縁材料、１７：導体、２０：導体、２１：溝、２２：切断線、２４：コア基板、２５：下地膜、２６：レジスト、２７：レジスト除去部分、２９：帯状導体、３０：絶縁層、３１：板状素材、３２：絶縁層、３３：積層コア基板、３４：切断線、３５：素材、３６、３６Ａ、３７、３７Ａ：接続導体、３８〜４０：上面導体、４１〜４６：下面導体、４８〜５０：上面導体、５１〜５６：下面導体、５７〜６１：上面導体、６２〜６７：下面導体、７０〜７２：上面導体、７３、７４：下面導体、７５〜７９：上面導体、８１〜８６：下面導体

Claims

各列に複数本ずつ２列に設けた側面導体と、該側面導体の上端間を橋架接続するようにパターニングにより形成された上面導体と、前記側面導体の下端間を橋架接続するように形成された下面導体とにより、ヘリカルコイルを構成し、底面および端面の少なくともいずれかに端子電極を設けたインダクタンス素子であって、
第一に、２列に並列した側面導体のうち、片側または両側のコイル巻心方向に隣接する複数本の側面導体の下端または／および上端をパターニングにより形成された導体により接続するか、
第二に、２列に並列した側面導体のうち、片側の側面導体の下端を、反対側の隣接する複数本の側面導体の下端に前記下面導体を介して並列接続するか、
第三に、２列に並列した側面導体のうち、片側の一部の側面導体の上端を、反対側の隣接する複数本の側面導体の上端に前記上面導体を介して並列接続するか、
上記第一ないし第三の少なくともいずれか１つの接続構造を有することにより、側面導体を個々の上面導体および下面導体に接続する場合の巻数より少ない巻数のコイルを構成したことを特徴とするインダクタンス素子。
請求項１に記載のインダクタンス素子において、
前記上面導体のうち、並列接続される上面導体のパターン間は導体により埋め、並列接続される下面導体のパターン間は、対応する側面導体にそれぞれ対応する個々のパターンにより接続したことを特徴とするインダクタンス素子。
請求項１または２に記載のインダクタンス素子において、
前記インダクタンス素子の巻心方向の両端面と両端部の下面とに端子電極を形成し、前記側面導体のうち、インダクタンス素子の端面に近い側面導体の下端を、下面導体と同時に前記巻心方向に形成される導体により、前記端子電極の端面部と前記側面導体とを接続したことを特徴とするインダクタンス素子。
各列に複数本ずつ２列に設けた側面導体と、該側面導体の上端間を橋架接続するようにパターニングにより形成された上面導体と、前記側面導体の下端間を橋架接続するように形成された下面導体とにより、ヘリカルコイルを構成し、底面および端面の少なくともいずれかに端子電極を設けたインダクタンス素子の製造方法であって、
第一に、２列に並列した側面導体のうち、片側または両側のコイル巻心方向に隣接する複数本の側面導体の下端または／および上端をパターニングにより形成された導体により接続するか、
第二に、２列に並列した側面導体のうち、片側の側面導体の下端を、反対側の隣接する複数本の側面導体の下端に前記下面導体を介して並列接続するか、
第三に、２列に並列した側面導体のうち、片側の一部の側面導体の上端を、反対側の隣接する複数本の側面導体の上端に前記上面導体を介して並列接続するか、
上記第一ないし第三の少なくともいずれか１つの接続構造を採用し、その接続パターンを選択することにより、側面導体を個々の上面導体および下面導体に接続する場合の巻数より少ない任意の巻数のコイルを得ることを特徴とするインダクタンス素子の製造方法。