JP2000040620A - インダクタ及び該インダクタを使用した回路装置 - Google Patents
インダクタ及び該インダクタを使用した回路装置Info
- Publication number
- JP2000040620A JP2000040620A JP10209589A JP20958998A JP2000040620A JP 2000040620 A JP2000040620 A JP 2000040620A JP 10209589 A JP10209589 A JP 10209589A JP 20958998 A JP20958998 A JP 20958998A JP 2000040620 A JP2000040620 A JP 2000040620A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- pattern group
- linear conductor
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 本発明は、大きなインダクタンス値を得るこ
とが可能なインダクタを提供する。 【解決手段】 印刷配線基板２内に埋設した無端状磁性
体層３と、印刷配線基板２の表面に分離配置に、かつ、
全体として前記無端状磁性体層３の形状に対応する形状
を呈するように形成した所定数の線状導体パターン４ａ
等からなる表面パターン群４と、印刷配線基板２の裏面
に分離配置に、かつ、全体として前記無端状磁性体層３
の形状に対応する形状を呈するように形成した所定数の
線状導体パターン５ａ等からなる裏面パターン群５と、
前記印刷配線基板２に設けた表面パターン群４、裏面パ
ターン群５の各線状導体パターン４ａ、５ａ等の端部同
士を順に接続し前記無端状磁性体層３の回りを巻回する
コイル部７を形成するスルーホール群６とを有するもの
である。
とが可能なインダクタを提供する。 【解決手段】 印刷配線基板２内に埋設した無端状磁性
体層３と、印刷配線基板２の表面に分離配置に、かつ、
全体として前記無端状磁性体層３の形状に対応する形状
を呈するように形成した所定数の線状導体パターン４ａ
等からなる表面パターン群４と、印刷配線基板２の裏面
に分離配置に、かつ、全体として前記無端状磁性体層３
の形状に対応する形状を呈するように形成した所定数の
線状導体パターン５ａ等からなる裏面パターン群５と、
前記印刷配線基板２に設けた表面パターン群４、裏面パ
ターン群５の各線状導体パターン４ａ、５ａ等の端部同
士を順に接続し前記無端状磁性体層３の回りを巻回する
コイル部７を形成するスルーホール群６とを有するもの
である。
Description
【０００１】
【発明の属する技術分野】本発明は、インダクタ及び該
インダクタを使用した回路装置に関するものである。
インダクタを使用した回路装置に関するものである。
【０００２】
【従来の技術】従来の印刷配線基板（ＰＣＢ）を用いる
インダクタの一例を図８乃至図１０を参照して説明す
る。
インダクタの一例を図８乃至図１０を参照して説明す
る。
【０００３】図８乃至図１０において、上部ＰＣＢ３１
には、図８（ａ）に示すように、所定のパターンをもっ
てスルーホールＨ１乃至Ｈ１０が設けられ、関連あるス
ルーホール同士を外部パーン２１乃至２４により結合し
ている。
には、図８（ａ）に示すように、所定のパターンをもっ
てスルーホールＨ１乃至Ｈ１０が設けられ、関連あるス
ルーホール同士を外部パーン２１乃至２４により結合し
ている。
【０００４】また、下部ＰＣＢ３２にも、図８（ｂ）に
示すように、所定のパターンをもってスルーホールＨ１
１乃至Ｈ２０が設けられ、関連あるスルーホール同士を
図８（ｃ）に透視的に示すように外部パターン２５乃至
２９により結合している。
示すように、所定のパターンをもってスルーホールＨ１
１乃至Ｈ２０が設けられ、関連あるスルーホール同士を
図８（ｃ）に透視的に示すように外部パターン２５乃至
２９により結合している。
【０００５】さらに、下部ＰＣＢ３２にはスルーホール
Ｈ１１乃至Ｈ２０により両側を挟まれる状態で長方形状
の導体層３３が形成され、さらに、図９に示すように、
上部ＰＣＢ３１、下部ＰＣＢ３２をプリプレグ３４を介
在しつつ導体層３３間に挟むようにして積層し、図１０
に示すように、スルーホールＨ６とＨ１６、スルーホー
ルＨ７とＨ１７、…というように関連あるもの同士を接
続することで、導体層３３を巻回するコイル部として、
このコイル部と導体層３３とによりインダクタを構成し
ている（特開平４−１４６５１２号公報参照）。
Ｈ１１乃至Ｈ２０により両側を挟まれる状態で長方形状
の導体層３３が形成され、さらに、図９に示すように、
上部ＰＣＢ３１、下部ＰＣＢ３２をプリプレグ３４を介
在しつつ導体層３３間に挟むようにして積層し、図１０
に示すように、スルーホールＨ６とＨ１６、スルーホー
ルＨ７とＨ１７、…というように関連あるもの同士を接
続することで、導体層３３を巻回するコイル部として、
このコイル部と導体層３３とによりインダクタを構成し
ている（特開平４−１４６５１２号公報参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の印刷配線基板を用いるインダクタの場合、導体
層３３の形状が長方形状で、その回りに前記コイル部を
設けた構成であるため、必然的にこのインダクタにより
生成される磁力線の磁路は開磁路となって、インダクタ
ンス値の大きなインダクタを得ることが困難であるとい
う課題があった。
た従来の印刷配線基板を用いるインダクタの場合、導体
層３３の形状が長方形状で、その回りに前記コイル部を
設けた構成であるため、必然的にこのインダクタにより
生成される磁力線の磁路は開磁路となって、インダクタ
ンス値の大きなインダクタを得ることが困難であるとい
う課題があった。
【０００７】本発明は、上記事情に鑑みてなされたもの
であり、閉磁路又はギヤップ付の閉磁路を形成すること
により、大きなインダクタンス値を得ることが可能であ
り、また、インダクタンス値の調整も容易なインダクタ
を提供すること及び該インダクタを使用した部品実装密
度の向上を図れる回路装置を提供することを目的とす
る。
であり、閉磁路又はギヤップ付の閉磁路を形成すること
により、大きなインダクタンス値を得ることが可能であ
り、また、インダクタンス値の調整も容易なインダクタ
を提供すること及び該インダクタを使用した部品実装密
度の向上を図れる回路装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
印刷配線基板内に埋設した無端状磁性体層と、印刷配線
基板の表面に分離配置に、かつ、全体として前記無端状
磁性体層の形状に対応する形状を呈するように形成した
所定数の線状導体パターンからなる表面パターン群と、
印刷配線基板の裏面に分離配置に、かつ、全体として前
記無端状磁性体層の形状に対応する形状を呈するように
形成した所定数の線状導体パターンからなる裏面パター
ン群と、前記印刷配線基板に設けた表面パターン群、裏
面パターン群の各線状導体パターンの端部同士を順に接
続し前記無端状磁性体層の回りを巻回するコイル部を形
成するスルーホール群とを有することを特徴とするイン
ダクタである。
印刷配線基板内に埋設した無端状磁性体層と、印刷配線
基板の表面に分離配置に、かつ、全体として前記無端状
磁性体層の形状に対応する形状を呈するように形成した
所定数の線状導体パターンからなる表面パターン群と、
印刷配線基板の裏面に分離配置に、かつ、全体として前
記無端状磁性体層の形状に対応する形状を呈するように
形成した所定数の線状導体パターンからなる裏面パター
ン群と、前記印刷配線基板に設けた表面パターン群、裏
面パターン群の各線状導体パターンの端部同士を順に接
続し前記無端状磁性体層の回りを巻回するコイル部を形
成するスルーホール群とを有することを特徴とするイン
ダクタである。
【０００９】この発明によれば、印刷配線基板内に埋設
した無端状磁性体層の回りに、前記表面パターン群、裏
面パターン群及びスルーホール群からなるコイル部を巻
回してなるものであるから、閉磁路型で大きなインダク
タンス値を得ることが可能なインダクタを提供できる。
した無端状磁性体層の回りに、前記表面パターン群、裏
面パターン群及びスルーホール群からなるコイル部を巻
回してなるものであるから、閉磁路型で大きなインダク
タンス値を得ることが可能なインダクタを提供できる。
【００１０】請求項２記載の発明は、印刷配線基板内に
段差をもって埋設した一対の磁性体層と、印刷配線基板
の表面に分離配置に、かつ、全体として前記一対の磁性
体層全体の形状に対応する形状を呈するように形成した
所定数の線状導体パターンからなる表面パターン群と、
印刷配線基板の裏面に分離配置に、かつ、全体として前
記一対の磁性体層全体の形状に対応する形状を呈するよ
うに形成した所定数の線状導体パターンからなる裏面パ
ターン群と、前記印刷配線基板に設けた表面パターン
群、裏面パターン群の各線状導体パターンの端部同士を
順に接続し前記一対の磁性体層の回りを巻回するコイル
部を形成するスルーホール群とを有することを特徴とす
るインダクタである。
段差をもって埋設した一対の磁性体層と、印刷配線基板
の表面に分離配置に、かつ、全体として前記一対の磁性
体層全体の形状に対応する形状を呈するように形成した
所定数の線状導体パターンからなる表面パターン群と、
印刷配線基板の裏面に分離配置に、かつ、全体として前
記一対の磁性体層全体の形状に対応する形状を呈するよ
うに形成した所定数の線状導体パターンからなる裏面パ
ターン群と、前記印刷配線基板に設けた表面パターン
群、裏面パターン群の各線状導体パターンの端部同士を
順に接続し前記一対の磁性体層の回りを巻回するコイル
部を形成するスルーホール群とを有することを特徴とす
るインダクタである。
【００１１】この発明によれば、印刷配線基板内に段差
をもって埋設した一対の磁性体層の回りに、前記表面パ
ターン群、裏面パターン群及びスルーホール群からなる
コイル部を巻回してなるものであるから、閉磁路型であ
り、前記段差によるギャップ付でインダクタンス値の調
整が容易なインダクタを提供できる。
をもって埋設した一対の磁性体層の回りに、前記表面パ
ターン群、裏面パターン群及びスルーホール群からなる
コイル部を巻回してなるものであるから、閉磁路型であ
り、前記段差によるギャップ付でインダクタンス値の調
整が容易なインダクタを提供できる。
【００１２】請求項３記載の発明は、印刷配線基板内に
埋設した閉磁路形成用の無端状磁性体層と、印刷配線基
板の表面に分離配置に、かつ、全体として前記無端状磁
性体層の形状に対応する形状を呈するように形成した所
定数の線状導体パターンからなる表面パターン群と、印
刷配線基板の裏面に分離配置に、かつ、全体として前記
無端状磁性体層の形状に対応する形状を呈するように形
成した所定数の線状導体パターンからなる裏面パターン
群と、前記印刷配線基板に設けた表面パターン群、裏面
パターン群の各線状導体パターンの端部同士を順に接続
し前記無端状磁性体層の回りを巻回するコイル部を形成
するスルーホール群とを有するインダクタと、回路素子
を搭載した印刷配線基板とを、インダクタ側のスルーホ
ールと印刷配線基板側に設けたスルーホールとを利用し
て重合状態で接続してなることを特徴とする回路装置で
ある。
埋設した閉磁路形成用の無端状磁性体層と、印刷配線基
板の表面に分離配置に、かつ、全体として前記無端状磁
性体層の形状に対応する形状を呈するように形成した所
定数の線状導体パターンからなる表面パターン群と、印
刷配線基板の裏面に分離配置に、かつ、全体として前記
無端状磁性体層の形状に対応する形状を呈するように形
成した所定数の線状導体パターンからなる裏面パターン
群と、前記印刷配線基板に設けた表面パターン群、裏面
パターン群の各線状導体パターンの端部同士を順に接続
し前記無端状磁性体層の回りを巻回するコイル部を形成
するスルーホール群とを有するインダクタと、回路素子
を搭載した印刷配線基板とを、インダクタ側のスルーホ
ールと印刷配線基板側に設けたスルーホールとを利用し
て重合状態で接続してなることを特徴とする回路装置で
ある。
【００１３】この発明によれば、請求項１記載の発明に
係るインダクタと、回路素子を搭載した印刷配線基板と
を、インダクタ側のスルーホールと印刷配線基板側に設
けたスルーホールとを利用して重合状態で接続してなる
ものであるから、閉磁路型で大きなインダクタンス値が
得られるインダクタを備え、実装密度の向上を図れる回
路装置を構成できる。
係るインダクタと、回路素子を搭載した印刷配線基板と
を、インダクタ側のスルーホールと印刷配線基板側に設
けたスルーホールとを利用して重合状態で接続してなる
ものであるから、閉磁路型で大きなインダクタンス値が
得られるインダクタを備え、実装密度の向上を図れる回
路装置を構成できる。
【００１４】請求項４記載の発明は、印刷配線基板内に
段差をもって埋設したギャップ付の閉磁路形成用の一対
の磁性体層と、印刷配線基板の表面に分離配置に、か
つ、全体として前記一対の磁性体層全体の形状に対応す
る形状を呈するように形成した所定数の線状導体パター
ンからなる表面パターン群と、印刷配線基板の裏面に分
離配置に、かつ、全体として前記一対の磁性体層全体の
形状に対応する形状を呈するように形成した所定数の線
状導体パターンからなる裏面パターン群と、前記印刷配
線基板に設けた表面パターン群、裏面パターン群の各線
状導体パターンの端部同士を順に接続し前記一対の磁性
体層の回りを巻回するコイル部を形成するスルーホール
群とを有するインダクタと、回路素子を搭載した印刷配
線基板とをインダクタ側のスルーホールと、印刷配線基
板側に設けたスルーホールとを利用して重合状態で接続
してなることを特徴とする回路装置である。
段差をもって埋設したギャップ付の閉磁路形成用の一対
の磁性体層と、印刷配線基板の表面に分離配置に、か
つ、全体として前記一対の磁性体層全体の形状に対応す
る形状を呈するように形成した所定数の線状導体パター
ンからなる表面パターン群と、印刷配線基板の裏面に分
離配置に、かつ、全体として前記一対の磁性体層全体の
形状に対応する形状を呈するように形成した所定数の線
状導体パターンからなる裏面パターン群と、前記印刷配
線基板に設けた表面パターン群、裏面パターン群の各線
状導体パターンの端部同士を順に接続し前記一対の磁性
体層の回りを巻回するコイル部を形成するスルーホール
群とを有するインダクタと、回路素子を搭載した印刷配
線基板とをインダクタ側のスルーホールと、印刷配線基
板側に設けたスルーホールとを利用して重合状態で接続
してなることを特徴とする回路装置である。
【００１５】この発明によれば、請求項２記載の発明に
係るインダクタと、回路素子を搭載した印刷配線基板と
を、インダクタ側のスルーホールと印刷配線基板側に設
けたスルーホールとを利用して重合状態で接続してなる
ものであるから、ギャップ付の閉磁路型であり、インダ
クタンス値の調整が容易なインダクタを備え、実装密度
の向上を図れる回路装置を構成できる。
係るインダクタと、回路素子を搭載した印刷配線基板と
を、インダクタ側のスルーホールと印刷配線基板側に設
けたスルーホールとを利用して重合状態で接続してなる
ものであるから、ギャップ付の閉磁路型であり、インダ
クタンス値の調整が容易なインダクタを備え、実装密度
の向上を図れる回路装置を構成できる。
【００１６】
【発明の実施の形態】以下に、本発明の実施の形態を詳
細に説明する。
細に説明する。
【００１７】（実施の形態１）図１、図２は、本発明の
実施の形態１のインダクタ１を示すものである。
実施の形態１のインダクタ１を示すものである。
【００１８】このインダクタ１は、印刷配線基板２と、
印刷配線基板２内に埋設配置した無端状磁性体層（中央
部がない矩形環状又はロの字状若しくは楕円状の磁性体
層、さらにはトロイダル状の磁性体層）３と、印刷配線
基板２の表面に、分離配置に、かつ、全体として前記無
端状磁性体層３の形状に対応する形状を呈するように形
成した合計１２個の線状導体パターン４ａ乃至４ｋから
なる表面パターン群４と、印刷配線基板３の裏面に分離
配置に、かつ、全体として前記無端状磁性体層３の形状
に対応する形状を呈するように形成した合計１２個の線
状導体パターン５ａ乃至５ｋからなる裏面パターン群５
と、前記印刷配線基板３に設けた表面パターン群４、裏
面パターン群５の各線状導体パターン４ａ乃至４ｌ、５
ａ乃至５ｌの端部同士を順に接続し、前記無端状磁性体
層３の回りを巻回するコイル部７を形成するスルーホー
ル群６とを有している。スルーホール群６は、図１にし
めすように、前記表面パターン群４、裏面パターン群５
の各線状導体パターン４ａ乃至４ｌ、線状導体パターン
５ａ乃至５ｌの隅部に各々形成したスルーホールＦ１Ｂ
１、Ｆ２Ｂ２、…、Ｆ２３Ｂ２３からなるものである。
印刷配線基板２内に埋設配置した無端状磁性体層（中央
部がない矩形環状又はロの字状若しくは楕円状の磁性体
層、さらにはトロイダル状の磁性体層）３と、印刷配線
基板２の表面に、分離配置に、かつ、全体として前記無
端状磁性体層３の形状に対応する形状を呈するように形
成した合計１２個の線状導体パターン４ａ乃至４ｋから
なる表面パターン群４と、印刷配線基板３の裏面に分離
配置に、かつ、全体として前記無端状磁性体層３の形状
に対応する形状を呈するように形成した合計１２個の線
状導体パターン５ａ乃至５ｋからなる裏面パターン群５
と、前記印刷配線基板３に設けた表面パターン群４、裏
面パターン群５の各線状導体パターン４ａ乃至４ｌ、５
ａ乃至５ｌの端部同士を順に接続し、前記無端状磁性体
層３の回りを巻回するコイル部７を形成するスルーホー
ル群６とを有している。スルーホール群６は、図１にし
めすように、前記表面パターン群４、裏面パターン群５
の各線状導体パターン４ａ乃至４ｌ、線状導体パターン
５ａ乃至５ｌの隅部に各々形成したスルーホールＦ１Ｂ
１、Ｆ２Ｂ２、…、Ｆ２３Ｂ２３からなるものである。
【００１９】そして、線状導体パターン４ａからスルー
ホールＦ１Ｂ１、線状導体パターン５ａ、スルーホール
Ｆ２Ｂ２、線状導体パターン４ａ、スルーホールＦ３Ｂ
３、…というように無端状磁性体層３の回りを巻回する
状態で連続的に接続され、最後に線状導体パターン４
ｌ、スルーホールＦ２３Ｂ２３、線状導体パターン５ｌ
に至る１２ターンのコイル部７を形成するものである。
ホールＦ１Ｂ１、線状導体パターン５ａ、スルーホール
Ｆ２Ｂ２、線状導体パターン４ａ、スルーホールＦ３Ｂ
３、…というように無端状磁性体層３の回りを巻回する
状態で連続的に接続され、最後に線状導体パターン４
ｌ、スルーホールＦ２３Ｂ２３、線状導体パターン５ｌ
に至る１２ターンのコイル部７を形成するものである。
【００２０】尚、本実施の形態では、無端状磁性体層３
として例えば比透磁率が数１０から数１００の磁性材料
を使用するものである。
として例えば比透磁率が数１０から数１００の磁性材料
を使用するものである。
【００２１】本実施の形態１のインダクタ１によれば、
印刷配線基板２内に埋設した無端状磁性体層３の回り
に、前記表面パターン群４、裏面パターン群５及びスル
ーホール群６からなるコイル部７を巻回してなるもので
あるから、このインダクタ１のコイル部７に通電した場
合には、無端状磁性体層３によりギャップ無しの閉磁路
を生成でき、これにより、従来例に比べ、大きなインダ
クタンス値を得ることが可能なインダクタ１を構成でき
る。
印刷配線基板２内に埋設した無端状磁性体層３の回り
に、前記表面パターン群４、裏面パターン群５及びスル
ーホール群６からなるコイル部７を巻回してなるもので
あるから、このインダクタ１のコイル部７に通電した場
合には、無端状磁性体層３によりギャップ無しの閉磁路
を生成でき、これにより、従来例に比べ、大きなインダ
クタンス値を得ることが可能なインダクタ１を構成でき
る。
【００２２】（実施の形態２）図３乃至図５に本発明の
実施の形態２を示す。
実施の形態２を示す。
【００２３】実施の形態１ではギャップ無しの閉磁路を
形成するインダクタ１について説明したが、本実施の形
態２においては、ギャップ付の閉磁路を形成するインダ
クタ１Ａを提供するものである。
形成するインダクタ１について説明したが、本実施の形
態２においては、ギャップ付の閉磁路を形成するインダ
クタ１Ａを提供するものである。
【００２４】即ち、図３に示すように、本実施の形態２
のインダクタ１Ａは、印刷配線基板２内に、ともにコの
字状に形成した磁性体層３ａ、３ｂを互いに開口端側を
上下配置で段差を持って重合する配置としたことが特徴
である。
のインダクタ１Ａは、印刷配線基板２内に、ともにコの
字状に形成した磁性体層３ａ、３ｂを互いに開口端側を
上下配置で段差を持って重合する配置としたことが特徴
である。
【００２５】即ち、磁性体層３ａ、３ｂ間に、図５にも
示すように、ギャップｔを形成する状態で重合する配置
としている。また、図４に示すように、磁性体層３ａ、
３ｂの重合する領域の寸法をｘ，ｙとし、その面積を、
片側で面積ｘ・ｙ、両側で面積２ｘ・ｙとなるように設
定している。
示すように、ギャップｔを形成する状態で重合する配置
としている。また、図４に示すように、磁性体層３ａ、
３ｂの重合する領域の寸法をｘ，ｙとし、その面積を、
片側で面積ｘ・ｙ、両側で面積２ｘ・ｙとなるように設
定している。
【００２６】この他の構成は、実施の形態１のインダク
タ１と同一であるため、図３乃至図５において、図１、
図２に示す場合と一の構成要素には同一の符号を付して
示している。また、図３においては、説明の便宜上スル
ーホール群６の一部の孔部分の図示を省略して示してい
る。
タ１と同一であるため、図３乃至図５において、図１、
図２に示す場合と一の構成要素には同一の符号を付して
示している。また、図３においては、説明の便宜上スル
ーホール群６の一部の孔部分の図示を省略して示してい
る。
【００２７】本実施の形態２のインダクタ１Ａの場合、
そのインダクタンス値を、コイル部７のターン数、磁性
体層３ａ、３ｂの形状を一定とした場合においても、ギ
ャップｔ、前記面積ｘ・ｙの設定を変更することで、所
望の値に調整することが可能となる。
そのインダクタンス値を、コイル部７のターン数、磁性
体層３ａ、３ｂの形状を一定とした場合においても、ギ
ャップｔ、前記面積ｘ・ｙの設定を変更することで、所
望の値に調整することが可能となる。
【００２８】また、磁性体層３ａ、３ｂ間のギャップｔ
の寸法を設定するために磁性体層３ａ、３ｂの間に厚さ
ｔの絶縁材を挿入する場合、この厚みｔを変化させなく
ても前記面積ｘ・ｙ、即ち、磁性体層３ａ、３ｂの重合
する領域の寸法ｘ（又は寸法ｙ）を変化させることによ
りインダクタンス値を調整することが可能である。
の寸法を設定するために磁性体層３ａ、３ｂの間に厚さ
ｔの絶縁材を挿入する場合、この厚みｔを変化させなく
ても前記面積ｘ・ｙ、即ち、磁性体層３ａ、３ｂの重合
する領域の寸法ｘ（又は寸法ｙ）を変化させることによ
りインダクタンス値を調整することが可能である。
【００２９】尚、本実施の形態２のインダクタ１Ａは、
磁性体層３ａ、３ｂとして比透磁率が高い（一般的に１
０００以上）磁性材料を用い、ギヤップｔを設けること
により電力パワー変成用のインダクタとして必要な直流
重畳特性を得ようとする場合に使用して好適である。
磁性体層３ａ、３ｂとして比透磁率が高い（一般的に１
０００以上）磁性材料を用い、ギヤップｔを設けること
により電力パワー変成用のインダクタとして必要な直流
重畳特性を得ようとする場合に使用して好適である。
【００３０】（実施の形態３）図６、図７に本発明の実
施の形態３の回路装置１０を示す。
施の形態３の回路装置１０を示す。
【００３１】この回路装置１０は、実施の形態１による
インダクタ１を搭載した印刷配線基板２を多層基板中の
下層基板とし、この印刷配線基板２の上面に例えばＤＣ
／ＤＣコンバータを構成するインダクタ以外の集積回路
１５、チップ部品１６等の回路部品を実装した回路基板
１１を上層基板として積層し、前記印刷配線基板２に設
けたスルーホール群６の一部（例えばスルーホールＦ１
６Ｂ１６等）及び線状導体パターン４ａと、回路基板１
１に設けたスルーホール１２ａ、１２ｂ、さらには回路
基板１１内の内層パターン１３、回路基板１１側のスル
ーホール１４ａ、１４ｂを用いて配線することで構成す
るものである。
インダクタ１を搭載した印刷配線基板２を多層基板中の
下層基板とし、この印刷配線基板２の上面に例えばＤＣ
／ＤＣコンバータを構成するインダクタ以外の集積回路
１５、チップ部品１６等の回路部品を実装した回路基板
１１を上層基板として積層し、前記印刷配線基板２に設
けたスルーホール群６の一部（例えばスルーホールＦ１
６Ｂ１６等）及び線状導体パターン４ａと、回路基板１
１に設けたスルーホール１２ａ、１２ｂ、さらには回路
基板１１内の内層パターン１３、回路基板１１側のスル
ーホール１４ａ、１４ｂを用いて配線することで構成す
るものである。
【００３２】このように多層基板中に実施の形態１によ
るインダクタ１を用いればＤＣ／ＤＣコンバータ等の回
路装置１０における実装領域をインダクタ分だけ狭くす
ることができ、全体として基板実装密度の向上を図るこ
とができる。
るインダクタ１を用いればＤＣ／ＤＣコンバータ等の回
路装置１０における実装領域をインダクタ分だけ狭くす
ることができ、全体として基板実装密度の向上を図るこ
とができる。
【００３３】尚、本発明の実施の形態３においては、実
施の形態１によるインダクタ１を用いて回路装置１０を
構成する場合について述べたが、この他、実施の形態２
によるインダクタ１Ａを使用しても同様に回路装置１０
を構成でき、この場合には、インダクタンス値の調整が
容易なインダクタ１Ａを備えた回路装置１０を提供する
ことができる。
施の形態１によるインダクタ１を用いて回路装置１０を
構成する場合について述べたが、この他、実施の形態２
によるインダクタ１Ａを使用しても同様に回路装置１０
を構成でき、この場合には、インダクタンス値の調整が
容易なインダクタ１Ａを備えた回路装置１０を提供する
ことができる。
【００３４】
【発明の効果】請求項１記載の発明によれば、閉磁路型
で大きなインダクタンス値を得ることが可能な印刷配線
基板搭載型のインダクタを提供できる。
で大きなインダクタンス値を得ることが可能な印刷配線
基板搭載型のインダクタを提供できる。
【００３５】請求項２記載の発明によれば、閉磁路型で
あり、ギャップ付でインダクタンス値の調整が容易な印
刷配線基板搭載型のインダクタを提供できる。
あり、ギャップ付でインダクタンス値の調整が容易な印
刷配線基板搭載型のインダクタを提供できる。
【００３６】請求項３記載の発明によれば、閉磁路型で
大きなインダクタンス値が得られるインダクタを備え、
実装密度の向上を図れる回路装置を提供できる。
大きなインダクタンス値が得られるインダクタを備え、
実装密度の向上を図れる回路装置を提供できる。
【００３７】請求項４記載の発明によれば、ギャップ付
の閉磁路型であり、インダクタンス値の調整が容易なイ
ンダクタを備え、実装密度の向上を図れる回路装置を提
供できる。
の閉磁路型であり、インダクタンス値の調整が容易なイ
ンダクタを備え、実装密度の向上を図れる回路装置を提
供できる。
【図１】本発明の実施の形態１のインダクタを透視図的
に示す斜視図である。
に示す斜視図である。
【図２】本発明の実施の形態１のインダクタの断面構造
を示す説明図である。
を示す説明図である。
【図３】本発明の実施の形態２のインダクタを透視図的
に示す斜視図である。
に示す斜視図である。
【図４】本発明の実施の形態２のインダクタを構成する
基板内の一対の磁性体層を示す説明図である。
基板内の一対の磁性体層を示す説明図である。
【図５】本発明の実施の形態２ののインダクタの断面構
造を示す説明図である。
造を示す説明図である。
【図６】本発明の実施の形態３の回路装置の分解斜視図
である。
である。
【図７】本発明の実施の形態３の回路装置を示す概略図
である。
である。
【図８】従来の印刷配線基板を用いるインダクタを示す
分解説明図である。
分解説明図である。
【図９】従来の印刷配線基板を用いるインダクタの部分
断面図である。
断面図である。
【図１０】従来の印刷配線基板を用いるインダクタのス
ルーホールの部分の部分断面図である。
ルーホールの部分の部分断面図である。
１ インダクタ １Ａ インダクタ ２ 印刷配線基板 ３ 無端状磁性体層 ３ａ 磁性体層 ４ 表面パターン群 ４ａ 線状導体パターン ５ 裏面パターン群 ５ａ 線状導体パターン ６ スルーホール群 ７ コイル部 １０ 回路装置 １１ 回路基板 １５ 集積回路 １６ チップ部品
Claims (4)
- 【請求項１】 印刷配線基板内に埋設した無端状磁性体
層と、 印刷配線基板の表面に分離配置に、かつ、全体として前
記無端状磁性体層の形状に対応する形状を呈するように
形成した所定数の線状導体パターンからなる表面パター
ン群と、 印刷配線基板の裏面に分離配置に、かつ、全体として前
記無端状磁性体層の形状に対応する形状を呈するように
形成した所定数の線状導体パターンからなる裏面パター
ン群と、 前記印刷配線基板に設けた表面パターン群、裏面パター
ン群の各線状導体パターンの端部同士を順に接続し前記
無端状磁性体層の回りを巻回するコイル部を形成するス
ルーホール群と、 を有することを特徴とするインダクタ。 - 【請求項２】 印刷配線基板内に段差をもって埋設した
一対の磁性体層と、 印刷配線基板の表面に分離配置に、かつ、全体として前
記一対の磁性体層全体の形状に対応する形状を呈するよ
うに形成した所定数の線状導体パターンからなる表面パ
ターン群と、 印刷配線基板の裏面に分離配置に、かつ、全体として前
記一対の磁性体層全体の形状に対応する形状を呈するよ
うに形成した所定数の線状導体パターンからなる裏面パ
ターン群と、 前記印刷配線基板に設けた表面パターン群、裏面パター
ン群の各線状導体パターンの端部同士を順に接続し前記
一対の磁性体層の回りを巻回するコイル部を形成するス
ルーホール群と、 を有することを特徴とするインダクタ。 - 【請求項３】 印刷配線基板内に埋設した無端状磁性体
層と、 印刷配線基板の表面に分離配置に、かつ、全体として前
記無端状磁性体層の形状に対応する形状を呈するように
形成した所定数の線状導体パターンからなる表面パター
ン群と、印刷配線基板の裏面に分離配置に、かつ、全体
として前記無端状磁性体層の形状に対応する形状を呈す
るように形成した所定数の線状導体パターンからなる裏
面パターン群と、前記印刷配線基板に設けた表面パター
ン群、裏面パターン群の各線状導体パターンの端部同士
を順に接続し前記無端状磁性体層の回りを巻回するコイ
ル部を形成するスルーホール群とを有するインダクタ
と、 回路素子を搭載した印刷配線基板とを、 インダクタ側のスルーホールと、印刷配線基板側に設け
たスルーホールとを利用して重合状態で接続してなるこ
とを特徴とする回路装置。 - 【請求項４】 印刷配線基板内に段差をもって埋設した
一対の磁性体層と、 印刷配線基板の表面に分離配置に、かつ、全体として前
記一対の磁性体層全体の形状に対応する形状を呈するよ
うに形成した所定数の線状導体パターンからなる表面パ
ターン群と、印刷配線基板の裏面に分離配置に、かつ、
全体として前記一対の磁性体層全体の形状に対応する形
状を呈するように形成した所定数の線状導体パターンか
らなる裏面パターン群と、前記印刷配線基板に設けた表
面パターン群、裏面パターン群の各線状導体パターンの
端部同士を順に接続し前記一対の磁性体層の回りを巻回
するコイル部を形成するスルーホール群とを有するイン
ダクタと、 回路素子を搭載した印刷配線基板とを、 インダクタ側のスルーホールと、印刷配線基板側に設け
たスルーホールとを利用して重合状態で接続してなるこ
とを特徴とする回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209589A JP2000040620A (ja) | 1998-07-24 | 1998-07-24 | インダクタ及び該インダクタを使用した回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209589A JP2000040620A (ja) | 1998-07-24 | 1998-07-24 | インダクタ及び該インダクタを使用した回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040620A true JP2000040620A (ja) | 2000-02-08 |
Family
ID=16575342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10209589A Pending JP2000040620A (ja) | 1998-07-24 | 1998-07-24 | インダクタ及び該インダクタを使用した回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040620A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080203A1 (fr) * | 2001-03-28 | 2002-10-10 | Niigata Seimitsu Co., Ltd. | Element d'inductance |
| WO2002089157A1 (fr) * | 2001-04-27 | 2002-11-07 | Ajinomoto Co., Inc. | Enroulement multicouche et procede de fabrication |
| JP2008066672A (ja) * | 2006-09-11 | 2008-03-21 | Fuji Electric Device Technology Co Ltd | 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール |
| EP1944827A3 (en) * | 2007-01-10 | 2008-07-23 | Toda Kogyo Corporation | Board mounted with a magnetic antenna |
| JP2010507225A (ja) * | 2006-06-29 | 2010-03-04 | インテル・コーポレーション | 集積されたインダクタ |
| JP2013098310A (ja) * | 2011-10-31 | 2013-05-20 | Kyocera Corp | インダクタ部品および電子装置 |
| JP2013532375A (ja) * | 2010-05-26 | 2013-08-15 | タイコ・エレクトロニクス・コーポレイション | 平面インダクタデバイス |
| JP2014168038A (ja) * | 2013-02-04 | 2014-09-11 | Nec Tokin Corp | 磁芯、インダクタ、及びインダクタを備えたモジュール |
| WO2015146736A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社村田製作所 | コイルモジュール |
| JP2016009833A (ja) * | 2014-06-26 | 2016-01-18 | 株式会社村田製作所 | コイルモジュール |
| WO2016076121A1 (ja) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
| CN106062902A (zh) * | 2014-02-24 | 2016-10-26 | 株式会社村田制作所 | 模块 |
| WO2018043318A1 (ja) | 2016-09-02 | 2018-03-08 | 株式会社村田製作所 | インダクタ部品、および、電源モジュール |
| US9917614B1 (en) | 2016-12-16 | 2018-03-13 | Samsung Electronics Co., Ltd. | Low noise amplifier for carrier aggregation and apparatus including the same |
| US10403431B2 (en) | 2014-03-04 | 2019-09-03 | Murata Manufacturing Co., Ltd. | Coil component, coil module, and method for manufacturing coil component |
| US10418168B2 (en) | 2016-02-16 | 2019-09-17 | Murata Manufacturing Co., Ltd. | Inductor and method for manufacturing the same |
| US10506717B2 (en) | 2016-01-27 | 2019-12-10 | Murata Manufacturing Co., Ltd. | Inductor component and method of manufacturing inductor component |
| US10672554B2 (en) | 2016-01-27 | 2020-06-02 | Murata Manufacturing Co., Ltd. | Inductor component and method for manufacturing the same |
| US10734156B2 (en) | 2014-10-09 | 2020-08-04 | Murata Manufacturing Co., Ltd. | Inductor component |
-
1998
- 1998-07-24 JP JP10209589A patent/JP2000040620A/ja active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080203A1 (fr) * | 2001-03-28 | 2002-10-10 | Niigata Seimitsu Co., Ltd. | Element d'inductance |
| WO2002089157A1 (fr) * | 2001-04-27 | 2002-11-07 | Ajinomoto Co., Inc. | Enroulement multicouche et procede de fabrication |
| JP2010507225A (ja) * | 2006-06-29 | 2010-03-04 | インテル・コーポレーション | 集積されたインダクタ |
| KR101175831B1 (ko) * | 2006-06-29 | 2012-08-24 | 인텔 코포레이션 | 집적 인덕터를 포함하는 장치 및 시스템 |
| US8373074B2 (en) | 2006-06-29 | 2013-02-12 | Intel Corporation | Integrated inductor |
| JP2008066672A (ja) * | 2006-09-11 | 2008-03-21 | Fuji Electric Device Technology Co Ltd | 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール |
| EP1944827A3 (en) * | 2007-01-10 | 2008-07-23 | Toda Kogyo Corporation | Board mounted with a magnetic antenna |
| JP2013532375A (ja) * | 2010-05-26 | 2013-08-15 | タイコ・エレクトロニクス・コーポレイション | 平面インダクタデバイス |
| JP2013098310A (ja) * | 2011-10-31 | 2013-05-20 | Kyocera Corp | インダクタ部品および電子装置 |
| JP2014168038A (ja) * | 2013-02-04 | 2014-09-11 | Nec Tokin Corp | 磁芯、インダクタ、及びインダクタを備えたモジュール |
| CN106062902A (zh) * | 2014-02-24 | 2016-10-26 | 株式会社村田制作所 | 模块 |
| US10553347B2 (en) | 2014-02-24 | 2020-02-04 | Murata Manufacturing Co., Ltd. | Module |
| US10403431B2 (en) | 2014-03-04 | 2019-09-03 | Murata Manufacturing Co., Ltd. | Coil component, coil module, and method for manufacturing coil component |
| WO2015146736A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社村田製作所 | コイルモジュール |
| US10410782B2 (en) | 2014-03-28 | 2019-09-10 | Murata Manufacturing Co., Ltd. | Coil module |
| JP2016009833A (ja) * | 2014-06-26 | 2016-01-18 | 株式会社村田製作所 | コイルモジュール |
| US10734156B2 (en) | 2014-10-09 | 2020-08-04 | Murata Manufacturing Co., Ltd. | Inductor component |
| JPWO2016076121A1 (ja) * | 2014-11-12 | 2017-06-22 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
| US10158293B2 (en) | 2014-11-12 | 2018-12-18 | Murata Manufacturing Co., Ltd. | Power supply module and mounting structure therefor |
| WO2016076121A1 (ja) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
| US10506717B2 (en) | 2016-01-27 | 2019-12-10 | Murata Manufacturing Co., Ltd. | Inductor component and method of manufacturing inductor component |
| US10672554B2 (en) | 2016-01-27 | 2020-06-02 | Murata Manufacturing Co., Ltd. | Inductor component and method for manufacturing the same |
| US10418168B2 (en) | 2016-02-16 | 2019-09-17 | Murata Manufacturing Co., Ltd. | Inductor and method for manufacturing the same |
| WO2018043318A1 (ja) | 2016-09-02 | 2018-03-08 | 株式会社村田製作所 | インダクタ部品、および、電源モジュール |
| US11456106B2 (en) | 2016-09-02 | 2022-09-27 | Murata Manufacturing Co., Ltd. | Inductor component and power supply module |
| US9917614B1 (en) | 2016-12-16 | 2018-03-13 | Samsung Electronics Co., Ltd. | Low noise amplifier for carrier aggregation and apparatus including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000040620A (ja) | インダクタ及び該インダクタを使用した回路装置 | |
| JP4376493B2 (ja) | プリント回路ボード | |
| US6820321B2 (en) | Method of making electronic transformer/inductor devices | |
| US7277002B2 (en) | Electronic transformer/inductor devices and methods for making same | |
| JPH09199824A (ja) | プリント配線板とその実装体 | |
| JP2005159223A (ja) | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ | |
| US6669796B2 (en) | Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
| JP2005159222A (ja) | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ | |
| JP5126338B2 (ja) | トランス部品 | |
| JPH11307367A (ja) | 薄型トランス | |
| JPH10163039A (ja) | 薄型トランス | |
| JP2004127966A (ja) | インダクティブ素子とその製造方法 | |
| JPH06215962A (ja) | トランス | |
| JPH0745932Y2 (ja) | 積層型コイル | |
| JPH0738262A (ja) | プリント基板 | |
| JPH01173611A (ja) | 積層インダクタの製造方法 | |
| JPH08293417A (ja) | プリントコイル部品及びプリントコイル基板 | |
| JPH0810176Y2 (ja) | プリント基板組込形チョークコイル | |
| JPH11307366A (ja) | 薄型トランス用コイル | |
| JPH08273936A (ja) | コイル部品及びコイル内蔵基板 | |
| JP2002008922A (ja) | コイル部品 | |
| JPH06168825A (ja) | 積層インダクタ | |
| JPH04261098A (ja) | 多層プリント基板およびその製造方法 | |
| JPH03208391A (ja) | 混成集積回路部品の構造 | |
| JP3228270B2 (ja) | チョークコイル |