JP2001284802A

JP2001284802A - 配線用基板及びその製造方法

Info

Publication number: JP2001284802A
Application number: JP2000097742A
Authority: JP
Inventors: Masao Kuroda; 正雄黒田; Yasuhiro Sugimoto; 康宏杉本
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2001-10-12

Abstract

(57)【要約】【課題】配線用基板において、電力損失とノイズを低減
する。【解決手段】基板１０に、スルーホール１１を設け、第
１導体層１２をメッキにより形成し、スルーホール絶縁
層１４をスパッタまたは蒸着により形成し、第２導体層
１６をメッキにより形成して、同軸スルーホール導体を
備えた配線用基板を製造する。絶縁層１４は、スパッタ
または蒸着により形成するので、極めて薄くできる。そ
のため、両側の導体層１２，１６のインダクタンスが小
さくなり、前記両導体層１２，１６における電力損失及
びノイズを低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、半導体用
ＩＣを搭載する産業用及び民生用電子機器に使用される
配線用基板及びその製造方法に関する。

【０００２】

【従来の技術】従来より、半導体用ＩＣ等の電子部品を
搭載する配線用基板に関して、スルーホール導体を備え
た配線用基板が使用されてきた。スルーホール導体と
は、基板を貫通する穴（以下スルーホール）の内壁に導
体層を形成した構造であって、その導体層を介して、基
板の配線層、及び電子部品の端子を接続する機能を果た
すものである。

【０００３】前記スルーホール導体のうち、特に、同軸
状に形成された２重の導体層を持つスルーホール導体
を、同軸スルーホール導体という。その構成は、図４
（ａ）に示すように、スルーホールの内側に、第１導体
層、絶縁層、及び第２導体層が同軸状に積層されたもの
である。

【０００４】図４（ｂ）に、同軸スルーホール導体を備
えた配線用基板の断面図を示す。この配線用基板では、
第１導体層、絶縁層、及び第２導体層が、コア基板に設
けたスルーホールの内側に積層されており、第１導体層
と第２導体層は、配線用基板内の配線層同士を接続した
り、ＩＣの端子と配線層を接続する機能を果たしている
同軸スルーホール導体は、スルーホールの内側に１層の
みの導体層を持つ通常のスルーホール導体に比べて、配
線用基板のスペースの節減という効果、及び、２つの導
体層から発生する磁界の相互作用により、導体層のイン
ダクタンスが減少するという利点を持つ。

【０００５】そのような同軸スルーホール導体の作成
は、従来、次のように行われてきた。基板に設けたスルーホールの内壁に、第１導体層とし
てＣｕをメッキする。スルーホールを樹脂等の絶縁体により埋める。絶縁体の周辺部は残しながら、絶縁体の中心に、レー
ザーで穴を開ける。

【０００６】レーザーで開けた絶縁体の穴の内壁に、
第２導体層としてＣｕをメッキする。

【０００７】

【発明が解決しようとする課題】ところで、上記の同軸
スルーホール導体の製造法では、第１導体層と第２導体
層の間隔は、レーザーによる穴開け加工後に残った絶縁
体の厚みで決まる。しかしながら、レーザーによる穴あ
け加工の精度の問題から、この厚みを１００ミクロン以
下とすることは困難であった。

【０００８】そのため、第１導体層と第２導体層間の間
隔は１００ミクロン以上あり、両者の磁界の相互作用に
よるインダクタンスの低減効果は十分ではなかった。そ
の結果として、両導体層のインダクタンスが十分に低減
できず、それら導体層における、電力のロス、及びノイ
ズが大きいという問題があった。

【０００９】

【課題を解決するための手段及び発明の効果】（１）請
求項１の発明は、スルーホールの内壁に形成された第１
導体層と、前記第１導体層の上に形成された絶縁層と、
前記絶縁層の上に形成された第２導体層とを備える配線
用基板であって、前記絶縁層の厚みが０．１〜１０ミク
ロンであることを特徴とする配線用基板を要旨とする。

【００１０】本発明の配線用基板は、いわゆる同軸スル
ーホール導体を備えており、その第１導体層と第２導体
層の間にある絶縁層の厚みが０．１〜１０ミクロン（よ
り好ましくは０．１〜１ミクロン）と薄いことを特徴と
する。本発明では、前記絶縁層が薄いために、第１導体
層と第２導体層の間隔は小さくなり、そこから、以下の
有利な効果を奏する。

【００１１】同軸スルーホール導体は、図１（ａ）に
示すように、第１導体層、第２導体層のうちの、どちら
か一方の導体層を、例えばＩＣの電源端子に接続し、他
方の導体層を、同じＩＣの接地端子に接続して使用され
ることがある。その場合、それぞれの導体層に流れる電
源電流と接地電流は互いに逆方向であるので、それぞれ
の導体層から発生する磁界は互いに反対向きとなり、打
ち消しあう。そして、第１導体層と第２導体層の間隔が
小さいほど、相互の磁界が打ち消し合う効果は高くな
り、両導体層のインダクタンスは小さくなる。

【００１２】従って、本発明の配線用基板に設けられた
同軸スルーホール導体は、第１導体層と第２導体層の間
隔が小さいために、両導体層から発生する磁界が打ち消
し合う効果が強く、両導体層のインダクタンスが小さく
なる。ところで、導体層で消費される電力（Ｐ）、導体
層で発生するノイズの大きさ（Ｎ）、及び導体層のイン
ダクタンス（Ｌ）の関係は下記のように表される。（こ
こで、ｉは導体層に流れるＩＣの電源電流値、または接
地電流値とする。）Ｐ＝Ｌ×ｉ²／２Ｎ＝Ｌ×（ｄｉ／ｄｔ）従って、導体層のインダクタンスが減少すれば、導体層
での電力ロスとイズが低下する。

【００１３】よって本発明の様に、両導体層でのインダ
クタンスが小さければ、その両導体層での電力ロスが小
さく、ノイズが低くなるという効果を奏する。更に、Ｉ
Ｃの周波数は、現在の５００〜７５０ＭＨｚから、近い
将来に１〜３ＧＨｚに達すると予想されるが、導体層で
の電力ロス、及びノイズは、ＩＣの周波数に従って大き
くなるため、導体層のインダクタンスの低減、及びそれ
に起因する電力ロス、及びノイズの低減は一層重要とな
る。

【００１４】第１導体層と第２導体層の間隔が小さい
と、それらの間の静電容量が大きくなる。そのため、同
軸スルーホール導体をコンデンサとして使用することが
可能となり、その分だけ、回路に搭載するコンデンサの
容量を小さくすることが出来る。

【００１５】例えば、図１（ｂ）の回路は、ＩＣ、同軸
スルーホール導体、コンデンサ、及び電源を接続した回
路であるが、この回路において、第１導体層と第２導体
層の間隔が小さい場合は、それらがコンデンサの機能を
果たすために、他のコンデンサに、従来より小容量のも
のを使用することができる。

【００１６】その結果、配線用基板の小型化、及び、製
造コストの低減が可能となる。・尚、同軸スルーホール導体の導体層は、例えば、Ｃ
ｕ，Ａｇ，Ａｕ、又はＮｉ等の電解メッキ膜又は無電界
メッキ膜により形成できる。又、導体層の構成として
は、例えば、単一の膜（単一の材料及び単一のメッキ法
から成る膜）である場合と、互いに材料又はメッキ法の
異なる複数の膜の積層膜である場合がある。

【００１７】・又、同軸スルーホール導体の絶縁層は、
例えば、Ｔａ₂Ｏ₅又はＳｉＯ₂等の材料を、例えば、ス
パッタ又は蒸着などの方法で成膜することにより形成さ
れる。（２）請求項２の発明は、前記絶縁層は、スパッタ又は
蒸着により成膜された薄膜であることを特徴とする前記
請求項１に記載の配線用基板を要旨とする。

【００１８】本発明は、絶縁層として、スパッタ又は蒸
着により成膜された薄膜を例示している。スパッタ又は
蒸着による成膜法は、非常に薄い膜厚（例えば５０オン
グストローム〜１０ミクロンの膜厚）の薄膜を、均一な
膜厚で成膜することが可能であり、また、膜厚の制御
性、及び再現性に優れるという特長を有する。

【００１９】そこで、本発明では、絶縁層を、スパッタ
または蒸着により成膜された薄膜とすることによって、
薄くかつ均一な厚みの絶縁層を得ることができる。ま
た、絶縁層の膜厚の制御性及び再現性が良いため、工程
管理が容易であり、製造の歩留まりも高くすることがで
きる。

【００２０】スパッタの方式としては、ＲＦ、ＤＣ等の
方式を問わず、いずれの方法も使用可能である。また、
蒸着の方法としては、例えば、高真空チャンバー内で、
放電により絶縁層材料のターゲットをたたき、飛び出し
た原子を積層する方法が使用可能である。

【００２１】（３）請求項３の発明は、前記絶縁層が、
Ｔａ₂Ｏ₅又はＳｉＯ₂から成ることを特徴とする前記請
求項１又は２に記載の配線用基板を要旨とする。本発明
は、絶縁層の材料を例示している。

【００２２】Ｔａ₂Ｏ₅及びＳｉＯ₂は、絶縁性に優れる
とともに、スパッタ又は蒸着により成膜することが可能
であるため、本発明の絶縁層の材料として好適である。
特にＴａ₂Ｏ₅は、比誘電率が２５と大きいため、第１導
体層と第２導体層の間の静電容量を大きくする効果が高
く、同軸スルーホール導体のコンデンサとしての機能を
向上させることができる。（４）請求項４の発明は、下記の工程から成ることを特
徴とする配線用基板の製造方法を要旨とする。

【００２３】第１工程：基板にスルーホールを開ける工
程第２工程：前記スルーホールの内壁に、第１導体層を形
成する工程第３工程：前記第１導体層の形成後に、前記スルーホー
ルの内壁に、スパッタまたは蒸着によって、絶縁層を形
成する工程第４工程：前記絶縁層の成膜後に、前記スルーホールの
内壁に、第２導体層を形成する工程本発明は、同軸スルーホール導体を備えた配線用基板の
製造方法であって、その同軸スルーホール導体の絶縁層
を、スパッタ又は蒸着により成膜することを特徴とす
る。以下詳細に説明する。

【００２４】第１工程では、例えば、ドリルにより、
基板を貫通するスルーホールを形成する。第２工程では、前記スルーホールの内壁に、第１導体
層を形成する。第１導体層の材料としては、例えば、Ｃ
ｕ，Ａｌ、Ａｇ，Ａｕ、又はＮｉ等の導電性金属、又は
それらの合金が使用でき、第１導体層の形成法として
は、例えば、電解メッキ法又は無電界メッキ法が使用で
きる。

【００２５】また、第１導体層の構成としては、例え
ば、単一の膜（単一の材料及び単一の形成法からなる
膜）からなる場合と、互いに材料又は形成法の異なる複
数の膜の積層膜からなる場合がある。この第２工程で
は、スルーホールの内壁の他に、基板の表面にも導体層
を形成することにより、第１導体層に接続した配線層を
作ることができる。

【００２６】第３工程では、スパッタ又は蒸着によっ
て、スルーホールの内側において、第１導体層の上に、
絶縁層を成膜する。この絶縁層は、第１導体層と、後に
成膜する第２導体層を絶縁する機能を果たす。スパッタ
または蒸着により絶縁層を成膜することで、膜厚が非常
に薄く（例えば０．１〜１０ミクロン）、且つ膜厚の均
一な絶縁層が得られる。この成膜法は、絶縁層の膜厚の
制御性及び再現性が良いため、工程管理が容易であり、
製造の歩留まりも高くすることができる。

【００２７】スパッタの方式としては、ＲＦ、ＤＣ等の
方式を問わず、いずれの方法も使用可能である。また、
蒸着の方法としては、例えば、高真空チャンバー内で、
放電により絶縁層材料のターゲットをたたき、飛び出し
た原子を積層する方法が使用できる。

【００２８】前記絶縁層の材料としては、例えば、Ｔａ
₂Ｏ₅又はＳｉＯ₂等の、絶縁性の高い材料が使用でき
る。この第３工程では、絶縁層を、スルーホールの内壁
の他に、基板表面にも成膜することによって、基板表面
の配線層を絶縁する膜を作ることができる。

【００２９】第４工程では、絶縁層の上に、第２導体
層を形成する。第２導体層は、例えば、第１導体層と同
じ材料、形成法、及び構成とすることができる。この第
４工程では、スルーホールの内側の他に、基板の表面に
も導体層を形成することにより、第２導体層に接続した
配線層を作ることができる。

【００３０】上記の製造方法によって製造される配線用
基板は、同軸スルーホール導体を備えており、その同軸
スルーホール導体は、スルーホールの内側に、第１導体
層、スパッタ又は蒸着により成膜された絶縁層、及び第
２導体層を積層した構成となっている。

【００３１】本発明の製造方法は、以下の有利な効果を
有する。本発明では、同軸スルーホール導体を構成する絶縁層
を、スパッタ又は蒸着により成膜するため、その膜厚を
非常に薄く（例えば０．１〜１０ミクロン）することが
できる。

【００３２】その場合、第１導体層と第２導体層の間隔
が小さい同軸スルーホール導体が作成され、その同軸ス
ルーホール導体は、請求項１に記載の同軸スルーホール
導体と同様に、その両導体層における電力ロス、及びノ
イズが小さいという長所を有する。

【００３３】絶縁層の膜厚を薄くすることによって、
第１導体層と第２導体層の間隔が小さい同軸スルーホー
ル導体を作成した場合、その同軸スルーホール導体のコ
ンデンサとしての容量は、大きくなり、その分だけ、回
路の他のコンデンサの小容量化が可能となる。

【００３４】従来の同軸スルーホール導体の作成法で
は、レーザー加工により生じた残さを取り除くため、絶
縁層の成膜後に洗浄が必要であった。一方、本発明の、
スパッタ又は蒸着による絶縁層の成膜では、前記残さは
発生しないため、絶縁層の成膜後の洗浄は必要ない。

【００３５】そのため、配線用基板の生産性が向上し、
また、生産設備の簡素化が可能となる。（５）請求項５の発明は、前記請求項４の第３工程で成
膜される前記絶縁層の厚みが０．1〜１０ミクロンであ
ることを特徴とする前記請求項４に記載の配線用基板の
製造方法を要旨とする。

【００３６】本発明は、同軸スルーホール導体の絶縁層
の厚みを例示している。絶縁層の厚みが１０ミクロン以
下（更に好ましくは１ミクロン以下）であれば、第１導
体層と第２導体層のインダクタンスは十分に小さくな
り、両導体層における電力ロスの低減、ノイズの低下の
効果を奏する。

【００３７】更に、絶縁層の厚みが上記の範囲であれ
ば、第１導体層と第２導体層の間の静電容量が十分に大
きくなるため、同軸スルーホール導体の持つコンデンサ
としての容量が大きくなり、回路の他のコンデンサの小
容量化が可能となる。また、絶縁層の厚みが０．１ミク
ロン以上であれば、第１導体層と第２導体層の間の絶縁
は良好に保たれる。（６）請求項６の発明は、前記第３工程で成膜される前
記絶縁層が、Ｔａ₂Ｏ₅又はＳｉＯ₂から成ることを特徴
とする前記請求項４又は５に記載の配線用基板の製造方
法を要旨とする。

【００３８】本発明は、絶縁層の材料を例示している。
Ｔａ₂Ｏ₅及びＳｉＯ₂は、絶縁性に優れるとともに、ス
パッタ又は蒸着により成膜することが可能であるため、
本発明の絶縁層の材料として好適である。特にＴａ₂Ｏ₅
は、比誘電率が２５と大きいため、第１導体層と第２導
体層の間の静電容量を大きくする効果が高く、同軸スル
ーホール導体のコンデンサとしての機能を特に向上させ
ることができる。

【００３９】

【発明の実施の形態】以下に本発明の配線用基板及びそ
の製造方法の実施の形態の例（実施例）を説明する。（実施例）ａ）まず本発明の配線用基板の製造法について説明す
る。図２は、本実施例の配線用基板の製造工程を示す説
明図である。

【００４０】基板１０として、ビスマレイミド−トリ
アジン樹脂製で、厚みが８００ミクロンであり、表裏両
面に銅箔をコーティングしたものを使用した。前記の基板１０に、メカニカルドリルにて、直径３
５０ミクロンの貫通穴（以下スルーホール１１）を穿鑿
した。

【００４１】スルーホール１１の内壁、及び基板１０
の表面に、第１導体層１２をメッキにより形成した。メ
ッキの方法としては、まず無電解メッキにより厚さ１ミ
クロンのＣｕ無電界メッキ層を形成した後、更に電解メ
ッキで厚さ１７ミクロンのＣｕ電解メッキ層を形成し
た。これにより、厚さ１ミクロンのＣｕ無電解メッキ層
と、厚さ１７ミクロンのＣｕ電解メッキ層からなる合計
の厚さ１８ミクロンの第１導体層１２を形成した。

【００４２】第１導体層１２上に、所望の配線パター
ンに対応するエッチングレジストを形成し、第１導体層
１２の不要部分をエッチングにより除去して、導体層１
２の他の部分から分離した第１配線層１３を形成した。第１メッキ層１２の上の、所望の部分にマスクをした
後、スルーホール１１の内壁、及び基板表面に、スパッ
タにより、Ｔａ₂Ｏ₅からなる絶縁層１４を１５００オン
グストロームの厚さで成膜した。

【００４３】スパッタ成膜の工程は、ヒーターによる予
熱、高真空チャンバーへの導入、スパッタ成膜、徐冷の
各プロセスから成る。前記において形成したマスクを除去し、絶縁層１４
を貫通するビアホール１５を形成した。

【００４４】前記と同様にして、スルーホール１１
の内壁、及び基板表面上に、第２導体層１６を形成し
た。前記と同様にして、第２導体層１６上にエッチング
レジストを形成し、エッチングにより第２導体層１６の
不要部分を除去して、第２導体層１６の他の部分から分
離した第２配線層１７を形成した。

【００４５】上記〜工程によって、同軸スルーホー
ル導体を備えた配線用基板が製造される。ｂ）次に上述した製造法によって製造された配線用基板
の構成を説明する。図２のに示す様に、本実施例の配
線用基板の表面には、絶縁層１４によって互いに絶縁さ
れた第１導体層１２及び第２導体層１６がある。それら
導体層の一部は、エッチングにより導体層の他の部分か
ら分離されて、配線層１３及び配線層１７を形成し、配
線パターンを構成している。この配線パターンに電子部
品の端子を接続することにより、電子回路を構成するこ
とができる。

【００４６】また、スルーホール１１の内部では、図３
に示す様に、第１導体層１２、絶縁層１４、及び第２導
体層１６が同軸状に積層され、同軸スルーホール導体が
構成されている。この同軸スルーホール導体の、第１導
体層１２と第２導体層１６は、絶縁層１４によって絶縁
され、それぞれ基板の表裏の導体層を接続する役割を果
たし、配線パターンの一部となっている。また、それら
導体層は、電子部品の端子の接続先としても機能する。

【００４７】そして、上記の同軸スルーホール導体にお
いては、絶縁層１４がスパッタにより１５００オングス
トロームという非常に薄い膜厚で成膜されているため、
第１導体層１２と第２導体層１６の間隔が小さくなって
いる。ｃ）上述した構成により、本実施例は下記の効果を奏す
る。

【００４８】ＩＣの電源端子を本実施例の同軸スルー
ホール導体の一方の導体層（例えば第１導体層１２）に
接続し、同じＩＣの接地端子を他方の導体層（例えば第
２導体層１６）に接続した場合、それら両導体層１２，
１６に流れる電流は互いに逆方向であるため、それら両
導体層１２，１６から発生する磁界は互いに反対方向で
あり、打ち消し合う。

【００４９】本実施例の同軸スルーホール導体では、第
１導体層１２と第２導体層１６の間隔が小さいため、両
導体層１２，１６から発生する磁界の打ち消し合う効果
は特に強くなり、両導体層１２，１６のインダクタンス
が減少する。ここで、両導体層１２，１６の間隔と、そ
のインダクタンスの関係を、シュミレーションにより調
べた結果を表１に示す。

【００５０】

【表１】表１は、両導体層１２，１６の間隔が小さくなるに伴
い、導体層のインダクタンスは急激に減少することを示
している。

【００５１】一般に、導体層における電力ロスとノイズ
は、その導体層のインダクタンスが小さいほど、小さく
なる。従って、本実施例の同軸スルーホール導体は、第
１導体層１２と第２導体層１６のインダクタンスが小さ
いために、それら両導体層１２，１６における電力ロス
とノイズが小さいという効果を奏する。

【００５２】本実施例の同軸スルーホール導体におい
ては、第１導体層１２と第２導体層１６の間隔が小さい
ため、それらの間の静電容量が大きい。そのため、そ
れら両導体層１２，１６をコンデンサとして使用するこ
とが可能であり、その分だけ回路の他のコンデンサを小
容量化することができる。

【００５３】その結果、配線用基板の小型化、及び、製
造コストの低減が可能となる。（実験例）次に実験例について説明する。ａ）本発明の範囲の例（実施例）として、前記実施例の
製造方法で配線用基板を製造した。

【００５４】又、比較例として、下記の製造方法で配線
用基板を製造した。実施例のの工程の代わりに、スルーホールを樹脂で
充填し、加熱して樹脂を硬化させた後、レーザーでその
中心に直径１５０ミクロンの穴を開け、膜厚１００ミク
ロンのドーナツ型の絶縁層を形成した。その他の工程
は、実施例と同様に行った。

【００５５】上記工程によって、同軸スルーホール導体
を備えた配線用基板を製造した。本比較例で製造される配線用基板の構成は、この配線
用基板に設けられている同軸スルーホール導体の絶縁層
の厚みが１００ミクロンと厚い。その他の構成は、実施
例で製造される配線用基板と同一である。

【００５６】ｂ）そして、各配線用基板を下記のように
評価し、比較した。ＩＣの電源端子を、配線用基板の同軸スルーホール導
体の一方の導体層に接続し、同じＩＣの接地端子を他方
の導体層に接続した。この状態で、同軸スルーホール導
体の両導体層のインダクタンスを測定すると、実施例の
配線用基板では０．１９ｐＨであり、比較例の配線用基
板では１７５ｐＨであった。

【００５７】従って、実施例の配線用基板の同軸スルー
ホール導体は、その導体層（第１導体層１２と第２導体
層１６）のインダクタンスが小さいために、電力ロスと
ノイズの低減が可能である。配線用基板の同軸スルーホール導体の、第１導体層と
第２導体層の間の静電容量を測定した結果、実施例の配
線用基板では１．２ｎＦであり、比較例の配線用基板で
は０．２ｐＦであった。

【００５８】従って、実施例の配線用基板では、同軸ス
ルーホール導体１０００本で、１．２μＦのコンデンサ
の機能を代替することが可能であり、その分だけ回路に
搭載するコンデンサを小容量化することができる。一
方、比較例の同軸スルーホール導体は、静電容量が非常
に小さいため、コンデンサとして使用することはできな
い。

【００５９】尚、本発明は上記実施例の形態に何等限定
されるものではなく、本発明の要旨を逸脱しない範囲で
種種の形態で実施することができる。例えば、絶縁層の
成膜には、蒸着法を使用することができる。また、絶縁
層の材料としてはＳｉＯ₂を使用することができる。

【図面の簡単な説明】

【図１】同軸スルーホール導体の構造と作用を示し、
（ａ）は断面図であり、（ｂ）は作用の説明図である。

【図２】実施例の配線用基板の製造工程の説明図であ
る。

【図３】実施例の配線用基板を示し、（ａ）は（ｂ）
における同軸スルーホール導体のＡ−Ａ面での断面図で
あり、（ｂ）は同軸スルーホール導体の断面図である。

【図４】同軸スルーホール導体を備えた配線用基板の
説明図である。

【符号の説明】

１０・・・基板１１・・・スルーホール１２・・・第１メッキ層１３・・・第１配線層１４・・・絶縁層１５・・・ビアホール１６・・・第２メッキ層１７・・・第２配線層

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5E317 AA21 AA24 BB12 BB13 BB14 BB15 BB25 CC25 CC32 CC33 CD27 CD32 GG03 5E346 AA12 AA42 CC16 CC19 DD04 DD23 DD24 EE31 FF13 FF14 GG15 HH01 HH02

Claims

【特許請求の範囲】

【請求項１】スルーホールの内壁に形成された第１導
体層と、前記第１導体層の上に形成された絶縁層と、前記絶縁層の上に形成された第２導体層と、を備える配線用基板であって、前記絶縁層の厚みが０．１〜１０ミクロンであることを
特徴とする配線用基板。
【請求項２】前記絶縁層は、スパッタ又は蒸着により
成膜された薄膜であることを特徴とする前記請求項１に
記載の配線用基板。
【請求項３】前記絶縁層が、Ｔａ₂Ｏ₅又はＳｉＯ₂か
ら成ることを特徴とする前記請求項１又は２に記載の配
線用基板。
【請求項４】下記の工程から成ることを特徴とする配
線用基板の製造方法。第１工程：基板にスルーホールを開ける工程第２工程：前記スルーホールの内壁に、第１導体層を形
成する工程第３工程：前記第１導体層の上に、スパッタ又は蒸着に
よって、絶縁層を成膜する工程第４工程：前記絶縁層の上に第２導体層を形成する工程
【請求項５】前記第３工程で成膜される前記絶縁層の
厚みが０．1〜１０ミクロンであることを特徴とする前
記請求項４に記載の配線用基板の製造方法。
【請求項６】前記第３工程で成膜される前記絶縁層
が、Ｔａ₂Ｏ₅又はＳｉＯ ₂から成ることを特徴とする前
記請求項４又は５に記載の配線用基板の製造方法。