JP7491209B2 - 電気部品 - Google Patents

電気部品 Download PDF

Info

Publication number
JP7491209B2
JP7491209B2 JP2020212682A JP2020212682A JP7491209B2 JP 7491209 B2 JP7491209 B2 JP 7491209B2 JP 2020212682 A JP2020212682 A JP 2020212682A JP 2020212682 A JP2020212682 A JP 2020212682A JP 7491209 B2 JP7491209 B2 JP 7491209B2
Authority
JP
Japan
Prior art keywords
heat dissipation
solder
space
land
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020212682A
Other languages
English (en)
Other versions
JP2022098979A (ja
Inventor
剛 佐藤
泰斗 井▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2020212682A priority Critical patent/JP7491209B2/ja
Priority to US17/645,007 priority patent/US20220201865A1/en
Priority to CN202111562404.6A priority patent/CN114664754A/zh
Publication of JP2022098979A publication Critical patent/JP2022098979A/ja
Application granted granted Critical
Publication of JP7491209B2 publication Critical patent/JP7491209B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書に記載の開示はモールドパッケージを備える電子装置に関するものである。
特許文献１にはモールドパッケージとモールドパッケージの搭載される基板を備える電子装置が記載されている。モールドパッケージには、金属製のアイランド、電子部品、電子部品に接続されるリード、および、これらを一体的に封止しつつアイランドの一部とリードの一部を露出するモールド樹脂が含まれている。基板にはアイランドに対向する金属製の第１ランドと、リードに対向する金属製の第２ランドが設けられている。
特許第６５６９６１０号公報
アイランドと第１ランドがはんだを介して接続されている。リードと第２ランドがはんだを介して接続されている。アイランドと第１ランドを接続するはんだ周りにフラックスが広がると、そのフラックスがリードや第２ランドに触れる虞がある。
そこで本開示の目的は、フラックスがリードや第２ランドに触れることの抑制された電気部品を提供することである。
本開示の一態様による電気部品は、
金属製の放熱部（２０）と、放熱部に設けられる半導体素子（２１）と、半導体素子に接続されるリード端子（２２）と、放熱部とリード端子それぞれの一部と半導体素子を被覆する被覆樹脂（２３）と、を備える半導体部品（１１）と、
放熱部と半導体素子の並ぶ並び方向で放熱部と並ぶ金属製の第１搭載部（３１）と、第１搭載部の並び方向の周りの外周に設けられ、リード端子の被覆樹脂から露出した部位と並び方向で並ぶ金属製の第２搭載部（３２）と、第１搭載部と第２搭載部の設けられる絶縁基板（３０）と、を備える配線基板（１２）と、
第１搭載部と放熱部を接続する第１はんだ（１３）と、
第２搭載部とリード端子の被覆樹脂から露出した部位を接続する第２はんだ（１４）と、を有し、
第１はんだは放熱部と第１搭載部を接続するはんだ接続部（１３ａ）とはんだ接続部の並び方向の周りに設けられるフラックス（１３ｂ）を有し、
並び方向における放熱部と配線基板との間の第１空間（１００）のうちの、放熱部と第１搭載部の重複する第２空間（２００）を除いた第２空間の並び方向の周りの放熱部と第１搭載部との非重複の第３空間（３００）が環状を成し、
第３空間の一部と第２空間がはんだ接続部に占有され、
第３空間のうちのはんだ接続部の非占有の空間にフラックスのすべてが設けられている。
これによれば、フラックスがリードや第２ランドに触れることが抑制される。
なお、上記の括弧内の参照番号は、後述の実施形態に記載の構成との対応関係を示すものに過ぎず、技術的範囲を何ら制限するものではない。
リフロー処理前の封止部を除いた電気部品の断面図である。 リフロー処理中の封止部を除いた電気部品の断面図である。 リフロー処理後の封止部を除いた電気部品の断面図である。 電気部品の断面図である。 電気部品の上面図である。 第４空間を説明するための斜視図である。 放熱部の一辺の長さに対する第１ランドの一辺の長さの割合と、第１フラックス残渣体積および第４空間体積との関係を表すグラフである。
以下、図面を参照しながら本開示を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。
また、各実施形態で組み合わせが可能であることを明示している部分同士の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても実施形態同士、実施形態と変形例、および、変形例同士を部分的に組み合せることも可能である。
（第１実施形態）
図１～図４に示すように電気部品１０は半導体部品１１と、配線基板１２と、半導体部品１１と配線基板１２を接続する第１はんだ１３及び第２はんだ１４と、封止部２６と、を備えている。電気部品１０はＱＦＮ（Quad Flat Non-leaded Package）構造を成している。
以下に、電気部品１０の機械的構成を説明する。それに当たって互いに直交の関係にある３方向をｘ方向、ｙ方向、および、ｚ方向とする。なお図面においては「方向」の記載を省略して示している。ｚ方向は並び方向に相当する。
＜半導体部品＞
先ず、半導体部品１１について説明する。図１～図５に示すように、半導体部品１１は、放熱部２０と、半導体素子２１と、複数のリード端子２２と、被覆樹脂２３と、を有している。
放熱部２０はｚ方向に厚さの薄い扁平形状を成している。放熱部２０は導電性を有する金属部材によって形成されている。放熱部２０はｘ方向とｙ方向の長さの等しい正方形を成している。なお、放熱部２０は正方形を成していなくても良い。
放熱部２０はｚ方向に並ぶ放熱上面２０ａと放熱上面２０ａの裏側の放熱下面２０ｂを有している。
放熱上面２０ａには、Ａｇペーストなどの接続部材を介して、半導体素子２１が固定されている。このために、半導体素子２１から生じた熱を放熱部２０に放熱することが可能になっている。
半導体素子２１は、シリコンなどの半導体基板に素子が形成されたものである。本実施形態では、半導体素子２１としてＩＣチップを採用している。
半導体素子２１はｚ方向に厚さの薄い扁平形状を成している。半導体素子２１はｚ方向に並ぶ半導体上面２１ａと半導体上面２１ａの裏側の半導体下面２１ｂを有している。
半導体上面２１ａには、半導体素子２１と複数のリード端子２２それぞれとを電気的に接続するボンディングワイヤ２５が接続されている。
半導体下面２１ｂは放熱上面２０ａとｚ方向で向かい合って並んでいる。半導体下面２１ｂと放熱上面２０ａとが上記したＡｇペーストなどの接続部材を介して固定されている。
リード端子２２は半導体部品１１における導電性を有する外部接続用の端子である。リード端子２２はｘ方向に延びる第１延長部２２ａと第１延長部２２ａの端に連結され、ｚ方向に延びる第２延長部２２ｂと、第２延長部２２ｂの第１延長部２２ａから離間した側の端に連結され、ｘ方向に延びる第３延長部２２ｃを有している。
複数のリード端子２２それぞれは半導体素子２１のｚ方向周りの周方向に沿う外周に沿って設けられている。複数のリード端子２２それぞれが上記したボンディングワイヤ２５を介して電気的に接続されている。
被覆樹脂２３は例えばエポキシ系樹脂などを含むモールド材料から形成されている。被覆樹脂２３に放熱部２０、半導体素子２１、複数のリード端子２２、及びボンディングワイヤ２５それぞれが一体的に封止されている。被覆樹脂２３から放熱部２０の一部、複数のリード端子２２それぞれの一部が露出されている。
被覆樹脂２３はｚ方向に扁平形状を成している。被覆樹脂２３はｚ方向に並ぶ被覆上面２３ａと被覆上面２３ａの裏側の被覆下面２３ｂと被覆上面２３ａと被覆下面２３ｂを連結する被覆連結面２３ｃを有している。
上記したように被覆樹脂２３から放熱部２０の一部、複数のリード端子２２それぞれの一部が露出されている。具体的に言えば、被覆下面２３ｂから放熱下面２０ｂと複数のリード端子２２それぞれの第３延長部２２ｃの一部の面が露出されている。被覆連結面２３ｃから複数のリード端子２２それぞれの第３延長部２２ｃの一部の面が露出されている。
以下、説明を簡便とするために被覆下面２３ｂから露出される第３延長部２２ｃの一部の面を第３延長露出下面２２ｄと示す。被覆連結面２３ｃから露出される第３延長部２２ｃの一部の面を第３延長露出側面２２ｅと示す。なお、被覆連結面２３ｃから第３延長露出側面２２ｅが露出されていなくてもよい。
また図１～４に示すように被覆下面２３ｂと放熱下面２０ｂと第３延長露出下面２２ｄがｚ方向で面一になっている。被覆連結面２３ｃと第３延長露出側面２２ｅがｘ方向で面一になっている。
＜配線基板＞
次に、配線基板１２について説明する。配線基板１２とは半導体部品１１の搭載される基板のことである。配線基板１２は樹脂などから成る絶縁基板３０と第１ランド３１と複数の第２ランド３２を有している。
第１ランド３１と複数の第２ランド３２それぞれは導電性を有する金属部材から形成されている。第１ランド３１と複数の第２ランド３２それぞれが絶縁基板３０にインサートされて配線基板１２が形成されている。第１ランド３１は第１搭載部に相当する。第２ランド３２は第２搭載部に相当する。
絶縁基板３０はｚ方向に厚さの薄い扁平形状を成している。絶縁基板３０はｚ方向に並ぶ絶縁上面３０ａと絶縁上面３０ａの裏側の絶縁下面３０ｂを有している。図示しないが絶縁上面３０ａには導体から成る配線が配策されている。半導体部品１１は配線基板１２の絶縁上面３０ａ側に第１はんだ１３と第２はんだ１４を介して設けられている。
第１ランド３１はｚ方向に厚さの薄い扁平形状を成している。第１ランド３１はｘ方向とｙ方向の長さの等しい正方形を成している。なお、第１ランド３１は正方形を成していなくても良い。
第１ランド３１はｚ方向に並ぶ第１上面３１ａと第１上面３１ａの裏側の第１下面３１ｂを有している。第１ランド３１は絶縁基板３０におけるｘ方向とｙ方向それぞれの中心に設けられている。
第１ランド３１は半導体部品１１の放熱部２０とｚ方向で並ぶ態様で絶縁基板３０に設けられている。第１ランド３１の第１上面３１ａには第１はんだ１３が塗布されている。第１はんだ１３を介して第１ランド３１に放熱部２０が電気的および機械的に接続されている。なお、第１はんだ１３については後で詳説する。
また第１ランド３１のｘ方向の幅は、放熱部２０のｘ方向の幅よりも小さくなっている。第１ランド３１のｙ方向の幅は放熱部２０のｙ方向の幅よりも小さくなっている。なお、図１～図５に示すようにｚ方向で放熱部２０と第１ランド３１が第１はんだ１３を介して重複している。
第２ランド３２も同様にｚ方向に厚さの薄い扁平形状を成している。複数の第２ランド３２それぞれはｚ方向に並ぶ第２上面３２ａと第２上面３２ａの裏側の第２下面３２ｂを有している。複数の第２ランド３２が第１ランド３１における周方向周りの外周に沿って絶縁基板３０に設けられている。
第２ランド３２はリード端子２２の第３延長部２２ｃの一部とｚ方向で並ぶ態様で絶縁基板３０に設けられている。第２ランド３２のｘ方向の端は、第３延長部２２ｃよりも半導体素子２１から離間した側に位置している。第２ランド３２の第２上面３２ａに第２はんだ１４が塗布されている。第２はんだ１４を介して第２ランド３２に第３延長部２２ｃが電気的および機械的に接続されている。なお、第２はんだ１４については後で詳説する。
なお、図１～図４に示すように第１上面３１ａと第２上面３２ａと絶縁上面３０ａとがｚ方向で面一になるように、配線基板１２に第１ランド３１と第２ランド３２が設けられている。
＜第１はんだと第２はんだ＞
第１はんだ１３とは、半導体部品１１と配線基板１２とを接続するはんだのうち、放熱部２０と第１ランド３１との間に設けられ、放熱部２０と第１ランド３１を電気的および機械的に接続するはんだである。
以下においては、放熱部２０と第１ランド３１の間に位置する後述のリフロー前のペースト状のはんだを第１はんだ１３と示す。第１はんだ１３はリフロー処理されることで第１はんだ接続部１３ａと第１フラックス１３ｂに分かれる。リフロー処理されることで放熱部２０と第１ランド３１とが第１はんだ接続部１３ａによって電気的および機械的に接続される。第１はんだ接続部１３ａの周りに第１フラックス１３ｂが設けられる。第１はんだ接続部１３ａは、はんだ接続部に相当する。第１フラックス１３ｂはフラックスに相当する。
図４に示すように放熱部２０と第１ランド３１が第１はんだ接続部１３ａを介して重複している。上記したように放熱部２０と第１ランド３１それぞれは正方形を成している。そのために第１はんだ接続部１３ａは正四角錘台形状を成して、第１ランド３１と放熱部２０とを電気的および機械的に接続している。
以下においては、図３および図４に示すようにリフロー後におけるｚ方向における放熱部２０と配線基板１２との間の空間を第１空間１００とする。第１空間１００のうちの放熱部２０と第１ランド３１とがｚ方向で重なる空間を第２空間２００と示す。第１空間１００のうちの第２空間２００を除く第２空間２００のｚ方向周りの外周の放熱部２０と第１ランド３１とが非重複の空間を第３空間３００と示す。第３空間３００は第２空間２００を囲むようにして環状形状を成している。
第３空間３００の一部と第２空間２００に第１はんだ接続部１３ａが占有されている。第３空間３００のうちの第１はんだ接続部１３ａの非占有の空間に第１フラックス１３ｂのすべてが設けられている。他の言い方をすれば、第１空間１００から第１はんだ接続部１３ａの占有領域を除いた第４空間４００に第１フラックス１３ｂのすべてが設けられている。なお、第４空間４００は図６に示すような形状を成している。
第２はんだ１４とは、半導体部品１１と配線基板１２とを接続するはんだのうち、リード端子２２と第２ランド３２の間に設けられ、リード端子２２と第２ランド３２とを電気的および機械的に接続するはんだである。
以下においては、リード端子２２と第２ランド３２の間に位置する後述のリフロー前のペースト状のはんだを第２はんだ１４と示す。第２はんだ１４はリフロー処理されることで第２はんだ接続部１４ａと第２フラックスに分かれる。
上記したように第２ランド３２はリード端子２２の第３延長部２２ｃの一部とｚ方向で並ぶ態様で絶縁基板３０に設けられている。また第２ランド３２のｘ方向の端は、第３延長部２２ｃよりも半導体素子２１から離間した側に位置している。そのために第２はんだ接続部１４ａは略四角錘台形状を成して、第２ランド３２と第３延長部２２ｃとを電気的および機械的に接続している。
＜封止部＞
封止部２６とは、はんだの寿命の低下を抑制するために配線基板１２に設けられるエポキシ系樹脂などを含む熱硬化性の樹脂のことである。封止部２６は絶縁性を有している。図４および図５に示すように封止部２６は第３延長部２２ｃと第２はんだ１４を覆うようにして、半導体部品１１のｚ方向周りの周方向に沿った外周に沿って設けられている。
＜電気部品の製造方法＞
以下に電気部品１０の製造方法について説明する。先ず、半導体部品１１と配線基板１２を準備する。
次に第１ランド３１の第１上面３１ａに第１はんだ１３をスクリーン印刷などによって塗布する。同様に第２ランド３２の第２上面３２ａに第２はんだ１４をスクリーン印刷などによって塗布する。なお、スクリーン印刷時において、第１はんだ１３および第２はんだ１４はペースト状になっている。
次に、半導体部品１１を配線基板１２に搭載する。具体的に言えば、放熱下面２０ｂが第１はんだ１３に接着するように放熱部２０を第１ランド３１に搭載する。同時に第３延長露出下面２２ｄが第２はんだ１４に接着するように第３延長部２２ｃを第２ランド３２に搭載する。
次にリフロー処理を行う。リフロー処理とは、基板の接合部位にはんだペーストを印刷し、その上に電子部品をマウントしてから赤外線や熱風などではんだを溶かすことで電子部品を基板に電気的および機械的に接続する処理のことである。
本実施形態では、第１はんだ接続部１３ａによって放熱部２０が第１ランド３１に電気的および機械的に接続される。第２はんだ接続部１４ａによって第３延長部２２ｃが第２ランド３２に電気的および機械的に接続される。
リフロー処理を行うと、第１はんだ１３は図２に示すように第１ランド３１の第１上面３１ａと放熱部２０の放熱下面２０ｂそれぞれに濡れ拡がる。放熱部２０と第１ランド３１は第１はんだ接続部１３ａを介してｚ方向で重複している。また放熱部２０と第１ランド３１は正方形を成している。そのために第１はんだ接続部１３ａは正四角錘台形状を成して、第１ランド３１と放熱部２０とを電気的および機械的に接続する。
同様にリフロー処理を行うと、第２はんだ１４は第２ランド３２の第２上面３２ａと第３延長部２２ｃの第３延長露出下面２２ｄそれぞれに濡れ拡がる。上記したように第２ランド３２はリード端子２２の第３延長部２２ｃの一部とｚ方向で並ぶ態様で絶縁基板３０に設けられている。また第２ランド３２のｘ方向の端は、第３延長部２２ｃよりも半導体素子２１から離間した側に位置している。そのために第２はんだ接続部１４ａは略四角錘台形状を成して、リード端子２２の第３延長部２２ｃを電気的および機械的に接続する。
次に第３延長部２２ｃと第２はんだ接続部１４ａを覆うように、半導体部品１１の周方向に沿った外周に沿って封止部２６を塗布する。
次に封止部２６を加熱する。封止部２６は加熱されることで硬化する。そのために第２はんだ接続部１４ａが封止部２６によって保護される。
＜はんだとリフロー処理＞
リフロー処理が行われると、第１はんだ１３から液状の第１フラックス１３ｂが溶け出す。溶け出した第１フラックス１３ｂは第１はんだ接続部１３ａを中心に配線基板１２の端側に向かって濡れ拡がる。本実施形態では第１フラックス１３ｂが、第１空間１００から第１はんだ接続部１３ａの占有領域を除いた第４空間４００に収まっている。
この状態でさらに加熱が進むと、第１フラックス１３ｂから液体成分が揮発する。その結果、第１フラックス１３ｂの濡れ拡がった領域に第１フラックス残渣１３ｃが析出する。第１フラックス残渣１３ｃはフラックス残渣に相当する。
本実施形態では図３および図４に示すように第１フラックス残渣１３ｃは、第１空間１００から第１はんだ接続部１３ａの占有領域を除いた第４空間４００に収まっている。なお、その場合における、第１ランド３１の一辺の長さと放熱部２０の一辺の長さとの関係については後で詳説する。
同様にリフロー処理されると、第２はんだ１４から液状の第２フラックスが溶け出す。溶け出した第２フラックスは第２はんだ接続部１４ａを中心に配線基板１２に濡れ拡がる。この状態でさらに加熱が進むと、第２フラックスから液体成分が揮発する。その結果、第２フラックスの濡れ拡がった領域に第２フラックス残渣が析出する。
このようにリフロー処理を経ることで第１はんだ１３から第１フラックス１３ｂが溶け出す。第２はんだ１４から第２フラックスが溶け出す。そのために第１はんだ１３と第２はんだ１４それぞれの体積が印刷時に比べて減少する。
なお、本実施形態では隣合う２つのリード端子２２間の離間距離は、リード端子２２に印刷された第２はんだ１４から溶け出した第２フラックスが合流しない程度に離間している。その場合、第２フラックスに起因した短絡が起こりにくくなっている。
そのために、以下においては第１フラックス１３ｂの濡れ拡がった領域に析出される第１フラックス残渣１３ｃについて主に説明する。なお、隣合う２つのリード端子２２間の離間距離はリード端子２２に印刷された第２はんだ１４から溶け出した第２フラックスが合流しない程度に離間していなくてもよい。
＜第１フラックス残渣体積と第４空間＞
上記した第１フラックス残渣１３ｃは以下に示す式によって算出される。それに伴い、ｘ方向とｙ方向それぞれの第１ランド３１の１辺の長さをａ（ｍｍ）とする。第１はんだと第２はんだそれぞれのリフロー処理前のｚ方向の厚さをｂ（ｍｍ）とする。第１はんだと第２はんだそれぞれのリフロー処理前のはんだ密度をｃ（ｇ／ｃｍ３）とする。リフロー処理前の第１はんだにおける第１フラックス１３ｂの含有割合とリフロー処理前の第２はんだにおける第２フラックスの含有割合それぞれをｄ（ｗｔ％）とする。第１フラックス１３ｂに含まれる第１フラックス残渣１３ｃの割合をｅ（ｗｔ％）とする。第１フラックス残渣１３ｃの密度をｆ（ｇ／ｃｍ３）とする。リフロー処理後の第１はんだ接続部１３ａの密度をｇ（ｇ／ｃｍ３）とする。ｘ方向とｙ方向それぞれの放熱部２０の１辺の長さをｈ（ｍｍ）とする。
これによれば、第１フラックス残渣１３ｃの第１フラックス残渣体積ｘ１（ｍｍ３）は、以下数１のように示すことが出来る。
Figure 0007491209000001
また上記した第４空間４００は第１空間１００から第１はんだ接続部１３ａの体積を減算することで算出される。第４空間４００を算出するにあたって、第１はんだ接続部１３ａの体積ｘ２（ｍｍ３）は、以下数２のように示すことが出来る。
Figure 0007491209000002
上記したように第１はんだ接続部１３ａは正四角錘台形状を成している。そのために第１はんだ接続部１３ａのはんだ厚みｙ（ｍｍ）は、以下数３のように示すことが出来る。
Figure 0007491209000003
そのために第４空間４００の第４空間体積ｚ（ｍｍ３）は、以下数４のように示すことが出来る。
Figure 0007491209000004
上記した式に基づいて図７に放熱部２０の一辺の長さに対する第１ランド３１の一辺の長さの割合と、第１フラックス残渣体積ｘ１および第４空間４００の第４空間体積ｚとの関係を表すグラフを示す。
なお、上記したように第１ランド３１は正方形形状を成している。そのために第１ランド３１のｘ方向の一辺の長さとｙ方向の一辺の長さは等しくなっている。図７においては第１ランド３１のｘ方向の一辺の長さとｙ方向の一辺の長さをまとめて第１ランド３１の一辺の長さとして示している。
同様に放熱部２０は正方形形状を成している。そのために放熱部２０のｘ方向の一辺の長さとｙ方向の一辺の長さは等しくなっている。図７においては放熱部２０のｘ方向の一辺の長さとｙ方向の一辺の長さをまとめて放熱部２０の一辺の長さとして示している。
なお、図７においては第１フラックス残渣体積ｘ１を実線で示し、第４空間４００の第４空間体積ｚを破線で示している。
第１フラックス残渣体積ｘ１は放熱部２０の一辺の長さに対する第１ランド３１の一辺の長さの割合が大きくなるにつれて大きくなっている。第４空間体積ｚは放熱部２０の一辺の長さに対する第１ランド３１の一辺の長さの割合が６０％付近までは大きくなり、それ以降小さくなっている。
また第１フラックス残渣体積ｘ１を示す曲線と第４空間体積ｚを示す曲線が、放熱部２０の一辺の長さに対する第１ランド３１の一辺の長さの割合が６０％よりも小さい領域においては一点で交わっている。
上記したように本実施形態では第１フラックス残渣１３ｃが第４空間４００に設けられている。すなわち第１フラックス残渣体積ｘ１が第４空間体積ｚよりも小さくなっている。
つまり第１フラックス残渣体積ｘ１が第４空間体積ｚよりも小さくなる範囲で、第１ランド３１の一辺の長さが放熱部２０の一辺の長さよりも短くなっている。第１フラックス残渣体積ｘ１が第４空間体積ｚよりも小さくなる程度に、第１ランド３１が放熱部２０よりも小さくなっている。
＜作用効果＞
本実施形態では上記したように第１空間１００から第１はんだ接続部１３ａの占有領域を除いた第４空間４００に第１フラックス１３ｂのすべてが設けられている。言い換えれば第３空間３００のうちの第１はんだ接続部１３ａの非占有の空間に第１フラックス１３ｂのすべてが設けられている。そのために第１フラックス１３ｂが第２ランド３２に触れることが抑制される。第１フラックス１３ｂがリード端子２２に触れることが抑制される。
また第３空間３００は第２空間２００を囲むようにして環状形状を成している。さらに第３空間３００のうちの第１はんだ接続部１３ａの非占有の空間に第１フラックス１３ｂのすべてが設けられている。そのために第１フラックス１３ｂが第１ランド３１における周方向周りの外周に沿って設けられた複数の第２ランド３２のすべてに触れることが抑制される。第１フラックス１３ｂが放熱部２０の周方向周りの外周に沿って設けられた複数のリード端子２２の被覆樹脂２３から露出した部位のすべてに触れることが抑制される。
これまでに説明したように第１空間１００から第１はんだ接続部１３ａの占有領域を除いた第４空間４００に第１フラックス残渣１３ｃのすべてが設けられている。言い換えれば第３空間３００のうちの第１はんだ接続部１３ａの非占有の空間に第１フラックス残渣１３ｃのすべてが設けられている。これによれば、第１フラックス残渣１３ｃが第２ランド３２とリード端子２２それぞれに触れることが抑制される。
第１フラックス残渣１３ｃは機械的な曲げや熱的ストレスなどによってクラックが入る場合がある。そのクラックに水分が入り込むと、複数のリード端子２２間で水路が形成される虞がある。その状態で複数のリード端子２２間に電圧が印加されると、複数のリード端子２２間をイオン化したリード端子２２に由来する金属が水路を移動するイオンマイグレーションが起こる虞がある。そのために複数のリード端子２２間で短絡が生じる虞がある。複数の第２ランド３２間においても同様の原理で複数の第２ランド３２間で短絡が生じる虞がある。
本実施形態では上記したように第１フラックス残渣１３ｃがリード端子２２と第２ランド３２に触れにくくなっている。そのために上記したイオンマイグレーションが起こりにくくなっている。その結果、複数のリード端子２２間で短絡が生じにくくなっている。複数の第２ランド３２間で短絡が生じにくくなっている。
また半導体部品１１と配線基板１２との間の空隙に洗浄液を流し込むことによって第１フラックス残渣１３ｃを除去する第１フラックス除去工程を行わなくても、第１フラックス残渣１３ｃがリード端子２２および第２ランド３２に触れにくくなっている。そのために第１フラックス除去工程が削減されやすくなっている。製造工程を簡略化しやすくなっている。
本実施形態では第１上面３１ａと第２上面３２ａと絶縁上面３０ａとがｚ方向で面一になるように配線基板１２に第１ランド３１と第２ランド３２が設けられている。そのために配線基板１２と半導体部品１１との間の空隙を狭くすることが可能になっている。それに伴い電気部品１０のｚ方向の体格が小型化されやすくなっている。
これまでに説明したように封止部２６は第３延長部２２ｃと第２はんだ接続部１４ａを覆うようにして、半導体部品１１のｚ方向周りの周方向に沿った外周に沿って設けられている。これによれば第２はんだ接続部１４ａの寿命の低下が抑制されやすくなっている。また水分や塵などが半導体部品１１と配線基板１２との間に侵入しにくくなっている。
（第１変形例）
本実施形態では封止部２６が第２はんだ接続部１４ａを覆うようにして半導体部品１１の外周に塗布された形態を示した。しかしながら封止部２６が半導体部品１１の外周に加え、配線基板１２と半導体部品１１の間の空隙に設けられていてもよい。これによれば第１はんだ接続部１３ａと第２はんだ接続部１４ａそれぞれの寿命の低下が抑制されやすくなっている。
（その他の変形例）
本実施形態では第１ランド３１が正方形形状を成す形態について説明した。同様に放熱部２０が正方形形状を成す形態について説明した。しかしながら第１ランド３１と放熱部２０の形態については限定されない。
第１空間１００から第１はんだ接続部１３ａの占有領域を除いた第４空間４００に第１フラックス残渣１３ｃのすべてが設けられていればよい。なお、図示しないが、第１ランド３１の第１上面３１ａと第２ランド３２の第２上面３２ａと配線基板１２の絶縁上面３０ａがｚ方向で面一になっていなくてもよい。
１１…半導体部品、１２…配線基板、１３…第１はんだ、１３ａ…第１はんだ接続部、１３ｂ…第１フラックス、１３ｃ…第１フラックス残渣、１４…第２はんだ、２０…放熱部、２１…半導体素子、２２…リード端子、２３…被覆樹脂、２６…封止部、３０…絶縁基板、３１…第１ランド、３２…第２ランド、１００…第１空間、２００…第２空間、３００…第３空間

Claims (4)

  1. 金属製の放熱部（２０）と、前記放熱部に設けられる半導体素子（２１）と、前記半導体素子に接続されるリード端子（２２）と、前記放熱部と前記リード端子それぞれの一部と前記半導体素子を被覆する被覆樹脂（２３）と、を備える半導体部品（１１）と、
    前記放熱部と前記半導体素子の並ぶ並び方向で前記放熱部と並ぶ金属製の第１搭載部（３１）と、前記第１搭載部の前記並び方向の周りの外周に設けられ、前記リード端子の前記被覆樹脂から露出した部位と前記並び方向で並ぶ金属製の第２搭載部（３２）と、前記第１搭載部と前記第２搭載部の設けられる絶縁基板（３０）と、を備える配線基板（１２）と、
    前記第１搭載部と前記放熱部を接続する第１はんだ（１３）と、
    前記第２搭載部と前記リード端子の前記被覆樹脂から露出した部位を接続する第２はんだ（１４）と、を有し、
    前記第１はんだは前記放熱部と前記第１搭載部を接続するはんだ接続部（１３ａ）と前記はんだ接続部の前記並び方向の周りに設けられるフラックス（１３ｂ）を有し、
    前記並び方向における前記放熱部と前記配線基板との間の第１空間（１００）のうちの、前記放熱部と前記第１搭載部の重複する第２空間（２００）を除いた前記第２空間の前記並び方向の周りの前記放熱部と前記第１搭載部との非重複の第３空間（３００）が環状を成し、
    前記第３空間の一部と前記第２空間が前記はんだ接続部に占有され、
    前記第３空間のうちの前記はんだ接続部の非占有の空間に前記フラックスのすべてが設けられている電気部品。
  2. 前記フラックスよりも液体成分の少ないフラックス残渣（１３ｃ）が、前記第３空間のうちの前記はんだ接続部の非占有の空間に設けられている請求項１に記載の電気部品。
  3. 前記第１搭載部が前記絶縁基板にインサートされ、
    前記絶縁基板の前記半導体部品側の面と前記第１搭載部の前記半導体素子の搭載される面とが面一になっている請求項１または２に記載の電気部品。
  4. 前記リード端子における前記被覆樹脂から露出された部位と前記第２はんだを封止する絶縁性の封止部（２６）を有する請求項１～３のいずれか１項に記載の電気部品。
JP2020212682A 2020-12-22 2020-12-22 電気部品 Active JP7491209B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020212682A JP7491209B2 (ja) 2020-12-22 2020-12-22 電気部品
US17/645,007 US20220201865A1 (en) 2020-12-22 2021-12-17 Electric component
CN202111562404.6A CN114664754A (zh) 2020-12-22 2021-12-20 电气部件和电子部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020212682A JP7491209B2 (ja) 2020-12-22 2020-12-22 電気部品

Publications (2)

Publication Number Publication Date
JP2022098979A JP2022098979A (ja) 2022-07-04
JP7491209B2 true JP7491209B2 (ja) 2024-05-28

Family

ID=82021956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020212682A Active JP7491209B2 (ja) 2020-12-22 2020-12-22 電気部品

Country Status (3)

Country Link
US (1) US20220201865A1 (ja)
JP (1) JP7491209B2 (ja)
CN (1) CN114664754A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221415A (ja) 2003-01-16 2004-08-05 Nissan Motor Co Ltd 半導体パッケージの実装構造
JP2009135470A (ja) 2007-11-05 2009-06-18 Panasonic Corp 実装構造体
JP2013012569A (ja) 2011-06-29 2013-01-17 Denso Corp 電子装置
JP2017216420A (ja) 2016-06-02 2017-12-07 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール、及び照明器具

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221415A (ja) 2003-01-16 2004-08-05 Nissan Motor Co Ltd 半導体パッケージの実装構造
JP2009135470A (ja) 2007-11-05 2009-06-18 Panasonic Corp 実装構造体
JP2013012569A (ja) 2011-06-29 2013-01-17 Denso Corp 電子装置
JP2017216420A (ja) 2016-06-02 2017-12-07 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール、及び照明器具

Also Published As

Publication number Publication date
JP2022098979A (ja) 2022-07-04
US20220201865A1 (en) 2022-06-23
CN114664754A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US9780081B2 (en) Chip package structure and manufacturing method therefor
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US9029995B2 (en) Semiconductor device and method of manufacturing the same
KR20080057174A (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
JP2009054846A (ja) プリント配線基板及び電子装置製造方法
US10304767B2 (en) Semiconductor device
JP2009283828A (ja) 半導体装置および半導体装置の製造方法
US20120306064A1 (en) Chip package
CN111668185A (zh) 电子装置模块以及该电子装置模块的制造方法
CN111816633B (zh) 半导体装置及半导体装置的制造方法
CN110707056B (zh) 封装组件及其制造方法、以及降压型变换器的封装组件
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
JP2005142189A (ja) 半導体装置
JP7491209B2 (ja) 電気部品
JP4305424B2 (ja) 半導体装置及びその製造方法
CN105244327A (zh) 电子装置模块及其制造方法
JP4114488B2 (ja) 半導体パッケージの実装構造
JP2022025389A (ja) 部品実装基板
JP6569610B2 (ja) 電子装置
JP2006237367A (ja) プリント配線板
WO2019216234A1 (ja) リードレスパッケージ実装基板
JPH10150065A (ja) チップサイズパッケージ
JP2024053145A (ja) 半導体装置
CN113224014A (zh) 半导体封装结构及其制造方法
JP2009016599A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240429

R150 Certificate of patent or registration of utility model

Ref document number: 7491209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150