JP2024053145A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2024053145A JP2024053145A JP2022159209A JP2022159209A JP2024053145A JP 2024053145 A JP2024053145 A JP 2024053145A JP 2022159209 A JP2022159209 A JP 2022159209A JP 2022159209 A JP2022159209 A JP 2022159209A JP 2024053145 A JP2024053145 A JP 2024053145A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- insulating substrate
- insulating member
- base plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000000463 material Substances 0.000 claims description 20
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】絶縁耐圧を向上させた半導体装置を提供する。
【解決手段】半導体装置は、導電性を有するベース板と、前記ベース板上の絶縁基板と、半導体チップと、ケースと、第1および第2絶縁部材と、を備える。前記絶縁基板は、絶縁基材と、裏面側金属層と、複数の表面側金属層と、を含む。前記裏面側金属層は、前記ベース板と前記絶縁基材との間に設けられ、前記絶縁基材は、前記裏面金属層と前記複数の表面側金属層との間に設けられる。前記半導体チップは、前記絶縁基板の前記複数の表面側金属層のうちの1つの上に設けられる。前記ケースは、前記ベース板上において前記絶縁基板と前記半導体チップとを囲む。前記第1絶縁部材は、前記ベース板と前記ケースとに囲まれたスペース内に充填され、前記絶縁基板および前記半導体チップは、前記第1絶縁部材中に浸漬される。前記第2絶縁部材は、前記絶縁基板の前記絶縁基材の端部と前記第1絶縁部材との間に設けられる。
【選択図】図1
【解決手段】半導体装置は、導電性を有するベース板と、前記ベース板上の絶縁基板と、半導体チップと、ケースと、第1および第2絶縁部材と、を備える。前記絶縁基板は、絶縁基材と、裏面側金属層と、複数の表面側金属層と、を含む。前記裏面側金属層は、前記ベース板と前記絶縁基材との間に設けられ、前記絶縁基材は、前記裏面金属層と前記複数の表面側金属層との間に設けられる。前記半導体チップは、前記絶縁基板の前記複数の表面側金属層のうちの1つの上に設けられる。前記ケースは、前記ベース板上において前記絶縁基板と前記半導体チップとを囲む。前記第1絶縁部材は、前記ベース板と前記ケースとに囲まれたスペース内に充填され、前記絶縁基板および前記半導体チップは、前記第1絶縁部材中に浸漬される。前記第2絶縁部材は、前記絶縁基板の前記絶縁基材の端部と前記第1絶縁部材との間に設けられる。
【選択図】図1
Description
実施形態は、半導体装置に関する。
半導体装置には、高い絶縁耐圧を有することが求められる。
実施形態は、絶縁耐圧を向上させた半導体装置を提供する。
実施形態に係る半導体装置は、導電性を有するベース板と、絶縁基板と、半導体チップと、ケースと、第1絶縁部材と、第2絶縁部材と、を備える。前記絶縁基板は、前記ベース板上に、第1接続部材を介して配置され、絶縁基材と、裏面側金属層と、複数の表面側金属層と、を含む。前記裏面側金属層は、前記ベース板と前記絶縁基材との間に設けられ、前記絶縁基材は、前記裏面金属層と前記複数の表面側金属層との間に設けられる。前記第1接続部材は、前記ベース板と前記裏面側金属層との間に設けられる。前記半導体チップは、前記絶縁基板の前記複数の表面側金属層のうちの1つの表面側金属層上に、第2接続部材を介して設けられる。前記ケースは、前記ベース板上に設けられ、前記絶縁基板と前記半導体チップとを囲む。前記第1絶縁部材は、前記ベース板と前記ケースとに囲まれたスペース内に充填され、前記絶縁基板および前記半導体チップは、前記第1絶縁部材中に浸漬される。前記第2絶縁部材は、前記絶縁基板の前記絶縁基材の端部と前記第1絶縁部材との間に設けられ、前記第1絶縁部材の材料よりも絶縁耐圧が高い材料を含む。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。
図1は、実施形態に係る半導体装置1を示す模式断面図である。半導体装置1は、例えば、電力制御用の半導体モジュールである。
半導体装置1は、ベース板10と、絶縁基板20と、半導体チップ30と、を備える。ベース板10は、導電性を有する。絶縁基板20は、ベース板10上に載置され、半導体チップ30は、絶縁基板20上に実装される。半導体チップ30は、例えば、MOSトランジスタである。絶縁基板20は、第1接続部材CM1を介して、ベース板10に接続される。第1接続部材CM1は、例えば、はんだ材である。
絶縁基板20は、絶縁基材21と、裏面側金属層23と、複数の表面側金属層25と、を含む。絶縁基材21は、例えば、酸化アルミニウムなどのセラミックスである。裏面側金属層23は、絶縁基材21の裏面上に設けられる。裏面側金属層23は、ベース板10と絶縁基材21との間に設けられる。裏面側金属層23は、例えば、金(Au)もしくは銅(Cu)を含む。第1接続部材CM1は、ベース板10と裏面側金属層23とを接続する。
表面側金属層25は、絶縁基材21の裏面とは反対側の表面上に設けられる。絶縁基材21は、裏面側金属層23と表面側金属層25との間に位置する。表面側金属層25は、例えば、AuもしくはCuを含む。半導体チップ30は、複数の表面側金属層25のうちの1つの表面側金属層25上にマウントされる。
半導体チップ30は、裏面側電極31と、表面側電極33と、を有する。裏面側電極31は、第2接続部材CM2を介して、絶縁基板20の表面側金属層25に接続される。裏面側電極31は、例えば、MOSトランジスタのドレイン電極である。第2接続部材CM2は、例えば、はんだ材もしくは銀ペースト等である。第2接続部材CM2は、導電性を有し、裏面側電極31は、第2接続部材CM2を介して、絶縁基板20の表面側金属層25に電気的に接続される。
半導体チップ30の表面側電極33は、例えば、MOSトランジスタのソース電極である。表面側電極33は、半導体チップ30の表面側に設けられ、例えば、金属ワイヤMW1を介して、別の表面側金属層25に電気的に接続される。また、半導体チップ30がマウントされた表面側金属層25は、金属ワイヤMW2を介して、他の表面側金属層25に電気的に接続される。
図1に示すように、半導体装置1は、ケース40と、第1絶縁部材50と、第2絶縁部材60と、蓋70と、をさらに備える。ケース40は、ベース板10上に設けられ、絶縁基板20および半導体チップ30を囲む。
第1絶縁部材50は、ベース板10とケース40とに囲まれたスペースに充填される。第1絶縁部材50は、例えば、シリコーンゲルである。絶縁基板20および半導体チップ30は、第1絶縁部材50に浸漬される。蓋70は、ベース板10とケース40とに囲まれたスペース内に、絶縁基板20、半導体チップ30および第1絶縁部材50を封じる。
第2絶縁部材60は、絶縁基板20の絶縁基材21の端部と第1絶縁部材50との間に設けられる。第2絶縁部材60は、第1絶縁部材50の絶縁耐圧よりも高い絶縁耐圧を有する絶縁材料を含む。第2絶縁部材60は、例えば、エポキシ樹脂もしくはポリイミドを含む。
なお、実施形態は上記の例に限定される訳ではない。例えば、絶縁基板20上に複数の半導体チップ30がマウントされても良いし、複数の絶縁基板20をベース板10上に配置する構成であってもよい。また、図1では、半導体チップ30を外部回路に接続するために設けられる接続端子の図示を省略している。以下の実施例でも同様である。
図2は、実施形態に係る半導体装置1を示す模式平面図である。図2は、絶縁基板20の表面側のレイアウトを示している。
絶縁基板20は、表面側金属層25a、25b、25cおよび25dを含む。表面側金属層25a、25b、25cおよび25dは、相互に離間する。半導体チップ30は、表面側金属層25a上にマウントされる。絶縁基材21は、X-Y平面に平行な平面視において、例えば、四角形の形状を有する。
図2に示すように、半導体チップ30は、制御電極35をさらに有する。表面側電極33および制御電極35は、半導体チップ30の表面側に並び、相互に離間する。表面側電極33は、例えば、複数の金属ワイヤMW1を介して、表面側金属層25bに電気的に接続される。制御電極35は、例えば、金属ワイヤMW3を介して、表面側金属層25dに電気的に接続される。
表面側金属層25aは、例えば、複数の金属ワイヤMW2を介して、表面側金属層25cに電気的に接続される。これにより、半導体チップ30の裏面側電極31は、表面側金属層25cに電気的に接続される(図1参照)。
第2絶縁部材60は、例えば、絶縁基板20の絶縁基材21の外縁に沿って、複数の表面側金属層25を囲むように設けられる。なお、以下の説明では、複数の表面側金属層25をそれぞれの符号により説明する場合と、表面側金属層25として包括的に説明する場合がある。他の構成要素についても同様である。
図3は、実施形態に係る半導体装置1を模式的に示す部分断面図である。図3は、絶縁基板20の端の構造を表している。ここでは第1絶縁部材50の図示を省略している。
この例では、第2絶縁部材60は、絶縁基材21の端部21epの表面側に設けられる。第1絶縁部材60は、絶縁基材21の表面および表面側金属層25bの側面25sに接するように設けられる。絶縁基材21の端部21epの表面側、表面側金属層25bおよび空気もしくは絶縁ガスが接する点または線を三重点TPと定義する。第2絶縁部材60は、三重点TPを覆うように設けられる。これにより、三重点TPを起点として絶縁基材21の表面に沿った沿面リーク経路SLPを介して、ベース板10と絶縁基材21との間に生じる放電を抑制できる。すなわち、半導体装置1の絶縁耐圧を向上させることができる。言い換えれば、第2絶縁部材60を介在させることにより、第1絶縁部材50が三重点に接する構造に比べて、絶縁耐圧を向上させることができる。
図4(a)および(b)は、実施形態の変形例に係る半導体装置2および半導体装置3を模式的に示す部分断面図である。図4(a)および(b)は、それぞれ、絶縁基板20の端の構造を表している。ここでは第1絶縁部材50の図示を省略している。
図4(a)に示す半導体装置2では、第2絶縁部材60は、絶縁基材21の端部21epを覆うように設けられる。第2絶縁部材60は、絶縁基材21の表面上に設けられる第1部分60aと、ベース板10と絶縁基材21の端部21epとの間のスペースを充填した第2部分60bとを含む。このように、第2部分60bを設けることにより、ベース板10と絶縁基材21との間に生じる放電をさらに抑制し、絶縁耐圧をより向上させることができる。
図4(b)に示す半導体装置3では、第2絶縁部材60は、絶縁基材21の端面21esに接する第1部分60aと、ベース板10と絶縁基材21の端部21epとの間のスペースを充填した第2部分60bとを含む。第2部分60bを設けることにより、ベース板10と絶縁基材21との間に生じる放電を抑制し、絶縁耐圧を向上させることができる。
この例では、第2絶縁部材60は、絶縁基材21の表面側には設けられない。このため、第2絶縁部材60の形成過程において、表面側金属層25のボンディング面が第2絶縁部材60の成分により汚染されることがない。したがって、表面側金属層25の表面の汚染により、表面側金属層25b上に接続される金属ワイヤMW1のボンディング強度が低下することを回避できる。
図5(a)および(b)は、実施形態の別の変形例に係る半導体装置4および半導体装置5を模式的に示す部分断面図である。図5(a)および(b)は、それぞれ、絶縁基板20の端の構造を表している。半導体装置4および半導体装置5は、第3絶縁部材80をさらに備える。ここでは第1絶縁部材50の図示を省略している。
図5(a)に示す半導体装置4では、第2絶縁部材60は、絶縁基材21の表面側に設けられる。第2絶縁部材60は、絶縁基材21の端部21epおよび表面側金属層25bの側面25sに接し、三重点TPを覆うように設けられる。
第3絶縁部材80は、表面側金属層25bの金属ワイヤMW1がボンディングされる表面の外縁上に設けられる。第3絶縁部材80には、所謂、ソルダーレジストを用いる。第3絶縁部材80は、例えば、フォトリソグラフィを用いて、絶縁基板20の表面側の所望の位置に設けることができる。
第3絶縁部材80は、例えば、表面側金属層25bの金属ワイヤMW1がボンディングされる領域と第2絶縁部材60との間に設けられる。第2絶縁部材60は、例えば、第3絶縁部材80に接する。さらに、第3絶縁部材80は、絶縁基材21の表面に垂直な方向、例えば、Z方向において、絶縁基材21の表面から第3絶縁部材80の頂点までの距離が、第2絶縁部材60の同方向の厚さよりも長くなるように設けられる。すなわち、第3絶縁部材80は、表面側金属層25bの表面の金属ワイヤMW1をボンディングする領域に第2絶縁部材60が広がることを防ぐ。第3絶縁部材80は、例えば、第2絶縁部材60の材料に対して、非親和性を有する材料を含んでも良い。
図5(b)に示す半導体装置5では、第3絶縁部材80は、表面側金属層25bの外縁上に設けられ、且つ、表面金属層25bの側面25sを覆うように設けられる。すなわち、第3絶縁部材80は、表面側金属層25bと第2絶縁部材60との間に延在し、三重点TPを覆う部分を有するように設けられても良い。
図6(a)および(b)は、実施形態の別の変形例に係る半導体装置6および半導体装置7を示す模式平面図である。図6(a)および(b)は、絶縁基板20の表面側のレイアウトを示している。
図6(a)に示す半導体装置6では、第3絶縁部材80は、各表面側金属層25の金属ワイヤMWがボンディングされる領域もしくは半導体チップ30がマウントされる領域と、第2絶縁部材60と、の間に延在するように設けられる。
第2絶縁部材60は、絶縁基材21の端部21ep(図5(a)参照)から隣り合う表面側金属層25の間に延在するように設けられる。このため、第3絶縁部材80も各表面側金属層25の外縁に沿って、絶縁基材21の端部21epから第2絶縁部材60により囲まれた領域の内側へ向かう方向に延在する。第3絶縁部材80の第2絶縁部材60に囲まれた領域の内側へ延在する部分の長さは、第2絶縁部材60が隣り合う表面側金属層25の間に延びる延伸長よりも長い。
図6(b)に示す半導体装置7では、第3絶縁部材80は、表面側金属層25a~表面側金属層25dのそれぞれの外縁に沿って、金属ワイヤMW1~金属ワイヤMW3がボンディングされる領域もしくは半導体チップ30がマウントされる領域を囲むように設けられる。
なお、図6(a)および(b)中に示す第3絶縁部材80は、それぞれ、図5(a)および(b)のいずれかに示す断面形状を有するように設けられる。このような第3絶縁部材80を設けることにより、第2絶縁部材60を形成する過程における各表面側金属層25の表面汚染を防ぎ、半導体チップ30および金属ワイヤMW1~金属ワイヤMW3のボンディング強度を向上させることができる。また、絶縁基材21の端部21ep上に塗布される樹脂の量を増やし、第2絶縁部材60のZ方向の厚さをより厚くすることが可能となる。これにより、各半導体装置の絶縁耐圧を向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、2、3、4、5、6、7…半導体装置、 10…ベース板、 20…絶縁基板、 21…絶縁基材、 21ep…端部、 21es…端面、 23…裏面側金属層、 25、25a、25b、25c、25d…表面側金属層、 25s…側面、 30…半導体チップ、 31…裏面側電極、 33…表面側電極、 35…制御電極、 40…ケース、 50…第1絶縁部材、 60…第2絶縁部材、 60a…第1部分、 60b…第2部分、 70…蓋、 80…第3絶縁部材、 CM1…第1接続部材、 CM2…第2接続部材、 MW1、MW2、MW3…金属ワイヤ、 TP…三重点
Claims (6)
- 導電性を有するベース板と、
前記ベース板上に、第1接続部材を介して配置され、絶縁基材と、裏面側金属層と、複数の表面側金属層と、を含む絶縁基板であって、前記裏面側金属層は、前記ベース板と前記絶縁基材との間に設けられ、前記絶縁基材は、前記裏面金属層と前記複数の表面側金属層との間に設けられ、前記第1接続部材は、前記ベース板と前記裏面側金属層との間に設けられる絶縁基板と、
前記絶縁基板の前記複数の表面側金属層のうちの1つの上に、第2接続部材を介して設けられる半導体チップと、
前記ベース板上に設けられ、前記絶縁基板と前記半導体チップとを囲むケースと、
前記ベース板と前記ケースとに囲まれたスペース内に充填される第1絶縁部材であって、前記絶縁基板および前記半導体チップは、前記第1絶縁部材中に浸漬される、第1絶縁部材と、
前記絶縁基板の前記絶縁基材の端部と前記第1絶縁部材との間に設けられ、前記第1絶縁部材の材料よりも絶縁耐圧が高い材料を含む第2絶縁部材と、
を備えた半導体装置。 - 前記第2絶縁部材は、前記絶縁基材の前記複数の表面側電極が設けられた表面上に設けられ、前記複数の表面側電極のそれぞれの前記絶縁基材の前記端部側に位置する側面と前記絶縁基材との接辺を覆う請求項1記載の半導体装置。
- 前記絶縁基板の前記複数の表面側電極のそれぞれの前記絶縁基材の前記端部側の外縁に沿って設けられる第3絶縁部材をさらに備え、
前記第2絶縁部材は、前記複数の表面側電極のそれぞれの前記側面および前記第3絶縁部材に接する請求項2記載の半導体装置。 - 前記絶縁基板の前記複数の表面側電極のそれぞれにおいて、前記絶縁基材の前記端部側の外縁に沿って設けられ、前記複数の表面電極のそれぞれの前記側面を覆う第3絶縁部材をさらに備え、
前記第3絶縁部材は、前記複数の表面側電極のそれぞれと前記第2絶縁部材との間に位置する部分を含む請求項2記載の半導体装置。 - 前記第3絶縁部材は、前記絶縁基板の前記複数の表面側電極のそれぞれの外縁に沿って設けられ、
前記複数の表面側電極の金属表面を露出させたボンディング面を囲む請求項3または4に記載の半導体装置。 - 前記絶縁基板は、前記絶縁基材の前記端部と前記ベース板との間にスペースを有するように設けられ、
前記第2絶縁部材は、前記絶縁基材の前記端部と前記ベース板との間の前記スペース中に延在する部分を有する請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022159209A JP2024053145A (ja) | 2022-10-03 | 2022-10-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022159209A JP2024053145A (ja) | 2022-10-03 | 2022-10-03 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024053145A true JP2024053145A (ja) | 2024-04-15 |
Family
ID=90667436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022159209A Pending JP2024053145A (ja) | 2022-10-03 | 2022-10-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024053145A (ja) |
-
2022
- 2022-10-03 JP JP2022159209A patent/JP2024053145A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8441117B2 (en) | Semiconductor device | |
JP2023042566A (ja) | 半導体装置 | |
US7714428B2 (en) | High power semiconductor package and method of making the same | |
JP2008091714A (ja) | 半導体装置 | |
JP6726112B2 (ja) | 半導体装置および電力変換装置 | |
KR100606295B1 (ko) | 회로 모듈 | |
JP2023010801A (ja) | 半導体装置 | |
JP2012212712A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
JP2003258178A (ja) | 半導体装置 | |
JP2003258179A (ja) | 半導体装置およびその製造方法 | |
JP7195208B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2024053145A (ja) | 半導体装置 | |
WO2021200166A1 (ja) | 半導体装置 | |
US10199365B2 (en) | Semiconductor module | |
JP7339000B2 (ja) | 半導体装置および半導体パッケージ | |
CN114551395A (zh) | 半导体封装结构及其制造方法 | |
JP2020150029A (ja) | 半導体装置 | |
WO2023203934A1 (ja) | 半導体装置および半導体装置の製造方法 | |
CN113496958B (zh) | 基板及封装结构 | |
US20240030107A1 (en) | Semiconductor device and mounting structure thereof | |
JP4749165B2 (ja) | 多数個取り配線基板 | |
CN115810602A (zh) | 半导体装置 | |
US9293399B2 (en) | Semiconductor device and electronic unit provided with the same | |
CN115315763A (zh) | 检流电阻器以及电流检测装置 | |
CN116564906A (zh) | 电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |