JP2022025389A - 部品実装基板 - Google Patents

部品実装基板 Download PDF

Info

Publication number
JP2022025389A
JP2022025389A JP2020128177A JP2020128177A JP2022025389A JP 2022025389 A JP2022025389 A JP 2022025389A JP 2020128177 A JP2020128177 A JP 2020128177A JP 2020128177 A JP2020128177 A JP 2020128177A JP 2022025389 A JP2022025389 A JP 2022025389A
Authority
JP
Japan
Prior art keywords
land
electrode
passage
flat surface
mount component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020128177A
Other languages
English (en)
Inventor
友之 長葭
Tomoyuki Nagaashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2020128177A priority Critical patent/JP2022025389A/ja
Publication of JP2022025389A publication Critical patent/JP2022025389A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】大面積電極を有する表面実装部品とプリント基板のランドとを接続する半田内部のボイドの発生を抑制する。【解決手段】平坦面13を含む筐体12とその平坦面の一部を覆う電極15とを有する表面実装部品10と、絶縁基板25の表面にランド22を有するプリント基板20と、を備える部品実装基板1であって、絶縁基板の表面と表面実装部品の平坦面とは互いに対向し、ランドと電極とは電気的に導通した状態で固定され、ランドの一縁部22aから内側に向かって延伸するスリット状の切り欠き部22cと表面実装部品の平坦面の部分とは、切り欠き部の延伸方向に沿って延在する通路27を形成し、通路は、その延伸方向に直交する面において周囲を囲まれた断面を有し、その延伸方向の一端において、平坦面の縁に対応する位置で開口する終端を有する。【効果】この通路27を通してガスを逃がすことによって、半田内のボイドの発生を抑制することができる。【選択図】図1

Description

本発明は部品実装基板に関し、特に、プリント基板に表面実装部品を実装した部品実装基板に関する。
近年、電子部品のプリント基板への実装密度の高密度化が益々進展し、自動車向け等の電力制御に使用される半導体素子の実装技術において、挿入実装技術から表面実装技術へ移行することによる高密度化が推進されている。これら電力制御に使用されるディスクリート素子や許容電流が大きい制御ICの表面実装パッケージとして、DPAK、D2PAK、QFN等が実用化されている。
この種のパッケージは、電子部品とプリント基板との間の熱抵抗を低減させるため、その底面に大面積の電極を備え、その電極の全面をプリント基板の実装面のランドに半田付けする構成が採用されている。
そして、半田付けする面積が大きい場合には、半田のリフロー工程において、電極とランドとの間への半田の浸透が不十分となることで、接合不良が生じる虞がある。例えば、引用文献1には、このような接合不良を低減する技術が開示されている。
特開平11-145599号公報
しかしながら、大面積の電極を有する電子部品の表面実装においては、大面積の電極とランドとを接続する半田の内部にボイドが発生し易い。ボイドが発生すると、その面積の分だけ、電極とランドとの間の実効的な接合面積が減少する。このボイドは、半田リフローを行う間に、クリーム半田中のフラックスが半田付け部分の酸化物を除去するための還元反応で発生したガスや水分が、大面積電極であることからガスが抜けにくく、電極の下に閉じ込められることに起因して発生する。このような接合面積の減少は、結合強度を低下させ、表面実装部品からプリント基板への放熱を阻害し且つ電気抵抗を増大させる。
本発明はこのような課題に鑑みてなされたものであり、その目的とするところは、大面積の電極を有する表面実装部品とプリント基板のランドとを接続する半田内部のボイドの発生を抑制して実効的な接合面積を拡大することで、接合強度を向上させると共に、熱抵抗及び電気抵抗を低減する部品実装基板を提供することにある。
1つの態様の部品実装基板は、平坦面を含む筐体とその平坦面の少なくとも一部を覆う電極とを有する表面実装部品と、絶縁基板とその絶縁基板の表面に形成された導体からなるランドとを有するプリント基板と、を備える部品実装基板であって、プリント基板の絶縁基板の表面と表面実装部品の平坦面とは互いに対向して配置され、プリント基板のランドと表面実装部品の電極とは電気的に導通した状態で固定されており、ランドは、その一縁部から内側に向かって延伸するスリット状の切り欠き部を含み、そのランドの切り欠き部は、少なくとも前記表面実装部品の前記平坦面に覆われ、且つ切り欠き部の延伸方向に沿って延在する通路を形成し、通路は、その延伸方向に直交する面において周囲を囲まれた断面を有し、通路の延伸方向の少なくとも一端において、平坦面の縁に対応する位置で開口する終端を有している、ことを特徴とする。
本開示の部品実装基板によれば、大面積電極を有する表面実装部品とプリント基板のランドとを接続する半田内部のボイドの発生を抑制して実効的な接合面積を拡大することで、接合強度を向上させると共に、熱抵抗及び電気抵抗を低減する部品実装基板を提供するという効果を奏することができる。
図1は、第1の実施形態の部品実装基板の分解斜視図である。 図2は、第1の実施形態の表面実装部品の捺印面を含む斜視図である。 図3は、第1の実施形態の表面実装部品の底面を含む斜視図である。 図4は、第1の実施形態のランドの平面図である。 図5は、第1の実施形態の平面透視図である。 図6は、図5の線分A-A´に沿った断面図である。 図7は、図5の線分B-B´に沿った分解断面図である。 図8は、図5の線分B-B´に沿った断面図である。 図9は、第1の実施形態のランドの第1の変形例の平面図である。 図10は、第1の実施形態のランドの第2の変形例の平面図である。 図11は、第1の実施形態のランドの第3の変形例の平面図である。 図12は、第1の実施形態のランドの第4の変形例の平面図である。 図13は、第1の実施形態のランドの第5の変形例の平面図である。 図14は、第2の実施形態の部品実装基板の分解斜視図である。 図15は、第2の実施形態の表面実装部品の捺印面を含む斜視図である。 図16は、第2の実施形態の表面実装部品の底面を含む斜視図である。 図17は、第2の実施形態のランドの平面図である。
以下、図面に基づき本発明の第1の実施形態について説明する。
<第1の実施形態>
図1は、プリント基板20の絶縁基板25の表面に表面実装部品10を実装して構成する部品実装基板1の分解斜視図である。図2及び図3は表面実装部品10の斜視図である。
表面実装部品10は、平坦面13を含む筐体12と平坦面13を覆う大面積の電極15を有する。プリント基板20は絶縁基板25(図6参照)を基体として構成され、プリント基板20の絶縁基板25の表面には、表面実装部品10の電極15を接続する電極用ランド22と、2つの端子16を接続する2つの端子用ランド23が配置されている。
部品実装基板1において、表面実装部品10は、その平坦面13がプリント基板20の絶縁基板25の表面と互いに対向するように実装されている。表面実装部品10の電極15は、プリント基板20の電極用ランド22と、例えば半田により、電気的に導通した状態で固定されている。
電極用ランド22は導体からなり、一縁部22aとその反対側に位置する他縁部22bとを有する。そして、その一縁部22aから内側に向かって延伸し、ランドを横断して他縁部22bまで達するスリット状の切り欠き部22cを有する。切り欠き部22cは、電極用ランド22を互いに離間した2つの部分に分離する。この切り欠き部22cは、プリント基板20を構成する絶縁基板25(図6参照)の表面を露出させる。
プリント基板20の絶縁基板25の表面は、第1の開口24a及び第2の開口24bを有するソルダーレジスト24で覆われている。このソルダーレジスト24の第1の開口24aは、電極用ランド22の互いに離間した2つの部分に亘って延在し、電極用ランド22の所定の領域を露出させる。第1の開口24aは、表面実装部品10の電極15と電極用ランド22とを半田付けする領域を画定する。第2の開口24bは2つの端子用ランド23のそれぞれの所定の領域を露出させて、表面実装部品10の2つの端子16と、そのそれぞれに対応する2つの端子用ランド23とを半田付けする領域を確定する。
部品実装基板1は、表面実装部品10の電極15を第1の開口24aで確定された電極用ランド22の所定の領域に半田付けし、且つ、端子16のそれぞれを第2の開口24bで確定された端子用ランド23の所定の領域に半田付けして得られる。
半田は、溶融した際に電極用ランド22全体に広がるが、プリント基板20を構成する絶縁基板25の表面が露出する切り欠き部22cには広がらない。そのため、この切り欠き部22cと、切り欠き部22cを覆う表面実装部品10の平坦面13とは、切り欠き部22cの延伸方向に沿って通路27を形成する(図6参照)。
この通路27は、その延伸方向に直交する面において、その周囲を、少なくとも、表面実装部品10の平坦面13、プリント基板20を構成する絶縁基板25の表面、及び電極用ランド22の切り欠かれた側面、のそれぞれに囲まれた断面を有する。通路27は、その延伸方向の少なくとも一端において、平坦面13の1つの縁に対応する位置で開口する終端を有する。
通路27は、その内部で、表面実装部品10の平坦面13のうち表面実装部品10の電極15で覆われた部分が露出する第1の領域28と、表面実装部品10の平坦面13のうち表面実装部品10の電極15で覆われていない部分、すなわち筐体12を構成する材料が露出する第2の領域29と、を含み得る(図5参照)。
更に、通路27の第1の領域28の高さ、すなわち、互いに対向する表面実装部品10の電極15とプリント基板20を構成する絶縁基板25の表面との距離は、電極用ランド22の厚みで確定される。なお、電極15と電極用ランド22との間に半田が挟まることで、第1の領域28の高さが、電極用ランド22の厚みよりも半田の厚みの分だけ高くなってもよい。
加えて、通路27の内部では、その1つの終端から延伸方向に向かって、第1の領域28の内側に第2の領域29が配置され得る。又、1つの通路27に第2の領域29が複数含まれてよい。このとき、第2の領域29が第1の領域28の両側に配置され得る。
図2は、表面実装用パーケージ、例えば、D2PAKに半導体チップが封入された表面実装部品10の捺印面を含む斜視図である。この表面実装部品10の筐体12は、モールド樹脂からなり、概ね直方体形状を有する。その筐体12の側面から2つの端子16が外側に延出し、屈曲しながら外向きに曲げられている。
図3は、表面実装部品10の平坦面13を含む斜視図である。この平坦面13は、表面実装部品10のモールド樹脂からなる筐体12の一部であるが、その多くの部分では大面積の電極15が露出している。又、電極15には開口部15aが形成されることがあり、その開口部15aには、筐体12を構成するモールド樹脂が充填されている。
この大面積の電極15は、例えば、パッケージの内部に封入され半導体チップがマウントされるリードフレームと接続されてよい。又、リードフレーム自体で構成されてよい。平坦面13において、この電極15の表面とモールド樹脂が露出する部分とは概ね同一平面を構成することが好ましい。
図4は、部品実装基板1を構成するプリント基板20の第1の実施形態の電極用ランド22及び端子用ランド23、並びにそれらを覆うソルダーレジスト24の配置を示す平面図である。
電極用ランド22の周縁はソルダーレジスト24に覆われている。第1の開口24aの開口端は電極用ランド22の周縁から内側にあり、電極用ランド22が露出する部分、すなわち、表面実装部品10の電極15と電極用ランド22とが半田付けされる部分は、この第1の開口24aにより画定される。
第1の開口24aは、切り欠き部22cを含め、切り欠き部22cで2つの領域に分離された電極用ランド22のそれぞれに跨って配置されている。第1の開口24a内の切り欠き部22cでは、プリント基板20を構成する絶縁基板25の表面が露出している。切り欠き部22cにおいては、絶縁基板25の表面から更にその内部方向に窪んだ溝が配置されていてもよい。
端子用ランド23の周縁はソルダーレジスト24に覆われている。第2の開口24bの開口端は端子用ランド23の周縁から内側にあり、端子用ランド23が露出する部分、すなわち、表面実装部品10の端子16と端子用ランド23とが半田付けされる部分は、この第2の開口24bにより画定される。
図5は、プリント基板20の絶縁基板25の表面に表面実装部品10を実装して構成する部品実装基板1の第1の実施形態の平面透視図である。この図では、表面実装部品10の筐体12、電極15及びその開口部15a、電極用ランド22及びその切り欠き部22c、並びに、通路27の第1の領域28及び第2の領域29のそれぞれの位置関係を表している。
通路27の位置は、平面視において切り欠き部22cにより画定される。通路27は、その延伸方向の一端において、実装された表面実装部品10の平坦面13の1つの縁(図5の筐体12の左端部)に対応する位置で開口する終端を有する。また、その延伸方向の他端において、平坦面13のもう1つの縁(図5の筐体12の右端部)に対応する位置で開口するもう1つの終端を有する。
通路27は、その内側に電極15が露出する第1の領域28を含む。又、通路27は、その両端のそれぞれの終端(図5の筐体12の左右の端部)付近に、筐体12を構成するモールド樹脂が露出する第2の領域29を含む。更に、通路27では電極15の開口部15aが露出している。電極15の開口部15aには筐体12を構成するモールド樹脂が充填されているので、この部分もモールド樹脂が通路27内に露出する第2の領域29と定義される。
図6は、図5の線分A-A´に沿った断面図であり、通路27の延伸方向、すなわち線分A-A´の延伸方向、に沿った断面構造が示されている。又、図8は、図5の線分B-B´に沿った断面図である。図7は、図8の分解断面図である。
図6に示されるように、通路27の高さ方向は、表面実装部品10の平坦面13と、プリント基板20を構成する絶縁基板25の表面と、が互いに離間して対向することで画定される。この通路27の一端は、平坦面13の1つの縁13aで開口して終端する。他端は、平坦面13の他の縁13bで開口して終端する。
図8に示す断面構造では、通路27の高さは、電極用ランド22を構成する導電層の厚みに加えて、電極用ランド22と電極15との間に挟まる半田31の厚みにより画定されている。又、通路27の高さは、表面実装部品10の平坦面13がソルダーレジスト24の電極用ランド22を覆う部分の表面に当接することから、電極用ランド22と、それを覆うソルダーレジスト24と、の厚みにより画定させることもできる。
この通路27の高さのうち少なくとも電極用ランド22を構成する導電層の厚みで画定される部分は、半田リフローを行う工程で半田が溶融して再度固体化するまでの間を通して維持される。そこで、半田リフロー時にフラックスの還元反応で発生したガスは、この通路27を通して十分に排出される。従って、通路27に沿った領域、すなわち電極用ランド22の周縁の近傍では、半田31の内部のボイドの発生を抑制することができる。
又、図3に示されるように、電極15の内側に開口部15aが配置されている表面実装部品10では、開口部15aには筐体12を構成するモールド樹脂が充填されている。モールド樹脂が半田付けを行う電極内に存在すると、モールド樹脂部は半田が濡れず、さらに表面実装部品のモールド樹脂が吸湿していた場合は、半田リフロー時にモールド樹脂部からガスが発生し、大面積ボイドを生じさせる。従って、開口部15aにように周囲を電極15で囲まれ、筐体12の材料が露出した部分は、少なくともその一部を通路27に露出させ、半田リフローを行う間にガスを逃がす経路を確保することが好ましい。
図7は、図5の線分B-B´に沿った分解断面図であり、表面実装部品10をプリント基板20に載置する直前の状態を示す。電極用ランド22及び端子用ランド23のそれぞれの表面にはクリーム半田31aを塗布されている。次に、表面実装部品10は、電極15及び端子16のそれぞれが対応するランド表面のクリーム半田31aに着接するようにプリント基板20に載置される。
図8は、図5の線分B-B´に沿った分解断面図である。この図は、図7の状態から、表面実装部品10をプリント基板20に載置した後、半田リフロー処理を行い、電極15及び端子16を、それぞれが対応するランドに半田31を介して電気的に導通した状態で固定した状態を示す。
表面実装部品10をプリント基板20に載置して半田リフローを行う際、電極15とクリーム半田31aとが接する面積が大きい場合は、フラックスの還元反応で発生したガスがクリーム半田31aの溶融中に抜けにくく、そのまま半田31の内部にボイドとして残留することが多い。
ボイドが形成された部分は、電極15と電極用ランド22とは電気的に接続されておらず電気的な導通に寄与しない。又、表面実装部品10とプリント基板20との機械的な固定にも寄与しない。加えて、ボイドとして形成された空隙は電極15や電極用ランド22を構成する金属材料よりも熱抵抗が大きく、ボイド部分は電極15から電極用ランド22への熱伝導に寄与しない。つまり、表面実装部品10の動作時の発熱をプリント基板20へ放熱するための熱抵抗を増大させ、表面実装部品10の放熱特性を損なう。
但し、電極15の周縁の近傍では、フラックスの還元反応で発生したガスが、半田が溶融する間に、溶融した半田に閉じ込められる前に、電極15の周縁から外部へ排出され得る。この現象は、切り欠き部22cに面する電極用ランド22の周縁においても同様に生じる。してみれば、電極用ランド22に設けられた切り欠き部22cにより形成された通路27は、その内部に大きなボイドを発生させ得る構造物(例えば、電極15の開口部15a)を露出させて、大きなボイドの発生を予防するだけでなく、電極用ランド22の周縁の長さを長くして、電極15と電極用ランド22とがボイドを発生させることなく半田付けされる領域を拡大することができる。
このように、電極用ランド22の周縁の長さを長くする点では、様々な変形例が考えられる。
<第1の変形例>
図9は、第1の実施形態の電極用ランド22の第1の変形例の平面図である。電極用ランド22は、一縁部22aとその反対側に位置する他縁部22bとを有する。そして、その一縁部22aから電極用ランド22の内部方向に延伸し、プリント基板20を構成する絶縁基板25の表面を露出させるスリット状の切り欠き部22cを有する。この変形例では、切り欠き部22cが他縁部22bまで達せず、電極用ランド22の内部で終端している。
この第1の変形例の切り欠き部22cは、表面実装部品10がプリント基板20に実装された状態で、表面実装部品10の平坦面13で覆われて、切り欠き部22cの延伸方向に沿って延在する通路27を形成する。この通路27は、その延伸方向に直交する面において周囲を囲まれた断面を有する。そして、その延伸方向の一端、すなわち電極用ランド22の一縁部22aに隣接する位置にある、表面実装部品10の平坦面13の縁に対応する位置で開口して終端する。その開口した終端の反対側では、切り欠き部22cの終端部で閉塞している。
但し、第1の変形例においても、図4に示した電極用ランド22と同様に、切り欠き部22cの終端部を含めて、電極用ランド22の周縁の近傍では、クリーム半田31aのフラックスの還元反応で発生したガスが、半田が溶融中に、切り欠き部22cに面した電極用ランド22の周縁から、通路27を通って開口した終端から外部へ排出され得る。
このように、第1の変形例においても、通路27の内部に大きなボイドを発生させ得る構造物、例えば、図2に示される電極15の開口部15a、を露出させることで、大きなボイドの発生を予防することができると共に、電極用ランド22の周縁の長さを長くして、電極15と電極用ランド22とがボイドを発生させることなく半田付けされる領域を拡大することもできる。
<第2の変形例>
図10に、第1の実施形態のランドの第2の変形例の平面図を示す。電極用ランド22は、一縁部22aとその反対側に位置する他縁部22bとを有する。そして、電極用ランド22には、その一縁部22aから内部方向に延伸し、電極用ランド22を横断して他縁部22bに達する切り欠き部22cが2つ配置されている。これら2つの切り欠き部22cは、互いに離間し、それぞれがプリント基板20を構成する絶縁基板25の表面を露出させる。第2の変形例では、図4に示す例よりも、切り欠き部22cにより形成される電極用ランド22の周縁の長さがより長くなっている。
<第3の変形例>
図11に、第1の実施形態のランドの第3の変形例の平面図を示す。電極用ランド22は、一縁部22aとその反対側に位置する他縁部22bとを有する。そして、図9に示す第の変形例と同様な、その一縁部22aから前記ランドの内部方向に延伸し、電極用ランド22の内側で終端する切り欠き部22cを有する。更に、電極用ランド22の他縁部22bから前記ランドの内部方向に延伸し、電極用ランド22の内側で終端するもう一つの切り欠き部22cを有する。これら2つの切り欠き部22cは互いに離間して配置されており、第1の変形例よりも切り欠き部22cのより形成される電極用ランド22の周縁の長さがより長くなっている。
<第4の変形例>
図12に、第1の実施形態の電極用ランド22の第4の変形例の平面図を示す。この変形例では、切り欠き部22cの延伸方向が、端子用ランド23が並べられ方向と概ね直交する。図4に示す例の切り欠き部22cの延伸方向は2つの端子用ランド23が並べられる方向と概ね平行であるから、その延伸方向と概ね直交する。但し、切り欠き部22cが延伸する方向が異なっていても、切り欠き部22cにより形成される電極用ランド22の周縁の近傍でボイドの発生が抑制される効果は、同様である。このように、ボイドの抑制効果は、切り欠き部22cが延伸する方向に依存せず、任意の方向に設定し得る。
<第5の変形例>
図13に第1の実施形態の電極用ランド22の第5の変形例の平面図を示す。この変形例では、延伸方向が互いに直交する2つの切り欠き部22cが形成されている。このように互いに交差する切り欠き部22cの配置は、電極15と電極用ランド22とを半田付け領域を、より細分化する。
以下、図面に基づき本発明の第2の実施形態について説明する。
<第2の実施形態>
図14は、プリント基板120の絶縁基板の表面に表面実装部品110を実装して構成する部品実装基板101の分解斜視図である。図15及び図16は表面実装部品110の斜視図である。又、図17はプリント基板120の各ランド及びソルダーレジスト124の平面拡大図である。
表面実装部品110は、平坦面113を含む筐体112と平坦面113を覆う大面積の電極115を有する(図16参照)。プリント基板120は絶縁基板を基体として構成され、プリント基板120の絶縁基板の表面には、表面実装部品110の電極115を接続する電極用ランド122と、複数の端子116を接続する複数の端子用ランド123と、が配置されている(図17参照)。
部品実装基板101において、表面実装部品110は、その平坦面113がプリント基板120の絶縁基板の表面と互いに対向するように実装されている。表面実装部品110の電極115は、プリント基板120の電極用ランド122と、例えば半田により、電気的に導通した状態で固定されている。
電極用ランド122は導体からなり、矩形形状を有する。そして、その一頂点から内側に向かって延伸し、ランドを斜めに横断して反対側の頂点まで達するスリット状の切り欠き部122cを有する。切り欠き部122cは、電極用ランド122を対角線に沿って互いに離間された2つの部分に分離する。この切り欠き部122cでは、プリント基板120を構成する絶縁基板の表面が露出している。
プリント基板120の絶縁基板の表面は、第1の開口124a及び第2の開口124bを有するソルダーレジスト124で覆われている。このソルダーレジスト124の第1の開口124aは、電極用ランド122の互いに離間した2つの部分に亘って延在し、電極用ランド122の所定の領域を露出させる。この露出した領域が表面実装部品110の電極115と電極用ランド122とを半田付けする領域となる。すなわち、第1の開口124aが半田付けする領域を画定する。第2の開口124bは複数の端子用ランド123のそれぞれの所定の領域を露出させる。この露出した領域が、表面実装部品110の複数の端子116と、そのそれぞれに対応する複数の端子用ランド123とを半田付けする領域となる。を確定する。すなわち、第2の開口124bが半田付けする領域を画定する。
又、第1の開口124aは、電極用ランド122と概ね相似形である矩形形状部分を有する。更に、第1の開口124aは、電極用ランド122の切り欠き部122cの両端部のそれぞれに隣接する矩形形状の2つの頂点から、切り欠き部122cが延伸する方向に沿って引き伸ばされた2つのスリット状の開口部分を有する。2つのスリット状の部分は、プリント基板120に実装された表面実装部品110の筐体112によって、第1の開口124a全体が覆い隠されないように、筐体112が覆う位置よりも外方まで延伸させる必要がある。
部品実装基板101は、表面実装部品110の電極115を、第1の開口124aで確定された電極用ランド122の所定の領域に半田付けし、且つ、複数の端子116のそれぞれを第2の開口124bで確定された端子用ランド123の所定の領域に半田付けして得られる。
半田は、溶融した際に電極用ランド122全体に広がるが、プリント基板120を構成する絶縁基板の表面が露出する切り欠き部122cには付着しない。従って、この切り欠き部122cと表面実装部品110の平坦面113とは、切り欠き部122cの延伸方向に沿って通路を形成する(図示せず)。
この通路は、その延伸方向に直交する面において、その周囲を、少なくとも、表面実装部品110の平坦面113、プリント基板120を構成する絶縁基板の表面、及び電極用ランド122の切り欠かれた側面、のそれぞれに囲まれた断面を有する。通路は、その延伸方向の少なくとも一端において、平坦面113の1つの縁に対応する位置で開口する終端を有する。
図15は、表面実装用パーケージ、例えば、QFNパッケージに半導体チップが封入された表面実装部品110の捺印面を含む斜視図である。この表面実装部品110の筐体112は、モールド樹脂からなり、概ね直方体形状を有する。
図16は、表面実装部品110の平坦面113を含む斜視図である。この平坦面113は、表面実装部品110のモールド樹脂からなる筐体112の一部であるが、その中央部分では大面積の電極115が露出している。又、その筐体112の平坦面113の4辺に沿って各4個ずつ、合計16個の端子116が配置されている。
この大面積の電極115は、例えば、パッケージの内部に封入され半導体チップがマウントされるリードフレームにより構成されてよい。この電極115の表面及び16個の端子116の表面と、平坦面113において露出するモールド樹脂の表面とは、概ね同一平面を構成することが好ましい。
1、101 部品実装基板
10、110 表面実装部品
12、112 筐体
13、113 平坦面
13a、113a 平坦面の縁
13b 平坦面の他の縁
15、115 電極
15a 開口部
16、116 端子
20、120 プリント基板
22、122 電極用ランド
22a 一縁部
22b 他縁部
22c、122c 切り欠き部
23、123 端子用ランド
24、124 ソルダーレジスト
24a、124a 第1の開口
24b、124b 第2の開口
25 絶縁基板
27 通路
28 第1の領域
29 第2の領域
31 半田
31a クリーム半田

Claims (10)

  1. 平坦面を含む筐体と前記平坦面の少なくとも一部を覆う電極とを有する表面実装部品と、絶縁基板と前記絶縁基板の表面に形成された導体からなるランドとを有するプリント基板と、を備える部品実装基板であって、
    前記プリント基板の前記絶縁基板の表面と前記表面実装部品の前記平坦面とは互いに対向して配置され、前記プリント基板の前記ランドと前記表面実装部品の前記電極とは電気的に導通した状態で固定されており、
    前記ランドは、その一縁部から内側に向かって延伸するスリット状の切り欠き部を含み、前記ランドの前記切り欠き部は、前記表面実装部品の前記平坦面に覆われ、且つ前記切り欠き部の延伸方向に沿って延在する通路を形成し、前記通路は、その延伸方向に直交する面において周囲を囲まれた断面を有し、前記通路の延伸方向の少なくとも一端において、前記平坦面の縁に対応する位置で開口する終端を有している、部品実装基板。
  2. 前記通路は、その延伸方向において、前記平坦面を覆う前記電極と前記切り欠き部とで形成される第1の領域と、前記平坦面の前記電極で覆われた以外の部分と前記切り欠き部とで形成される第2の領域と、を有する、請求項1に記載の部品実装基板。
  3. 前記通路の前記第1の領域の高さは、前記ランドの厚みで画定される、請求項2に記載の部品実装基板。
  4. 前記通路の前記第2の領域は、前記第1の領域よりも前記延伸方向に向かって内側にある、請求項2又は3に記載の部品実装基板。
  5. 前記通路は、前記第2の領域を複数個有し、前記複数の第2の領域は前記第1の領域の両側にある、請求項2から4までのいずれか1項に記載の部品実装基板。
  6. 前記ランドは前記一縁部と反対側に位置する他縁部とを更に含み、前記切り欠き部は、前記ランドの前記一縁部から前記ランドを横断して前記他縁部まで延在し、
    前記通路は、前記平坦面の縁の複数の箇所に対応する位置で終端している、請求項1から5までのいずれか1項に記載の部品実装基板。
  7. 前記通路が複数あって、前記複数の通路のそれぞれは互いに離間して配置される、請求項1から6までのいずれか1項に記載の部品実装基板。
  8. 前記通路が複数あって、前記複数の通路のうちいずれか2つは交差して配置される、請求項1から6までのいずれか1項に記載の部品実装基板。
  9. 前記ランドと前記電極とは、半田を介して電気的に導通した状態で固定される、請求項1から8までのいずれか1項に記載の部品実装基板。
  10. 前記表面実装部品の前記筐体はモールド樹脂からなる、請求項1から9までのいずれか1項に記載の部品実装基板。
JP2020128177A 2020-07-29 2020-07-29 部品実装基板 Pending JP2022025389A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020128177A JP2022025389A (ja) 2020-07-29 2020-07-29 部品実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020128177A JP2022025389A (ja) 2020-07-29 2020-07-29 部品実装基板

Publications (1)

Publication Number Publication Date
JP2022025389A true JP2022025389A (ja) 2022-02-10

Family

ID=80264885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020128177A Pending JP2022025389A (ja) 2020-07-29 2020-07-29 部品実装基板

Country Status (1)

Country Link
JP (1) JP2022025389A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023162578A1 (ja) * 2022-02-24 2023-08-31 パナソニックIpマネジメント株式会社 回路基板および電子部品の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023162578A1 (ja) * 2022-02-24 2023-08-31 パナソニックIpマネジメント株式会社 回路基板および電子部品の実装方法

Similar Documents

Publication Publication Date Title
US10090657B2 (en) Circuit assembly, connected busbar structure, and electrical junction box
EP1740029B1 (en) Circuit substrate
JP4962217B2 (ja) プリント配線基板及び電子装置製造方法
US9245829B2 (en) Substrate structure, method of mounting semiconductor chip, and solid state relay
JP2023036823A (ja) 半導体装置
JP2799472B2 (ja) 電子部品搭載用基板
JP7173487B2 (ja) 半導体装置
JP2006147723A (ja) 半導体素子用の電気回路基板
JP2014029972A (ja) 配線基板
JP2022025389A (ja) 部品実装基板
CN110931447B (zh) 控制用模块及印刷基板
JPH07336030A (ja) プリント配線基板の半田ランドの構造
JP4114488B2 (ja) 半導体パッケージの実装構造
JP6569610B2 (ja) 電子装置
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
WO2023162578A1 (ja) 回路基板および電子部品の実装方法
JPH0747897Y2 (ja) プリント基板
JP7491209B2 (ja) 電気部品
JP2023092556A (ja) プリント基板
JPH10150065A (ja) チップサイズパッケージ
JP3910937B2 (ja) 半導体装置
JP2522457Y2 (ja) 表面実装形電子部品
JP5272918B2 (ja) 基板装置
JP2022185797A (ja) 電子装置及びその製造方法
JP2021118297A (ja) 電子部品、配線基板、および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230607

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20240105

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240821