CN219085963U - 半导体封装件和电子设备 - Google Patents
半导体封装件和电子设备 Download PDFInfo
- Publication number
- CN219085963U CN219085963U CN202223294168.7U CN202223294168U CN219085963U CN 219085963 U CN219085963 U CN 219085963U CN 202223294168 U CN202223294168 U CN 202223294168U CN 219085963 U CN219085963 U CN 219085963U
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- substrate
- circuit element
- semiconductor package
- auxiliary device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开一种半导体封装件和电子设备。其中,半导体封装件包括基板、集成电路元件以及塑封体;集成电路元件连接于基板的一侧,集成电路元件在基板上的投影面积不小于25mm2,集成电路元件具有第一侧边,第一侧边朝向用以封装集成电路元件的封装注塑口;第一侧边至注塑口之间形成进料通道;进料通道的宽度尺寸与第一侧边的长度尺寸之比不小于1/3;塑封体设于基板的设有集成电路元件的一侧,并包裹集成电路元件。本实用新型技术方案可以使得对应集成电路元件前端的阻挡物较少,以补偿塑胶流入集成电路元件与基板之间后的较慢的流速,使得经过集成电路元件与基板之间的塑胶的流速平衡,从而减少集成电路元件与基板之间出现空洞的风险。
Description
技术领域
本实用新型涉及半导体技术领域,特别涉及一种半导体封装件和应用该半导体封装件的电子设备。
背景技术
随着集成电路封装技术的发展,高密度集成封装技术越来越流行。特别是SIP(system in package)封装技术由于集成度高,设计灵活性大,研发周期短,费用低等优点,被广泛应用。SIP需要把多种元器件用塑胶封在一个封装里,在器件布局方面要求更小间距、更高密度,从而减小SIP模组整体体积。但是高密度器件排布,在注塑塑封过程中,由于器件间距较小,会在塑封体模流路程中形成较大阻碍,导致模流速度不平衡,最终导致空洞缺陷,继而在二次回流时会使得器件底部的锡膏重融,使得相邻的锡膏接触以发生短路的风险。特别是具有集成电路元件的半导体封装件,由于集成电路元件面积较大,底部隆起部分的高度较低,因此在封装过程中集成电路元件底部的空洞是主要的缺陷之一。
实用新型内容
本实用新型的主要目的是提出一种半导体封装件,旨在改善半导体封装件上具有空洞残留的问题。
为实现上述目的,本实用新型提出的半导体封装件,包括基板、集成电路元件以及塑封体;所述集成电路元件连接于所述基板的一侧,所述集成电路元件在所述基板上的投影面积不小于25mm2;所述集成电路元件具有第一侧边,所述第一侧边朝向用以封装所述集成电路元件的封装注塑口,所述第一侧边至所述注塑口之间形成进料通道;所述进料通道的宽度尺寸与所述第一侧边的长度尺寸之比不小于1/3;所述塑封体设于所述基板的设有所述集成电路元件的一侧,并包裹所述集成电路元件。
可选地,所述半导体封装件还包括若干第一辅助器件,所述第一辅助器件设于所述集成电路元件朝向所述注塑口的一侧,并靠近所述第一侧边的端部。
可选地,靠近所述第一侧边的至少一端的所述第一辅助器件呈长条形,且所述第一辅助器件的长度延伸方向垂直所述第一侧边。
可选地,所述集成电路元件还包括与所述第一侧边相邻的第二侧边;所述基板上还设有靠近所述第二侧边,并沿所述第二侧边的长度方向间隔排布的多个第二辅助器件,所述第二辅助器件为长条形,所述第二辅助器件的长度延伸方向均垂直所述第二侧边。
可选地,所述基板上还设有第三辅助器件,所述第三辅助器件设于所述集成电路元件远离所述第一辅助器件的一侧。
可选地,所述第三辅助器件呈长条形,且所述第三辅助器件的长度延伸方向与所述第一侧边平行。
可选地,第三辅助器件设有至少两个,至少两个所述第三辅助器件沿平行于所述第一侧边的方向排布。
可选地,所述集成电路元件朝向所述基板的一侧和所述第一辅助器件朝向所述基板的一侧均设有连接件,所述连接件连接于所述基板。
可选地,所述连接件为锡球。
本实用新型还提出一种电子设备,包括上述的半导体封装件。
本实用新型技术方案通过将基板上的集成电路元件在基板上的投影面积不小于25mm2,则该集成电路元件占据了基板的大部分位置,进而该集成电路元件为主芯片。通过将集成电路元件的第一侧边朝向注塑口,且第一侧边与注塑口之间形成的进料通道的宽度尺寸与第一侧边的长度尺寸之比为不小于1/3,则使得对应集成电路元件前端的阻挡物较少,也即塑胶的主流道上的阻挡物较少,以补偿塑胶流入集成电路元件中部与基板之间后的较慢的流速,使得经过集成电路元件与基板之间的塑胶的流速平衡,从而可以实现减少集成电路元件与基板之间出现空洞的风险的效果。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型半导体封装件的俯视图;
图2为本实用新型半导体封装件的正视图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
100 | 基板 | 200 | 集成电路元件 |
210 | 第一侧边 | 220 | 第二侧边 |
300 | 第一辅助器件 | 400 | 第二辅助器件 |
500 | 第三辅助器件 | 600 | 塑封体 |
700 | 连接件 |
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
本实用新型提出一种半导体封装件。
在本实用新型实施例中,如图1和图2所示,该半导体封装件包括基板100、集成电路元件200以及塑封体600;集成电路元件200连接于基板100的一侧,集成电路元件200在基板100上的投影面积不小于25mm2;集成电路元件200具有第一侧边210,第一侧边210朝向用以封装集成电路元件200的封装注塑口;第一侧边210至注塑口之间形成进料通道;进料通道的宽度尺寸与第一侧边210的长度尺寸之比不小于1/3;塑封体600设于基板100的设有集成电路元件200的一侧,并包裹集成电路元件200。
在基板100上设置有集成电路元件200,集成电路元件200在基板100上的投影面积不小于25mm2,例如可以为25mm2、30mm2、35mm2、40mm2等,则该集成电路元件200的尺寸较大,因此集成电路元件200可作为该半导体封装件的主芯片。除此以外,基板100上还可以设有尺寸小于集成电路元件200的辅助器件,从而使得该基板100可方便地兼容不同制造技术的芯片,从而使封装由单芯片级进入系统集成级,封装效率大大提高。通常情况下集成电路元件200的占用面积较大,辅助器件包括电容、电阻等器件,单个辅助器件的占用面积较小,辅助器件散布在集成电路元件200的周边。当集成电路元件200和辅助器件设于基板100后,通过注塑工艺将塑胶沿一定方向推出,使得塑胶沿该方向流动以填充辅助器件与基板100之间的间隙以及填充集成电路元件200与基板100之间的间隙。集成电路元件200的至少一侧是朝向用以封装集成电路元件200的注塑口的,本实用新型技术方案中定义集成电路元件200朝向注塑口的一侧边为第一侧边210。
可以理解的是,基于第一侧边210朝向注塑口,则由注塑口流出的塑胶首先经过第一侧边与注塑口之间的空隙,即第一侧边210与注塑口之间形成进料通道,然后再流向集成电路元件200。由于集成电路元件200面积较大,且其与基板100之间的间隙较小,且通常情况下集成电路元件200被其他辅助器件所包围,因此集成电路元件200与基板100之间的塑胶的流速较小,使得塑胶在集成电路元件200与基板100之间的流速与塑胶在集成电路元件200的周边与基板100之间的流速不均衡,因此容易因反包而导致集成电路元件200与基板100之间形成空洞结构。本实用新型技术方案中通过将进料通道的宽度尺寸与第一侧边210的长度尺寸之比设置为不小于1/3,例如进料通道的宽度尺寸与第一侧边210的长度尺寸之比可以为1/3、1/2、1、1.5等,则使得进料通道的宽度较宽,从而提高了进入集成电路元件200与基板100之间的塑胶的流速,因此可以减少集成电路元件200与基板之间形成空洞结构的风险。可以理解的是,基于基板100尺寸足够大的前提下,进料通道的宽度尺寸与第一侧边210的长度尺寸之比越大,则越能减少在集成电路元件200与基板100之间形成空洞结构的风险。
具体地,集成电路元件200的第一侧边210与注塑口之间可以不设置辅助器件,也可以设置辅助器件。其中设置的辅助器件可以靠近第一侧边210的端部,或者部分辅助器件也可以靠近第一侧边210的中部,只要能够保证第一侧边210与注塑口之间形成的进料通道的宽度尺寸与第一侧边的长度尺寸之比为不小于1/3即可。另外,需要说明的是,进料通道可设置有多条,此时本实用新型技术方案中所提到的进料通道的宽度尺寸是指多条进料通道的宽度尺寸之和。当然,进料通道可设置有一条,也即第一侧边210与注塑口之间不设置辅助器件,或者辅助器件全部集中靠近第一侧边210的端部设置以预留出中部位置形成单条进料通道。
另外,半导体封装件还包括塑封体600,塑封体600设于基板100的设有集成电路元件200的一侧,并包裹集成电路元件200。塑封体600即为通过注塑口注射出的塑胶。塑封体600可填充于集成电路元件200与基板100之间的间隙、以及填充辅助器件与基板100之间的间隙,则一方面该塑封体600可以对集成电路元件200和辅助器件起到较好的支撑效果,另一方面还使得集成电路元件200与基板100之间相邻的焊锡之间隔绝,避免二次回流时出现焊锡重融而导致相邻两个焊锡之间接触短路的风险,并能对基板100上的元器件进行保护。
本实用新型技术方案通过将基板100上的集成电路元件200在基板100上的投影面积不小于25mm2,则该集成电路元件200占据了基板100的大部分位置,进而该集成电路元件200为主芯片。通过将集成电路元件200的第一侧边210朝向注塑口,且第一侧边210与注塑口之间形成的进料通道的宽度尺寸与第一侧边210的长度尺寸之比为不小于1/3,则使得对应集成电路元件200前端的阻挡物较少,也即塑胶的主流道上的阻挡物较少,以补偿塑胶流入集成电路元件200与基板100之间后的较慢的流速,使得经过集成电路元件200与基板100之间的塑胶的流速平衡,从而可以实现减少集成电路元件200与基板100之间出现空洞的风险的效果。
进一步地,如图1所示,半导体封装件还包括若干第一辅助器件300,第一辅助器件300设于集成电路元件200朝向注塑口的一侧,并靠近第一侧边210的端部。
由于集成电路元件200面积较大,且其与基板100之间的间隙较小,进而使得进入集成电路元件200中部与基板100之间的塑胶的流速较慢,而由于集成电路元件200的与塑胶流动方向平行的两侧边周围区域阻挡较小,因此集成电路元件200的周边的塑胶的流速相较于集成电路元件200的中部的塑胶的流速较大一些。同时由于塑胶流动时的主流道对应第一区域110的中部,本实用新型技术方案中,通过将第一辅助器件300靠近第一侧边210的端部设置,则使得对应集成电路元件200的中部的进料通道处完全无阻挡物,从而提高了进入集成电路元件200中部区域的塑胶的流速,也即提高了主进料通道上的流速,以补偿传统的进入集成电路元件200中部与基板100之间的间隙后较慢的流速的情况,而集成电路元件200的平行于塑胶流动方向的两侧边处由于设置有第一辅助器件300,此处的塑胶流速会下降,因此可以使得流经集成电路板元件的中部与周边的塑胶的流速相对平衡,减少了集成电路元件200与基板100之间出现空洞的风险。
进一步地,如图1所示,靠近第一侧边210的至少一端的第一辅助器件300呈长条形,且第一辅助器件300的长度延伸方向垂直第一侧边210。
可以理解的是,当第一辅助器件300为长条形时,若第一辅助器件300的长度方向与第一侧边210平行时,则极有可能使得第一辅助器件300遮挡集成电路元件200朝向注塑口一侧的中部区域,进而容易使得塑胶进入集成电路元件200的中部与基板100之间的间隙之前,其被第一辅助器件300所阻挡,从而难以保证进入集成电路元件200各处与基板100之间的塑胶的流速一致。通过将第一辅助器件300的长度延伸方向垂直第一侧边210设置,则第一辅助器件300对塑胶流入集成电路元件200中部与基板100之间的间隙处的阻碍较小,从而可以提高塑胶进入集成电路元件200中部与基板100之间的间隙处的流速,以进一步减小此处出现空洞的风险。
在一实施例中,如图1所示,集成电路元件200还包括与第一侧边210相邻的第二侧边220,基板100上还设有靠近第二侧边220,并沿第二侧边220的长度方向间隔排布的多个第二辅助器件400,第二辅助器件400为长条形,第二辅助器件400的长度延伸方向垂直第二侧边220。
通过在靠近第二侧边220的位置设置多个第二辅助器件400,则使得该半导体封装件上封装的芯片数量较多,从而提高了封装效率。另外,第二侧边220与第一侧边210相邻,则第二侧边220的长度方向与塑胶的流动方向一致。通过在第二区域120内设有沿第二侧边220的长度方向间隔排布的多个第二辅助器件400,则多个第二辅助器件400还可以起到减缓流动至第二侧边220处的塑胶的流速,以使得流向集成电路元件200中部的塑胶流速与流向集成电路元件200边缘的塑胶流速接近相等,使得流到集成电路元件200各处的流速较为均匀,减少出现空洞的风险。
在一实施例中,如图1所示,基板100上还设有第三辅助器件500,第三辅助器件500设于集成电路元件200远离第一辅助器件300的一侧。
如此设置,则进一步使得半导体封装件上封装有更多数量的芯片,从而进一步提高了封装效率。当芯片数量一定的情况下,通过在集成电路元件200远离第一辅助器件300的一侧设有第三辅助器件500,则能够使得第一辅助器件300和/或第二辅助器件400的数量较少,以使得多个第一辅助器件300和/或多个第二辅助器件400设置的较为分散,从而减小了塑胶流动时的阻力,以便于塑胶能够顺利流动至集成电路元件200与基板100之间的间隙处,以便于提高填充于集成电路元件200与基板100之间的塑胶的稳固性,减少空洞的产生。
进一步地,如图1所示,第三辅助器件500呈长条形,且第三辅助器件500的长度延伸方向与第一侧边210平行。
可以理解的是,由于塑胶的流动方向为第一辅助器件300至第三辅助器件500的方向,也即塑胶最后才流动至第三辅助器件500处,由于塑胶流动时会受到基板100和其他元件的阻力,因此流动至第三辅助器件500处的塑胶速度会较小。通过将第三辅助器件500的长度延伸方向与第一侧边210平行,则使得塑胶的流动路径无需过长即可填充满第三辅助器件500与基板100之间的间隙,因此在塑胶流动至第三辅助器件500处时动力不足的情况下,这样设置能够保证塑胶填充满第三辅助器件500与基板100之间的间隙处,避免出现因塑胶流动时动力不足而出现无法将第三辅助器件500与基板100之间的间隙填充不完整的风险。
进一步地,如图1所示,第三辅助器件500设有至少两个,至少两个第三辅助器件500沿平行于第一侧边210的方向排布。
为了覆盖基板100上的所有元器件,通过将至少两个第三辅助器件500沿平行于第一侧边210的方向排布,则可以避免塑胶流动较长的路径,减少因动力不足而导致塑胶难以覆盖部分第三辅助器件500的风险。
进一步地,如图2所示,集成电路元件200朝向基板100的一侧和第一辅助器件300朝向基板100的一侧均设有连接件700,连接件700连接于基板100。
通过在集成电路元件200朝向基板100的一侧和第一辅助器件300朝向基板100的一侧均设有连接件700,连接件700连接于基板100,则实现了集成电路元件200与基板100的连接效果和第一辅助器件300与基板100的连接效果,并使得集成电路元件200与基板100之间、以及第一辅助器件300与基板100之间形成有间隙,以为塑封体600的填充提供避让空间,还能避免集成电路元件200与基板100之间、第一辅助器件300与基板100之间大面积接触而出现短路现象。
当然,基于上述半导体封装件还包括第二辅助器件400和/或第三辅助器件500的方案,第二辅助器件400朝向基板100的一侧和/或第三辅助器件500朝向基板100的一侧也可设有连接件700,连接件700连接于基板100。
进一步地,如图2所示,连接件700为锡球。
通过将连接件700设置为锡球,则便于集成电路元件200和第一辅助器件300焊接至基板100并能保证其与基板100电连接。
本实用新型还提出一种电子设备,该电子设备包括半导体封装件,该半导体封装件的具体结构参照上述实施例,由于本电子设备采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。其中,电子设备可以为麦克风、耳机或者其他电子设备。
以上所述仅为本实用新型的优选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的发明构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (10)
1.一种半导体封装件,其特征在于,包括:
基板;
集成电路元件,集成电路元件连接于所述基板的一侧,所述集成电路元件在所述基板上的投影面积不小于25mm2;所述集成电路元件具有第一侧边,所述第一侧边朝向用以封装所述集成电路元件的注塑口,所述第一侧边至所述注塑口之间形成进料通道;所述进料通道的宽度尺寸与所述第一侧边的长度尺寸之比不小于1/3;以及
塑封体,所述塑封体设于所述基板的设有所述集成电路元件的一侧,并包裹所述集成电路元件。
2.如权利要求1所述的半导体封装件,其特征在于,所述半导体封装件还包括若干第一辅助器件,所述第一辅助器件设于所述集成电路元件朝向所述注塑口的一侧,并靠近所述第一侧边的端部。
3.如权利要求2所述的半导体封装件,其特征在于,靠近所述第一侧边的至少一端的所述第一辅助器件呈长条形,且所述第一辅助器件的长度延伸方向垂直所述第一侧边。
4.如权利要求2所述的半导体封装件,其特征在于,所述集成电路元件还包括与所述第一侧边相邻的第二侧边;所述基板上还设有靠近所述第二侧边,并沿所述第二侧边的长度方向间隔排布的多个第二辅助器件,所述第二辅助器件为长条形,所述第二辅助器件的长度延伸方向垂直所述第二侧边。
5.如权利要求2所述的半导体封装件,其特征在于,所述基板上还设有第三辅助器件,所述第三辅助器件设于所述集成电路元件远离所述第一辅助器件的一侧。
6.如权利要求5所述的半导体封装件,其特征在于,所述第三辅助器件呈长条形,且所述第三辅助器件的长度延伸方向与所述第一侧边平行。
7.如权利要求6所述的半导体封装件,其特征在于,所述第三辅助器件设有至少两个,至少两个所述第三辅助器件沿平行于所述第一侧边的方向排布。
8.如权利要求2至6中任意一项所述的半导体封装件,其特征在于,所述集成电路元件朝向所述基板的一侧和所述第一辅助器件朝向所述基板的一侧均设有连接件,所述连接件连接于所述基板。
9.如权利要求8所述的半导体封装件,其特征在于,所述连接件为锡球。
10.一种电子设备,其特征在于,包括如权利要求1至9中任意一项所述的半导体封装件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223294168.7U CN219085963U (zh) | 2022-12-06 | 2022-12-06 | 半导体封装件和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223294168.7U CN219085963U (zh) | 2022-12-06 | 2022-12-06 | 半导体封装件和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219085963U true CN219085963U (zh) | 2023-05-26 |
Family
ID=86404092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223294168.7U Active CN219085963U (zh) | 2022-12-06 | 2022-12-06 | 半导体封装件和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219085963U (zh) |
-
2022
- 2022-12-06 CN CN202223294168.7U patent/CN219085963U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
US9615456B2 (en) | Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface | |
TWI495082B (zh) | 多層半導體封裝 | |
KR101749284B1 (ko) | 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법 | |
US8669650B2 (en) | Flip chip semiconductor device | |
TWI430417B (zh) | 半導體晶片封裝 | |
US9082868B2 (en) | Semiconductor component and method of manufacture | |
US8451621B2 (en) | Semiconductor component and method of manufacture | |
US8597978B2 (en) | Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint | |
US5444304A (en) | Semiconductor device having a radiating part | |
JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
CN106409780A (zh) | 电子封装件及其制法 | |
KR102452242B1 (ko) | 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법 | |
KR20150047168A (ko) | 반도체 패키지 | |
CN219085963U (zh) | 半导体封装件和电子设备 | |
CN203367360U (zh) | 一种硅基bga的圆片级芯片封装结构 | |
CN214043658U (zh) | 封装结构 | |
JP2631520B2 (ja) | 樹脂封止パッケージの成形方法 | |
US20200365503A1 (en) | Wiring board, electronic device, and method for designing wiring board | |
CN112490209A (zh) | 一种半导体封装器件 | |
CN202549841U (zh) | 半导体模块 | |
CN102412241B (zh) | 半导体芯片封装件及其制造方法 | |
CN204732390U (zh) | 载板级半导体芯片嵌入式封装结构 | |
US20090096070A1 (en) | Semiconductor package and substrate for the same | |
US6875639B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |