KR20010082818A - 금속리드를 갖는 반도체 칩과 그 제조 방법 - Google Patents

금속리드를 갖는 반도체 칩과 그 제조 방법 Download PDF

Info

Publication number
KR20010082818A
KR20010082818A KR1020000008161A KR20000008161A KR20010082818A KR 20010082818 A KR20010082818 A KR 20010082818A KR 1020000008161 A KR1020000008161 A KR 1020000008161A KR 20000008161 A KR20000008161 A KR 20000008161A KR 20010082818 A KR20010082818 A KR 20010082818A
Authority
KR
South Korea
Prior art keywords
metal lead
semiconductor chip
electrode pad
metal
photoresist film
Prior art date
Application number
KR1020000008161A
Other languages
English (en)
Other versions
KR100715969B1 (ko
Inventor
조민교
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000008161A priority Critical patent/KR100715969B1/ko
Publication of KR20010082818A publication Critical patent/KR20010082818A/ko
Application granted granted Critical
Publication of KR100715969B1 publication Critical patent/KR100715969B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

본 발명은 금속리드를 갖는 반도체 칩과 그 제조 방법에 관한 것이다. 본 발명의 반도체 칩은 전극패드와 접합되며 금속리드 베이스와 금속리드 도금층으로 이루어진 금속리드를 갖는 것을 특징으로 한다. 그리고, 본 발명의 반도체 칩 제조 방법은 ⒜ 전극패드가 형성된 반도체 칩의 전면에 전극패드가 개방시키는 개구부가 형성되어 있고 그 개구되는 부분이 경사를 이루도록 제 1포토 레지스트 막을 형성하는 단계, ⒝ 제 1포토 레지스트 막의 전면에 금속층을 형성하는 단계, ⒞ 금속층을 덮는 제 2포토 레지스트 막을 형성하는 단계, ⒟ 제 2포토 레지스트 막과 금속층을 식각하여 각각의 전극패드와 접합되며 서로 전기적으로 절연되는 금속리드 베이스를 형성하는 단계, ⒠ 금속리드 베이스를 도금하여 금속리드 도금층을 형성하는 단계, 및 ⒡ 제 1포토 레지스트 막을 제거하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 플립 칩 본딩을 위한 범프의 높이 제한을 극복할 수 있고, 금속리드의 스프링 효과로 고 신뢰성의 접합 기능이 가능하며, 솔더 전기 도금에 비해 공정이 단순하여 비용 절감 효과를 얻을 수 있다.

Description

금속리드를 갖는 반도체 칩과 그 제조 방법{Semiconductor chip having metal lead and manufacturing method thereof}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 집적회로가 형성된 반도체 칩을 인쇄회로기판에 실장과 전기적 연결을 위한 금속리드를 갖는 반도체 칩과 그 제조 방법에 관한 것이다.
최근까지 반도체 칩의 전기적 연결에 있어서 도전성 금속선을 이용하는 와이어 본딩(wire bonding) 기술이 주류를 이루었다. 그러나, 반도체 칩의 집적도가 크게 향상되고 그 반도체 칩을 사용하는 개인용 컴퓨터나 통신 기기와 같은 전자 기기 들이 고성능화 됨에 따라 종래의 와이어 본딩 기술로는 반도체 칩의 성능 향상에 대응하기가 어렵게 되었다. 반도체 칩의 다핀화와 미세화에 와이어 본딩 기술의 적용은 그 한계에 이르렀기 때문이다. 이에 따라 반도체 칩의 성능 향상에 대응할 수 있는 전기적 연결 방법으로서 플립 칩 본딩(flip chip bonding) 기술이 적용되고 있다.
도 1은 일반적인 플립 칩 본딩 기술에 의해 반도체 칩이 인쇄회로기판에 실장된 상태를 나타낸 단면도이다.
도 1을 참조하면, 플립 칩 본딩 기술의 적용을 위하여 반도체 칩(110)은 범프(bump; 131)가 전극패드(111)와 접합되도록 하여 형성되어 있다. 여기서, 반도체 칩(110)은 집적회로가 형성된 활성면에 복수의 전극패드(111)가 형성되어 있고, 전극패드(111)가 노출되는 부분을 갖도록 하여 활성면에 패시베이션 막(passivationlayer; 113)이 형성되어 있으며, 역시 전극패드(111)가 개방되는 부분을 갖도록 패시베이션 막(113)의 상부에 외부환경으로부터의 보호를 위하여 폴리이미드 막(polyimide; 115)이 형성되어 있는 구조이다. 이 반도체 칩(110)의 노출된 전극패드(111) 부분에 범핑(bumping)과 리플로우(reflow) 과정을 거쳐 볼(ball) 형태이며 솔더(solder) 재질인 범프(131)가 형성된다.
이와 같이 범프(131)가 형성된 반도체 칩(110)은 플립 칩 본딩 기술에 의해 인쇄회로기판(40)에 실장된다. 반도체 칩(110)의 범프(131)가 인쇄회로기판(40)의 접합패드(41)에 접합되도록 하여 리플로우(reflow) 과정을 거치면 반도체 칩(110)이 인쇄회로기판(40)에 실장된다. 이때, 인쇄회로기판(40)은 보호막(43)에 의해 보호되고, 인쇄회로기판(40)과 반도체 칩(110) 사이의 공간에는 에폭시 수지로 언더-필(under-fill) 되어 형성되는 봉지부(145)에 의해 반도체 칩(110)의 전기적 동작의 신뢰성을 외부환경으로부터 확보하게 된다.
위에 소개한 것과 같은 범프가 형성된 반도체 칩을 이용하는 플립 칩 본딩 기술은 반도체 칩을 인쇄회로기판에 직접 실장하기 때문에, 상호 전기적 연결과 인쇄회로기판에의 실장을 동시에 할 수 있다. 이와 같은 플립 칩 본딩 기술은 1964년에 IBM사에서 개발된 것으로서 대형 컴퓨터 제작에서의 일부 반도체 칩의 실장에 계속 채용되어 그 우수한 성능과 신뢰성이 입증된 상태이다. 이 플립 칩 본딩 기술은 반도체 칩의 실장뿐만 아니라 전기적 연결을 동시에 이룰 수 있고 범프가 미세한 피치를 갖기 때문에 다핀화와 미세화된 반도체 칩의 실장에 적용되어 전자 기기의 경량화와 소형화에 효과적으로 이용될 수 있다. 또한, 그 전기적 연결 경로가짧아 전기적 신호의 고속화를 가능하게 한다. 이러한 이점 때문에 최근에는 액정표시장치(LCD)에서의 칩 온 글래스(COG; Chip On Glass) 실장이나 개인용 컴퓨터에서의 칩 온 보오드(COB; Chip On Board) 실장에서 많이 이용되고 있다.
그러나, 플립 칩 본딩 기술의 적용을 위한 반도체 칩은 범프를 형성할 수 있는 높이 제한으로 인하여 신뢰성 향상의 제약이 따른다. 신뢰성의 향상을 위해서는 범프의 크기를 증가시켜야 하고 인쇄회로기판과 반도체 칩간의 간격을 증가시켜야 하나 용이하지 않다. 특히, 솔더 재질인 범프의 형상과 크기는 증착되는 솔더의 양과 전극패드의 개방면적 및 형상에 의해 결정되고 리플로우에 의해 형성될 수 있는 범프의 크기가 제한되기 때문에 간격의 증가가 제한된다.
본 발명의 목적은 반도체 칩의 접합 높이 제어가 용이하고 플립 칩 본딩의 신뢰성을 향상시킬 수 있는 금속리드를 갖는 반도체 칩과 그 제조 방법을 제공하는 데 있다.
도 1은 일반적인 플립 칩 본딩 기술에 의해 반도체 칩이 인쇄회로기판에 실장된 상태를 나타낸 단면도,
도 2는 본 발명에 따른 금속리드를 갖는 반도체 칩이 기판에 실장되어 있는 상태를 나타낸 단면도,
도 3 내지 도 9는 본 발명에 따른 반도체 칩의 제조 공정별 상태를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 반도체 칩 11; 전극패드
13; 패시베이션 막 15; 폴리이미드 막
17; 제 1포토 레지스트 막 18; 개구부
19; 경사면 21; 금속층
23; 제 2포토 레지스트 막 25; 마스크
27; 금속리드 베이스 29; 금속리드 도금층
31; 금속리드 40; 인쇄회로기판
41; 접합패드 43; 보호막
이와 같은 목적을 달성하기 위한 본 발명에 따른 금속리드를 갖는 반도체 칩은 복수의 전극패드가 형성된 반도체 칩과, 상기 전극패드와 접합되어 있고 금속리드 베이스와 금속리드 도금층으로 이루어진 금속리드를 갖는 것을 특징으로 한다. 바람직하게는 상기 금속리드가 전극패드와 경사를 이루도록 하여 탄성력을 갖도록 한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 금속리드를 갖는 반도체 칩제조 방법은, ⒜ 전극패드가 형성된 반도체 칩의 전면에 상기 전극패드가 개방시키는 개구부가 형성되어 있고 그 개구되는 부분이 경사를 이루도록 제 1포토 레지스트 막을 형성하는 단계, ⒝ 제 1포토 레지스트 막의 전면에 금속층을 형성하는 단계, ⒞ 금속층을 덮는 제 2포토 레지스트 막을 형성하는 단계, ⒟ 제 2포토 레지스트 막과 금속층을 식각하여 각각의 전극패드와 접합되며 서로 전기적으로 절연되는 금속리드 베이스를 형성하는 단계, ⒠ 금속리드 베이스를 도금하여 금속리드 도금층을 형성하는 단계, 및 ⒡ 제 1포토 레지스트 막을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 금속리드를 갖는 반도체 칩과 그 제조 방법을 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 금속리드를 갖는 반도체 칩이 기판에 실장되어 있는 상태를 나타낸 단면도이다.
도 2를 참조하면, 금속리드(31)를 갖는 본 발명의 반도체 칩(10)은 집적회로가 형성된 활성면에 복수의 전극패드(11)가 형성되어 있고, 활성면 표면에는 외부환경으로부터의 보호를 위한 패시베이션 막(13)과 폴리이미드 막(15)이 전극패드(11)가 개방되도록 하여 형성되어 있는 구조로서, 전극패드(11)에는 소정 높이로 전극패드(11)와 경사를 이루는 금속리드(31)가 형성되어 있다. 금속리드(31)는 금속리드 베이스(27)와 금속리드 도금층(29)으로 이루어진다.
금속리드(31)가 인쇄회로기판(40)의 접합패드(41)에 접합됨으로써 반도체 칩(10)이 인쇄회로기판(40)에 플립 칩 본딩 된다. 반도체 칩(10)과인쇄회로기판(40)은 에폭시 수지와 같은 성형 수지로 언더-필되어 형성되는 봉지부(45)에 의해 외부환경으로부터 전기적인 동작의 신뢰성이 확보된다.
위의 실시예와 같은 본 발명의 금속리드를 갖는 반도체 칩은 인쇄회로기판에 실장될 때 반도체 칩의 높이를 제어하기가 용이하다. 이는 금속리드의 형성 단계에서 높이를 제어함으로써 가능하다. 그리고, 금속리드가 가지고 있는 탄성력에 의한 스프링(spring) 효과로 인하여 고 신뢰성의 접합이 가능하다. 한편, 금속리드를 갖는 반도체 칩과 인쇄회로기판을 연결하기 위해 인쇄회로기판의 접합패드 부위에 솔더(solder)를 형성하면 접합이 용이하게 이루어질 수 있으며, 언더-필을 선택적으로 진행할 수 있다. 이와 같은 금속리드를 갖는 반도체 칩은 다음과 같은 제조 공정에 의해 제조될 수 있다.
도 3 내지 도 9는 본 발명에 따른 반도체 칩의 제조 공정별 상태를 나타낸 단면도이다.
도 3을 참조하면, 집적회로와 그에 연결된 알루미늄 재질의 전극패드(11)가 형성된 반도체 칩(10)을 준비한다. 반도체 칩(10)의 집적회로가 형성된 활성면이 패시베이션 막(13)으로 덮여 1차로 보호되고, 그 위에 다시 폴리이미드 막(15)이 덮여 반도체 칩(11)의 집적회로가 2차로 보호된다.
도 4를 참조하면, 준비된 반도체 칩(10)의 전면에 전극패드(11) 부분이 개방되도록 개구부(18)가 형성되고 그 개구되는 부분이 경사를 이루도록 제 1포토 레지스트 막(17)을 형성한다. 여기서, 제 1포토 레지스트 막(17)은 스트립(strip)이 가능한 다른 물질의 막으로 대체하여도 무방하다. 제 1포토 레지스트 막(17)을 약100㎛ 정도의 두께로 형성한 후 포토 마스크(photo mask)를 이용하여 현상하면 일정한 경사를 가지며 전극패드(11)를 개방시키는 개구부(18)가 형성된 제 1포토 레지스트 막(17)이 형성될 수 있다. 이때, 제 1포토 레지스트 막(17)의 개구부(18)에 형성되는 경사면(19)의 경사각 θ가 30~60° 수준이 되도록 한다.
도 5를 참조하면, 제 1포토 레지스트 막(17)의 전면에 걸쳐 금속을 증착하여 금속층(21)을 형성한다. 금속층(21)은 제 1포토 레지스트 막(17) 뿐만 아니라 전극패드(11)의 표면에도 형성된다. 따라서, 금속층(21)은 전극패드(11)와 전기적으로 연결이 이루어지는 상태가 된다. 이때, 금속층(21)의 재질로는 일반적인 확산 장벽 물질(UBM; Under Barrier Metal)이 사용될 수 있으나, 증착이 가능하고 무전해도금을 진행할 수 있는 금속이면 어느 것이나 가능하다. 예컨대, 티타늄(Ti), 크롬(Cr), 구리(Cu) 등의 금속 또는 그 합금이 사용될 수 있다. 여기서, 증착에 의해 형성된 금속층(21)은 크롬/구리(Cr/Cu) 합금 재질이며, 제 1포토 레지스트 막(17) 위에 수천 Å 두께로 형성된다.
도 6과 도 7을 참조하면, 금속층(21)을 덮는 제 2포토 레지스트 막(23)을 형성하고, 제 2포토 레지스트 막(23)과 금속층(21)을 식각하여 각각의 전극패드(11)와 접합되어 형성되는 금속리드 베이스(27)를 형성한다. 포토 마스크(25)를 이용하여 현상 공정을 진행하여 제 2포토 레지스트 막(23)을 1차로 식각하고 남아있는 제 2포토 레지스트 막(23)을 마스크로 하여 금속층(21)을 식각한다. 이에 의해 개구부(18)를 형성하는 경사면들 중 3개의 경사면에 형성된 제 2포토 레지스트 막(23)과 금속층(21)이 제거되어 얻고자 하는 각각의 전극패드(11)에 동일한 경사를 이루며 접합된 금속리드 베이스(27)가 형성된다. 이에 의해 각각의 전극패드(11)와 그에 접합된 베이스 금속리드 베이스(27)는 전기적으로 독립적인 기능을 수행할 수 있다.
도 8과 도 9를 참조하면, 금속리드 베이스(27)를 도금하여 금속리드 도금층(29)을 형성한다. 금속리드 베이스(27)는 두께가 매우 얇기 때문에 외부접속단자로서 사용할 수 있는 두께를 갖도록 도금을 실시하여 금속리드 도금층(29)을 형성한다. 금속리드 도금층(29)의 재질로는 솔더(solder), 니켈(Ni), 구리(Cu), 금(Au) 또는 그 합금 등이 사용될 수 있다. 여기에서는 니켈/금(Ni/Au) 재질이며 금속리드(31)의 역할을 위해 충분한 두께로 형성되어 있다. 이때, 도금 방법으로는 무전해도금법을 이용한다.
도금이 완료되면, 제 1포토 레지스트 막(17)을 제거한다. 이에 의해 금속리드 베이스(27)와 금속리드 도금층(29)으로 이루어진 금속리드(31)가 반도체 칩(10)의 전극패드(11)에 접합되어 경사를 이루며 소정 높이로 형성될 수 있다. 이 금속리드(31)는 일측이 전극패드(11)에 접합되어 있고, 경사를 갖는 부분이 높이를 형성하며, 타측 끝단부가 평탄하게 형성되어 접합이 용이하도록 되어 있다.
위에 소개한 본 발명에 따른 제조 방법에 의해 제조되는 금속리드를 갖는 반도체 칩의 장점은 제 1포토 레지스트 막의 두께와 개구부의 경사면의 경사각을 조절함으로써 금속리드의 높이를 범프, 특히 솔더 범프의 한계점보다 더욱 높게 할 수 있다.
한편, 본 발명에 따른 금속리드를 갖는 반도체 칩은 플립 칩 본딩 기술을 이용하여 인쇄회로기판에 직접 실장하거나 플립 칩 본딩 기술을 이용하는 반도체 칩 패키지의 제조에 이용될 수 있다. 또한, 반도체 칩의 전극패드 뿐만 아니라 재배선(redistribution) 작업에 의해 형성되는 접합패드에 형성될 수도 있으며, 반도체 칩과 인쇄회로기판의 접합에 있어서 이방성 전도 필름(ACF; Anisotropic Film)을 이용하거나 솔더 및 열경화성 수지를 이용할 수 있다.
이상과 같은 본 발명에 의한 금속리드를 갖는 반도체 칩과 그 제조 방법에 따르면, 플립 칩 본딩을 위한 범프의 높이 제한을 극복할 수 있고, 금속리드의 스프링 효과로 고 신뢰성의 접합 기능이 가능하며, 솔더 전기 도금에 비해 공정이 단순하여 비용 절감 효과를 얻을 수 있다.

Claims (5)

  1. 복수의 전극패드가 형성된 반도체 칩과 상기 전극패드와 접합되어 있고 금속리드 베이스와 금속리드 도금층으로 이루어진 금속리드를 갖는 것을 특징으로 하는 금속리드를 갖는 반도체 칩.
  2. 제 1항에 있어서, 상기 금속리드는 상기 전극패드에 대하여 약 30~60。의 경사를 갖도록 형성된 것을 특징으로 하는 금속리드를 갖는 반도체 칩.
  3. ⒜ 전극패드가 형성된 반도체 칩의 전면에 상기 전극패드가 개방시키는 개구부가 형성되어 있고 그 개구되는 부분이 경사를 이루도록 제 1포토 레지스트 막을 형성하는 단계, ⒝ 제 1포토 레지스트 막의 전면에 금속층을 형성하는 단계, ⒞ 금속층을 덮는 제 2포토 레지스트 막을 형성하는 단계, ⒟ 제 2포토 레지스트 막과 금속층을 식각하여 각각의 전극패드와 접합되며 서로 전기적으로 절연되는 금속리드 베이스를 형성하는 단계, ⒠ 금속리드 베이스를 도금하여 금속리드 도금층을 형성하는 단계, 및 ⒡ 제 1포토 레지스트 막을 제거하는 단계를 포함하는 것을 특징으로 하는 금속리드를 갖는 반도체 칩 제조 방법.
  4. 제 3항에 있어서, 상기 ⒠단계는 무전해도금법으로 진행되는 것을 특징으로 하는 금속리드를 갖는 반도체 칩 제조 방법.
  5. 제 3항에 있어서, 상기 ⒜ 단계는 개구되는 제 1포토 레지스트 막의 경사면이 약 30~60。의 경사를 갖도록 형성하는 것을 특징으로 하는 금속리드를 갖는 반도체 칩 제조 방법.
KR1020000008161A 2000-02-21 2000-02-21 금속리드를 갖는 반도체 칩과 그 제조 방법 KR100715969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000008161A KR100715969B1 (ko) 2000-02-21 2000-02-21 금속리드를 갖는 반도체 칩과 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008161A KR100715969B1 (ko) 2000-02-21 2000-02-21 금속리드를 갖는 반도체 칩과 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010082818A true KR20010082818A (ko) 2001-08-31
KR100715969B1 KR100715969B1 (ko) 2007-05-08

Family

ID=19648259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008161A KR100715969B1 (ko) 2000-02-21 2000-02-21 금속리드를 갖는 반도체 칩과 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100715969B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147115B1 (ko) * 2010-05-07 2012-05-30 한국과학기술원 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053707A (ko) * 1995-12-18 1997-07-31 이대원 리드 프레임과 이 리드 프레임의 제조방법
KR0183646B1 (ko) * 1996-03-27 1999-03-20 이대원 반도체 리드 프레임의 도금 방법
KR100243369B1 (ko) * 1996-10-24 2000-02-01 유무성 연속적인 리드프레임 제조방법
JPH10275891A (ja) * 1997-03-28 1998-10-13 Hitachi Ltd 半導体装置
KR20000065393A (ko) * 1999-04-02 2000-11-15 김영환 칩 사이즈 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147115B1 (ko) * 2010-05-07 2012-05-30 한국과학기술원 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법

Also Published As

Publication number Publication date
KR100715969B1 (ko) 2007-05-08

Similar Documents

Publication Publication Date Title
US7888799B2 (en) Semiconductor device, circuit substrate, electro-optic device and electronic appliance
KR100676493B1 (ko) 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
US8142602B2 (en) Method for mounting semiconductor device
US7947602B2 (en) Conductive pattern formation method
US7078331B2 (en) Method of forming redistribution bump and semiconductor chip and mount structure fabricated using the same
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US7329563B2 (en) Method for fabrication of wafer level package incorporating dual compliant layers
KR100290193B1 (ko) 반도체장치및그제조방법
US6914333B2 (en) Wafer level package incorporating dual compliant layers and method for fabrication
JP2000208512A (ja) 半導体装置
US7662673B2 (en) Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument
JPH06283571A (ja) 集積回路と基板との相互接続構造及びその製造方法
JP2002246535A (ja) 半導体集積回路
KR100715969B1 (ko) 금속리드를 갖는 반도체 칩과 그 제조 방법
JP2003031727A (ja) 半導体チップおよびその製造方法並びにそれを使用した半導体装置
US7390733B2 (en) Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode
JPH11204677A (ja) 半導体装置およびその製造方法
JP4280907B2 (ja) 半導体装置及びその製造方法
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
KR19990074337A (ko) 플립 칩 실장을 위한 솔더 범프 형성 방법과 솔더 범프를 갖는반도체 칩
JP2006179709A (ja) 半導体装置の製造方法
JP2001358173A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005268717A (ja) 半導体装置およびその製造方法
JP2006295208A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee