JP2967560B2 - フィルムキャリアの接続構造体 - Google Patents

フィルムキャリアの接続構造体

Info

Publication number
JP2967560B2
JP2967560B2 JP4136120A JP13612092A JP2967560B2 JP 2967560 B2 JP2967560 B2 JP 2967560B2 JP 4136120 A JP4136120 A JP 4136120A JP 13612092 A JP13612092 A JP 13612092A JP 2967560 B2 JP2967560 B2 JP 2967560B2
Authority
JP
Japan
Prior art keywords
film carrier
connection
connection structure
pcb
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4136120A
Other languages
English (en)
Other versions
JPH05308091A (ja
Inventor
幸男 山田
尚 安藤
陽子 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP4136120A priority Critical patent/JP2967560B2/ja
Publication of JPH05308091A publication Critical patent/JPH05308091A/ja
Application granted granted Critical
Publication of JP2967560B2 publication Critical patent/JP2967560B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、フィルムキャリアと
配線基板とを、接続時の応力を緩和し、機械的、電気的
に信頼性高く接続したフィルムキャリアの接続構造体に
関する。
【0002】
【従来の技術】電子機器へのICの実装方法としては、
プリント導体と絶縁性基材フィルムとを一体化したフィ
ルムキャリアにICをTAB方式により搭載し、このI
Cを搭載したフィルムキャリアとリジッドな配線基板
(PCB)とを半田で接続することが広く行われてい
る。
【0003】図6は、このような従来の方法により、I
C1を搭載したフィルムキャリア2をPCB3とLCD
4に接続した接続構造体の断面図である。同図に示すよ
うに、フィルムキャリア2の端子部2xとPCB3の端
子部とが半田5で接続されている。また、一般にフィル
ムキャリア2は銅箔からなるプリント導体2aとポリイ
ミド等からなる絶縁性基材フィルム2bからなっている
が、同図のような半田による接続は、フィルムキャリア
2から半田付けする端子部2xの絶縁性基材フィルム2
bを予め除去しておき、その後、手半田、半田リフロ
ー、半田プレス等を行うことにより形成される。なお、
フィルムキャリア2とLCD4とは異方性導電接着剤6
により接続されている。
【0004】しかしながら、図6に示したような半田に
よる接続方法においては、近年の高密度実装化に伴ない
フィルムキャリア2とPCB3の端子部がピッチ0.3
mm以下程度にファイン化すると、ショート等が発生す
るという問題が生じた。
【0005】そこで、図5に示したように、半田の代わ
りに異方性導電接着剤6を使用しフィルムキャリア2と
PCB3とを接続することもなされるようになった。
【0006】
【発明が解決しようとする課題】しかしながら、図5に
示したように、端子部2xの絶縁性基材フィルム2bを
除去したフィルムキャリア2とPCB3とを異方性導電
接着剤6で接続すると、その接続時に使用する加熱加圧
用のヘッドに異方性導電接着剤のバインダーが付着する
という問題が生じた。また、フィルムキャリア2の端子
部2xにおいて絶縁性基材フィルム2bが除去されてい
るために異方性導電接着剤6が抜け出てフィルムキャリ
ア2とPCB3との機械的接着力が低下し、所望の接着
強度が得られないという問題も生じた。
【0007】これに対しては、図4に示したようにフィ
ルムキャリア2から絶縁性基材フィルム2bを除去せず
にフィルムキャリア2とPCB3とを異方性導電接着剤
6で接続することが考えられた。しかしながら、ポリイ
ミド等からなる絶縁性基材フィルムは比較的固いため
に、この方法ではIC1の封止樹脂7の歪みやフィルム
キャリア2とLCD4との接続の歪みがフィルムキャリ
ア2とPCB3との接続部に集中し、接続部の信頼性が
低下するという問題が生じた。
【0008】また、PCB3の端子部の表面には、通常
半田ディップ、半田レベラー等により半田メッキ層が形
成されているが、このようなメッキ層が形成された端子
部を異方性導電接着剤6により接続すると、異方性導電
接着剤6中の導電粒子がメッキ層の中に埋まり込み、安
定した導電性が得られなくなるという問題も生じた。
【0009】この発明は以上のような従来技術の問題点
を解決しようとするものであり、フィルムキャリアと配
線基板とを、接続部のパターンがファイン化した場合で
もショートさせることなく、十分な接着力で信頼性高く
接続できるようにすることを目的としている。
【0010】
【課題を解決するための手段】この発明者は、ICを搭
載したフィルムキャリアと配線基板とを異方性導電接着
剤を使用して接続するにあたり、その接続部のフィルム
キャリアの絶縁性基材フィルムは除去しないが、ICの
搭載部とフィルムキャリアと配線基板との接続部との間
で除去すれば、接続時に加熱加圧用のヘッドに異方性導
電接着剤が付着することはなく、フィルムキャリアと配
線基板との接着力も十分となり、さらにICの樹脂封止
等による歪みの応力も緩和できるので接続の信頼性が増
すこと、また、配線基板の端子部のメッキ層の厚さを異
方性導電接着剤に含まれる導電粒子の平均粒径に応じて
通常よりも薄くすれば、異方性導電接着剤に含まれる導
電粒子がメッキ層内に埋まり込み、安定した導電性が得
られなくなるという問題も解消することを見出し、この
発明を完成させるに至った。
【0011】すなわち、この発明は、ICを搭載したフ
ィルムキャリアの端子部と配線基板の端子部とが異方性
導電接着剤により接続されているフィルムキャリアの接
続構造体において、フィルムキャリアのICの搭載部
と、フィルムキャリアと配線基板との接続部との間で、
フィルムキャリアの絶縁性基材フィルムの一部または全
部が除去されており、かつ配線基板の端子部が異方性導
電接着剤に含まれる導電粒子の平均粒径の1/2以下の
厚さの表面処理層を形成されたものであるフィルムキャ
リアの接続構造体を提供する。
【0012】
【作用】この発明のフィルムキャリアの接続構造体は、
フィルムキャリアと配線基板とが異方性導電接着剤によ
り接続されているので、その接続部を0.3mm以下程
度にファインピッチ化した場合でも、従来の半田で接続
したものに比べてショートの発生を低減することが可能
となる。また、フィルムキャリアと配線基板との接続箇
所と、異方性導電接着剤で接続する他の接続箇所とを一
括して接続処理をすることが可能となる。
【0013】また、この発明の接続構造体は、フィルム
キャリアと配線基板との接続部においてフィルムキャリ
アの絶縁性基材フィルムが除去されておらず残存してい
るので、接続時に加熱加圧用のヘッドに異方性導電接着
剤のバインダーが付着することはない。また、異方性導
電接着剤が接続部から抜け出ることもなく、十分な接着
力を得ることが可能となる。
【0014】さらに、この発明の接続構造体は、フィル
ムキャリアの絶縁性基材フィルムがICの搭載部と、フ
ィルムキャリアと配線基板との接続部との間で除去され
ているので、ICの樹脂封止等による歪みの応力が緩和
される。したがって、接続後の導通信頼性が向上する。
また、フィルムキャリアの絶縁性基材フィルムが除去さ
れているためにフィルムキャリアの曲げが容易になるの
で、ICの封止樹脂が配線基板側に盛り上がった場合で
もフィルムキャリアと配線基板との接続を支障なく行う
ことが可能となる。
【0015】また、この発明の接続構造体を形成する配
線基板は、その端子部の半田等の表面処理層の厚さが、
異方性導電接着剤に含まれる導電粒子の平均粒径の1/
2以下であるので、端子部を異方性導電接着剤で接続す
るときに異方性導電接着剤中の導電粒子が端子部の表面
処理層内に埋まり込むことはない。したがって、安定し
た導電性を得ることが可能となる。
【0016】
【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。なお、各図中、同一符号は同一または
同等の要素を表している。
【0017】実施例1 図1(a)、(b)はそれぞれこの発明の実施例の接続
構造体の断面図および平面図である。同図の接続構造体
は、図4および図5に示した接続構造体と同様に、IC
1を搭載したフィルムキャリア2を異方性導電接着剤6
によりPCB3とLCD4に接続したものである。この
実施例においては、フィルムキャリアの絶縁性基材フィ
ルム(ポリイミド製)2bが、フィルムキャリア2とP
CB3との接続部では除去されておらず、IC1の搭載
部と接続部との間2cでスリット状に除去されている。
【0018】このような構造を有し、フィルムキャリア
2とPCB3とを接続する端子部の端子ピッチを0.3
mm、フィルムキャリア2とLCD4とを接続する端子
部のピッチを0.18mmとしたものを作成した。この
場合、PCB3の端子部には、厚さ0.5μmの半田
(Pb/Sn=6/4)の表面処理層を形成した。そし
て、フィルムキャリア2とPCB3との接続部およびフ
ィルムキャリア2とLCD4との接続部のいずれも、異
方性導電接着剤6としてソニ−ケミカル(株)製CP3
131(導電粒子径10μm)を厚さ30μm塗布し、
170℃、40Kg/cm、20秒で圧着することに
より接着した。
【0019】こうして作成した接続構造体に対して、サ
ーマルショック(−40℃、100℃各30分のサイク
ルを100回)後の導通性を試験したところ、最大抵抗
値は1Ω以下であり、導通信頼性の高いことが確認でき
た。
【0020】実施例2〜4 PCB3の端子部3xに形成した半田の表面処理層の厚
さをそれぞれ1μm、3μm、5μmとした以外は実施
例1と同様の接続構造体を作成し、サーマルショック後
の導通性を試験した。その結果、表面処理層の厚さが1
μm、3μmの場合の最大抵抗値は共に1Ω以下であ
り、また、表面処理層の厚さが5μmの場合の最大抵抗
値は共に11Ωであり、いずれも導通信頼性の高いこと
が確認できた。
【0021】実施例5〜7 PCB3の端子部3xを,それぞれ酸化防止剤(グリコ
ート厚さ1μm未満)、Snメッキ(厚さ1μm未
満)、Ni/Auメッキ(厚さNi0.5μm/Au
0.25μm)で表面処理した以外は実施例1と同様の
接続構造体を作成し、サーマルショック後の導通性を試
験した。その結果、最大抵抗値はいずれも1Ω以下であ
り、導通信頼性の高いことが確認できた。またこれによ
り、PCB3の端子部の表面処理層としては、その厚さ
が異方性導電接着剤に含まれる導電粒子の平均粒径の1
/2以下であれば、その種類は特に限定されず種々の表
面処理層を形成できることが確認できた。
【0022】実施例8 図2(a)、(b)は、この発明の異なる態様の実施例
の断面図および平面図である。この実施例も図1に示し
た接続構造体と同様に、IC1を搭載したフィルムキャ
リア2を異方性導電接着剤6によりPCB3とLCD4
に接続したものであるが、この実施例においては図1と
異なり、フィルムキャリアの絶縁性基材フィルム2bが
IC1の搭載部と、フィルムキャリア1とPCB3との
接続部との間2cで2本のスリット状に除去されてい
る。このように、この発明においては、IC1の搭載部
と、フィルムキャリア1とPCB3との接続部との間2
cでフィルムキャリアの絶縁性基材フィルム2bを除去
するにあたり、ICの樹脂封止等による歪みの応力を緩
和できるようにする限り、その除去形状に特に制限はな
い。
【0023】図2に示した構造を有し、実施例1と同様
の端子ピッチ(フィルムキャリア2とPCB3との接続
端子ピッチ0.3mm、フィルムキャリア2とLCD4
との接続端子ピッチ0.18mm)の接続構造体を作成
した。この場合、PCB3の端子部には、厚さ1μmの
半田(Pb/Sn=6/4)の表面処理層を形成した。
また、フィルムキャリア2とPCB3との接続部および
フィルムキャリア2とLCD4との接続部は、いずれも
実施例1と同様に、異方性導電接着剤6としてソニ−ケ
ミカル(株)製CP3131(導電粒子径10μm)を
厚さ30μm塗布し、170℃、40Kg/cm、2
0秒で圧着することにより接着した。
【0024】こうして作成した接続構造体に対して実施
例1と同様にサーマルショック後の導通性を試験したと
ころ、最大抵抗値は1Ω以下であり、導通信頼性の高い
ことが確認できた。
【0025】実施例9 図3は、この発明のさらに異なる態様の実施例の断面図
である。この実施例は、IC1を搭載したフィルムキャ
リア2をPCB3上に異方性導電接着剤6により接続し
たものであり、その他の点については図1に示した接続
構造体と同様である。
【0026】図3に示した構造を有し、実施例1と同様
の端子ピッチ(フィルムキャリア2とPCB3との接続
端子ピッチ0.3mm、フィルムキャリア2とLCD4
との接続端子ピッチ0.18mm)の接続構造体を作成
した。この場合、PCB3の端子部には、厚さ1μmの
半田(Pb/Sn=6/4)の表面処理層を形成した。
また、フィルムキャリア2とPCB3との接続部および
フィルムキャリア2とLCD4との接続部は、いずれも
実施例1と同様に、異方性導電接着剤6としてソニ−ケ
ミカル(株)製CP3131(導電粒子径10μm)を
厚さ30μm塗布し、170℃、40Kg/cm、2
0秒で圧着することにより接着した。
【0027】こうして作成した接続構造体に対して実施
例1と同様にサーマルショック後の導通性を試験したと
ころ、最大抵抗値は1Ω以下であり、導通信頼性の高い
ことが確認できた。
【0028】比較例1 図4に示した構造を有し、実施例1と同様の端子ピッチ
(フィルムキャリア2とPCB3との接続端子ピッチ
0.3mm、フィルムキャリア2とLCD4との接続端
子ピッチ0.18mm)の接続構造体を作成した。この
場合、PCB3の端子部には、厚さ1μmの半田(Pb
/Sn=6/4)の表面処理層を形成した。また、フィ
ルムキャリア2とPCB3との接続部およびフィルムキ
ャリア2とLCD4との接続部は、いずれも実施例1と
同様に、異方性導電接着剤6としてソニ−ケミカル
(株)製CP3131(導電粒子径10μm)を厚さ3
0μm塗布し、170℃、40Kg/cm、20秒で
圧着することにより接着した。
【0029】こうして作成した接続構造体に対して導通
性を試験したところ、初期的には良好であったが、実施
例1と同様のサーマルショックを50サイクル行った後
には接続不良箇所が発生した。これは、フィルムキャリ
アの絶縁性基材フィルム2bが除去されていないので、
IC1の封止樹脂7の歪みやフィルムキャリア2とLC
D4との接続の歪みがフィルムキャリア2とPCB3と
の接続部に集中したためである。
【0030】比較例2 図5に示した構造を有し、実施例1と同様の端子ピッチ
(フィルムキャリア2とPCB3との接続端子ピッチ
0.3mm、フィルムキャリア2とLCD4との接続端
子ピッチ0.18mm)の接続構造体を作成した。この
場合、PCB3の端子部には、厚さ1μmの半田(Pb
/Sn=6/4)の表面処理層を形成した。また、フィ
ルムキャリア2とPCB3との接続部およびフィルムキ
ャリア2とLCD4との接続部は、いずれも実施例1と
同様に、異方性導電接着剤6としてソニ−ケミカル
(株)製CP3131(導電粒子径10μm)を厚さ3
0μm塗布し、圧着部にポリイミドシート(厚さ25μ
m)を載せて170℃、40Kg/cm、20秒で圧
着することにより接着した。
【0031】こうして作成した接続構造体は、接着した
端子部間の接着力が弱く、圧着後に浮きが発生した。
【0032】比較例3〜4 PCB3の端子部に形成した半田の表面処理層の厚さを
それぞれ10μm、20μmとした以外は実施例1と同
様の接続構造体を作成し、サーマルショック後の導通性
を試験した。その結果、表面処理層の厚さが10μmの
場合の最大抵抗値は78Ωであり、20μmの場合の最
大抵抗値は無限大であり、導通信頼性の無いことが確認
できた。これらの接続部の顕微鏡写真を撮ったところ、
導電粒子が半田メッキ層の中に埋まり込み、半田メッキ
が接続界面から離れているところが観察された。
【0033】
【発明の効果】この発明の接続構造体によれば、フィル
ムキャリアと配線基板との接続部のパターンがファイン
化した場合でもショートすることがない。また、フィル
ムキャリアと配線基板とが十分な接着力で信頼性高く接
続したものとなる。
【図面の簡単な説明】
【図1】この発明の実施例の接続構造体の断面図(a)
および平面図(b)である。
【図2】この発明の他の実施例の接続構造体の断面図
(a)および平面図(b)である。
【図3】この発明の他の実施例の接続構造体の断面図で
ある。
【図4】従来の接続構造体の断面図である。
【図5】従来の接続構造体の断面図である。
【図6】従来の接続構造体の断面図である。
【符号の説明】
1 IC 2 フィルムキャリア 2a フィルムキャリアのプリント導体 2b フィルムキャリアの絶縁性基材フィルム 2x フィルムキャリアの端子部 3 配線基板(PCB) 4 LCD 5 半田 6 異方性導電接着剤 7 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−288456(JP,A) 特開 平3−40445(JP,A) 特開 平2−226610(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ICを搭載したフィルムキャリアの端子
    部と配線基板の端子部とが異方性導電接着剤により接続
    されているフィルムキャリアの接続構造体において、フ
    ィルムキャリアのICの搭載部と、フィルムキャリアと
    配線基板との接続部との間で、フィルムキャリアの絶縁
    性基材フィルムの一部または全部が除去されており、か
    つ配線基板の端子部が異方性導電接着剤に含まれる導電
    粒子の平均粒径の1/2以下の厚さの表面処理層を形成
    されたものであるフィルムキャリアの接続構造体。
  2. 【請求項2】 フィルムキャリアがTAB方式によりI
    Cを搭載したフィルムキャリアである請求項1記載のフ
    ィルムキャリアの接続構造体。
JP4136120A 1992-04-28 1992-04-28 フィルムキャリアの接続構造体 Expired - Lifetime JP2967560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4136120A JP2967560B2 (ja) 1992-04-28 1992-04-28 フィルムキャリアの接続構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4136120A JP2967560B2 (ja) 1992-04-28 1992-04-28 フィルムキャリアの接続構造体

Publications (2)

Publication Number Publication Date
JPH05308091A JPH05308091A (ja) 1993-11-19
JP2967560B2 true JP2967560B2 (ja) 1999-10-25

Family

ID=15167775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4136120A Expired - Lifetime JP2967560B2 (ja) 1992-04-28 1992-04-28 フィルムキャリアの接続構造体

Country Status (1)

Country Link
JP (1) JP2967560B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3756418B2 (ja) 2001-02-28 2006-03-15 株式会社日立製作所 液晶表示装置及びその製造方法
KR100666124B1 (ko) * 2005-10-31 2007-01-09 전자부품연구원 정전방사법을 이용한 이방도전성 접착 필름의 제조 방법

Also Published As

Publication number Publication date
JPH05308091A (ja) 1993-11-19

Similar Documents

Publication Publication Date Title
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
US6372547B2 (en) Method for manufacturing electronic device with resin layer between chip carrier and circuit wiring board
US7638876B2 (en) Bumpless semiconductor device
JP2001176918A (ja) テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP3364695B2 (ja) 回路接続部の再生方法
US20080283280A1 (en) Method for Connecting Printed Circuit Boards
JP2967560B2 (ja) フィルムキャリアの接続構造体
TWI838384B (zh) 用於將電子構件連接到安裝基板的方法及裝置
JP2001267376A (ja) Fpcの製造方法及び表示装置
JP3092118B2 (ja) 導電粒子転写型異方性導電フィルム及び電気的接続方法
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JPH0690082A (ja) 回路基板の接続方法
US20240074047A1 (en) Conductive bump structure of circuit board and manufacturing method thereof
JP3103952B2 (ja) 異方性導電膜を用いた基板の接続方法
JP4547987B2 (ja) 基板接続方法およびこの方法により製造された複合基板
JP3714415B2 (ja) 液晶ディスプレイ用のtabテープ及びその製造方法
JPH06222377A (ja) 平面型表示装置
JP2954559B2 (ja) 配線基板の電極構造
JP2979151B2 (ja) 電子部品の接続方法
JP3383774B2 (ja) 半導体素子の実装方法
JP2004127612A (ja) 導電性微粒子、電極端子の相互接続方法及び導電接続構造体
JPH0618909A (ja) 異方性導電膜を有するフレキシブル回路基板
JP3654201B2 (ja) インターポーザおよびその製造方法
JPH05102655A (ja) 表示素子の端子接続方法
JP2002190499A (ja) 配線基板、半導体装置、及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 13