KR101542965B1 - 반도체 기판의 접합 방법 - Google Patents

반도체 기판의 접합 방법 Download PDF

Info

Publication number
KR101542965B1
KR101542965B1 KR1020130167810A KR20130167810A KR101542965B1 KR 101542965 B1 KR101542965 B1 KR 101542965B1 KR 1020130167810 A KR1020130167810 A KR 1020130167810A KR 20130167810 A KR20130167810 A KR 20130167810A KR 101542965 B1 KR101542965 B1 KR 101542965B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
metal layer
forming
protrusion
pattern
Prior art date
Application number
KR1020130167810A
Other languages
English (en)
Other versions
KR20150078447A (ko
Inventor
유일선
이희원
권순명
김현수
Original Assignee
현대자동차 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차 주식회사 filed Critical 현대자동차 주식회사
Priority to KR1020130167810A priority Critical patent/KR101542965B1/ko
Publication of KR20150078447A publication Critical patent/KR20150078447A/ko
Application granted granted Critical
Publication of KR101542965B1 publication Critical patent/KR101542965B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/2747Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/276Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761Physical or chemical etching
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139Guiding structures on the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83193Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365Shape, e.g. interlocking features
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/839Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
    • H01L2224/83901Pressing the layer connector against the bonding areas by means of another connector
    • H01L2224/83902Pressing the layer connector against the bonding areas by means of another connector by means of another layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06593Mounting aids permanently on device; arrangements for alignment
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid

Abstract

본 발명의 일 실시예에 따른 반도체 기판의 접합 방법은 제1 반도체 기판 위에 정렬 키를 형성하는 단계, 상기 제1 반도체 기판 및 상기 정렬 키 위에 절연막을 형성하는 단계, 상기 절연막 위에 제1 금속층 패턴 및 제2 금속층 패턴을 형성하는 단계, 제2 반도체 기판 위에 제1 돌출부, 제2 돌출부 및 상기 제1 돌출부와 상기 제2 돌출부 사이에 위치하는 정렬 홈을 형성하는 단계, 상기 제1 돌출부 및 상기 제2 돌출부 위에 각각 제3 금속층 패턴 및 제4 금속층 패턴을 형성하는 단계, 그리고 상기 제1 반도체 기판 및 상기 제2 반도체 기판을 접합하는 단계를 포함하고, 상기 제1 반도체 기판 및 상기 제2 반도체 기판의 접합 시, 상기 정렬 키는 상기 정렬 홈에 위치한다.

Description

반도체 기판의 접합 방법{METHOD FOR JUNCTION OF SEMICONDUCTOR SUBSTRATE}

본 발명은 반도체 기판의 접합 방법에 관한 것이다. 더욱 상세하게는 금속층이 형성된 반도체 기판의 접합 방법에 관한 것이다.

일반적으로 하나의 반도체 기판에 금속층 및 절연막을 증착하거나, 미세 패턴을 형성함으로써, 반도체 소자를 형성한다. 또한, 금속층 및 절연막과 같은 박막 층 및 미세 패턴이 형성되어 있는 두 개 또는 그 이상의 반도체 기판을 접합하여 반도체 소자를 형성할 수도 있다.

여기서, 반도체 기판이란 반도체 원료를 육성하여 로드상으로 단결정화 시키고, 이것을 결정방위를 따라 얇게 따내어 연마 및 폴리쉬 등으로 마무리한 것을 의미하며, 웨이퍼(wafer)라고도 한다.

두 개 이상의 반도체 기판을 접합 시, 반도체 기판을 정렬할 때 발생되는 오차를 고려해야 한다. 일반적으로, 반도체 기판의 정렬은 광학 측정 방식을 이용하여 반도체 기판에 형성된 정렬 키를 맞추어 접합한다. 하지만, 이 경우 미세한 오차가 발생할 수도 있다. 또한, 복수의 접합 공정 시에는 열 팽창에 의한 정렬 오차가 발생되거나, 접합 시의 열 또는 압력에 의해 금속층이 리플로우(reflow)되어 불량이 발생될 수도 있다.

본 발명이 해결하고자 하는 과제는 금속층이 형성된 반도체 기판의 접합 시, 금속층이 리플로우 되는 것을 방지하는 것이다.

본 발명의 일 실시예에 따른 반도체 기판의 접합 방법은 제1 반도체 기판 위에 정렬 키를 형성하는 단계, 상기 제1 반도체 기판 및 상기 정렬 키 위에 절연막을 형성하는 단계, 상기 절연막 위에 제1 금속층 패턴 및 제2 금속층 패턴을 형성하는 단계, 제2 반도체 기판 위에 제1 돌출부, 제2 돌출부 및 상기 제1 돌출부와 상기 제2 돌출부 사이에 위치하는 정렬 홈을 형성하는 단계, 상기 제1 돌출부 및 상기 제2 돌출부 위에 각각 제3 금속층 패턴 및 제4 금속층 패턴을 형성하는 단계, 그리고 상기 제1 반도체 기판 및 상기 제2 반도체 기판을 접합하는 단계를 포함하고, 상기 제1 반도체 기판 및 상기 제2 반도체 기판의 접합 시, 상기 정렬 키는 상기 정렬 홈에 위치한다.

상기 제1 반도체 기판 및 상기 제2 반도체 기판을 접합하는 단계는 상기 제1 금속층 패턴 및 상기 제3 금속층 패턴을 접합하고, 상기 제2 금속층 패턴 및 상기 제4 금속층 패턴을 접합하여 접합 금속층을 형성하는 단계를 포함할 수 있다.

상기 정렬 키의 두께는 접합된 상기 접합 금속층의 두께보다 더 두꺼울 수 있다.

상기 정렬 키를 형성하는 단계는 상기 제1 반도체 기판 위에 제1 감광막 패턴을 형성하는 단계 및 상기 제1 감광막 패턴을 마스크로 하여 상기 제1 반도체 기판을 식각하는 단계를 포함할 수 있다.

상기 제1 금속층 패턴 및 상기 제2 금속층 패턴을 형성하는 단계는 상기 절연막 위에 제2 감광막 패턴을 형성하는 단계, 상기 절연막 및 상기 제2 감광막 패턴 위에 제1 금속층을 형성하는 단계, 그리고 리프트 오프 공정을 실시하여 상기 제2 감광막 패턴 및 상기 제2 감광막 패턴 위에 위치한 상기 제1 금속층을 제거하는 단계를 포함할 수 있다.

상기 제1 돌출부, 상기 제2 돌출부 및 상기 정렬 홈을 형성하는 단계는 상기 제2 반도체 기판 위에 제3 감광막 패턴을 형성하는 단계 및 상기 제3 감광막 패턴을 마스크로 하여 상기 제2 반도체 기판을 식각하는 단계를 포함할 수 있다.

상기 제3 금속층 패턴 및 상기 제4 금속층 패턴을 형성하는 단계는 상기 제1 돌출부 및 상기 제2 돌출부를 제외한 상기 제2 반도체 기판 위에 제4 감광막 패턴을 형성하는 단계, 상기 제4 감광막 패턴, 상기 제1 돌출부 및 상기 제2 돌출부 위에 제2 금속층을 형성하는 단계, 그리고 리프트 오프 공정을 실시하여 상기 제4감광막 패턴 및 상기 제4감광막 패턴 위에 위치한 상기 제2 금속층을 제거하는 단계를 포함할 수 있다.

이와 같이 본 발명의 실시예에 따르면, 제1 반도체 기판 및 제2 반도체 기판의 접합 시, 정렬 키가 정렬 홈에 위치하므로, 정렬 오차 없이 제1 반도체 기판 및 제2 반도체 기판의 접합할 수 있다.

또한, 정렬 키의 두께를 접합된 금속층의 두께보다 더 두껍게 형성하여, 제1 반도체 기판 및 제2 반도체 기판의 접합 시, 금속층이 리플로우 되어 흘러내려 서로 연결되는 것을 방지할 수 있다.

도 1 내지 도 9는 본 발명의 실시예에 따른 반도체 기판의 접합 공정을 나타낸 단면도이다.

첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.

도 1 내지 도 9를 참고하여, 본 발명의 실시예에 따른 반도체 기판의 접합 공정을 설명한다.

이하, 본 실시예에서는 두 개의 반도체 기판을 접합하는 공정에 대해 설명한다. 하지만, 이에 한정되지 않고, 이러한 접합 방법으로 세 개 이상의 반도체 기판을 접합할 수 있다.

도 1 내지 도 9는 본 발명의 실시예에 따른 반도체 기판의 접합 공정을 나타낸 단면도이다.

도 1을 참고하면, 제1 반도체 기판(100)을 준비한 후, 제1 반도체 기판(100) 위에 제1 감광막 패턴(50)을 형성한다.

도 2를 참고하면, 제1 감광막 패턴(50)을 마스크로 하여 제1 반도체 기판(100)을 식각하여 정렬 키(110)를 형성한다. 식각은 건식 식각 또는 습식 식각을 진행하여 실시할 수 있다. 여기서, 정렬 키(120)는 제1 반도체 기판(100)을 식각하여 형성하므로, 정렬 키(120)의 형성을 위한 물질이 필요하지 않는다.

도 3을 참고하면, 제1 감광막 패턴(50)을 제거한 후, 제1 반도체 기판(100) 및 정렬 키(110) 위에 절연막(120)을 형성한다. 절연막(120)은 산화 규소(SiO2) 등의 절연 물질로 형성할 수 있다.

도 4를 참고하면, 절연막(120) 위에 제2 감광막 패턴(60)을 형성한 후, 절연막(120) 및 제2 감광막 패턴(60) 위에 제1 금속층(130)을 형성한다.

도 5를 참고하면, 리프트 오프(lift-off) 공정을 실시하여 제1 반도체 기판(100)에서 제2 감광막 패턴(60)을 제거한다. 이 때, 제2 감광막 패턴(60) 위에 위치한 제1 금속층(130)도 같이 제거된다. 이에, 절연막(120) 위에 제1 금속층 패턴(131) 및 제2 금속층 패턴(132)이 형성된다.

한편, 본 실시예에서는 제1 금속층 패턴(131) 및 제2 금속층 패턴(132)을 마스크를 사용하지 않고, 리프트 오프 공정으로 형성하였지만, 이에 한정하지 않고, 마스크를 사용하여 형성할 수도 있다. 예컨대, 절연막(120) 위에 제1 금속층(130)을 형성한 후, 마스크를 사용하여 제1 금속층(130)을 식각하여 제1 금속층 패턴(131) 및 제2 금속층 패턴(132)을 형성할 수 있다.

도 6을 참고하면, 제2 반도체 기판(200)을 준비한 후, 제2 반도체 기판(200) 위에 제3 감광막 패턴(70)을 형성한 다음, 제3 감광막 패턴(70)을 마스크로 하여 제2 반도체 기판(200)을 식각한다. 식각은 건식 식각 또는 습식 식각을 진행하여 실시할 수 있다.

이러한 식각으로 인하여, 제2 반도체 기판(200)에는 정렬 홈(210) 및 제1 돌출부(211) 및 제2 돌출부(212)를 형성된다. 정렬 홈(210)은 제1 돌출부(211) 및 제2 돌출부(212) 사이에 위치한다.

도 7을 참고하면, 제2 반도체 기판(200) 위에 제4 감광막 패턴(80)을 형성한 후, 제2 반도체 기판(200) 및 제4 감광막 패턴(80) 위에 제2 금속층(220)을 형성한다.

여기서, 제4 감광막 패턴(80)은 제2 반도체 기판(200)의 제1 돌출부(211) 및 제2 돌출부(212)에는 형성되지 않는다. 이에, 제2 반도체 기판(200)의 제1 돌출부(211) 및 제2 돌출부(212) 위에는 제2 금속층(220) 만이 형성된다.

도 8을 참고하면, 리프트 오프 공정으로 제2 반도체 기판(200)에서 제4 감광막 패턴(80)을 제거한다. 이 때, 제4 감광막 패턴(80) 위에 위치한 제2 금속층(220)도 같이 제거된다. 이에, 제2 반도체 기판(200)의 제1 돌출부(211) 및 제2 돌출부(212) 위에 각각 제3 금속층 패턴(221) 및 제4 금속층 패턴(222)이 형성된다.

한편, 본 실시예에서는 제3 금속층 패턴(221) 및 제4 금속층 패턴(222)을 마스크를 사용하지 않고, 리프트 오프 공정으로 형성하였지만, 이에 한정하지 않고, 마스크를 사용하여 형성할 수도 있다. 예컨대, 제4 감광막 패턴(80)을 형성하지 않고, 제2 반도체 기판(200) 위에 제2 금속층(220)을 형성한 후, 마스크를 사용하여 제2 금속층(220)을 식각하여 제3 금속층 패턴(221) 및 제4 금속층 패턴(222)을 형성할 수 있다.

도 9를 참고하면, 제1 반도체 기판(100)과 제2 반도체 기판(200)을 접합한다. 이 때, 제1 반도체 기판(100)에 위치한 정렬 키(110)는 제2 반도체 기판(200)의 정렬 홈(210)에 위치한다. 이와 같이, 제1 반도체 기판(100)과 제2 반도체 기판(200)을 접합 시, 정렬 키(110)는 정렬 홈(210)에 위치하여 정렬 오차 없이, 제1 반도체 기판(100)과 제2 반도체 기판(200)을 접합할 수 있다.

제1 반도체 기판(100)과 제2 반도체 기판(200)의 접합 시, 제1 금속층 패턴(131) 및 제3 금속층 패턴(221)이 접합 되고, 제2 금속층 패턴(132) 및 제4 금속층 패턴(222)이 접합되어 접합 금속층(300)이 형성된다.

본 실시예에 따른 정렬 키(110)의 두께는 접합 금속층(300)의 두께보다 더 두껍다.

이러한 제1 반도체 기판(100)과 제2 반도체 기판(200)을 접합 시, 열 및 압력이 발생한다. 또한, 제1 금속층 패턴(131) 및 제3 금속층 패턴(221)이 접합 및 제2 금속층 패턴(132) 및 제4 금속층 패턴(222)이 접합 시에도 열 및 압력이 발생한다.

이러한 열 및 압력에 의해 접합 금속층(300)이 리플로우(reflow) 되어 흘러 내릴 수 있다. 이 때, 리플로우된 접합 금속층(300)은 흘러 내려 서로 연결될 수 있다.

하지만, 본 실시예에서는 정렬 키(110)가 제1 돌출부(211) 및 제2 돌출부(212)에 배치된 정렬 홈(220)에 위치하고, 정렬 키(110)의 두께가 접합 금속층(300)의 두께보다 더 두껍기 때문에, 접합 금속층(300)이 리플로우 되어, 흘러 내리더라도, 접합 금속층(300)이 서로 만나는 것을 방지할 수 있다. 이에, 제1 반도체 기판(100) 및 제2 반도체 기판(200)을 접합하여 반도체 소자를 형성할 경우, 반도체 소자의 불량을 방지할 수 있다.

한편, 반도체 기판에는 일반적으로 복수 개의 반도체 소자가 형성될 수 있다. 이에, 정렬 키(110)는 제1 반도체 기판(100)에 복수 개 형성될 수 있다. 또한, 정렬 키(110)에 대응하는 정렬 홈(220)도 제2 반도체 기판(200)에 복수 개 형성될 수 있다.

앞서 언급한 바와 같이, 본 실시예에서는 두 개의 반도체 기판을 접합하는 공정에 대해 설명하였지만, 이에 한정되지 않고, 이러한 접합 방법으로 세 개 이상의 반도체 기판을 접합할 수 있다. 예컨대, 제2 반도체 기판(200)의 정렬 홈(210)이 형성된 부분의 반대면에 또 다른 정렬 홈을 형성한 다음, 정렬 키와 금속층이 형성된 다른 기판(예를 들어 제3 반도체 기판)을 제2 반도체 기판(200)에 접합할 수 있다. 이 때, 제3 반도체 기판의 정렬 키는 제2 반도체 기판(200)의 또 다른 정렬 홈에 위치한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

100: 제1 반도체 기판 110: 정렬 키
110: 절연막 130: 제1 금속층
131: 제1 금속층 패턴 132: 제2 금속층 패턴
200: 제2 반도체 기판 210: 정렬 홈
211: 제1 돌출부 212: 제2 돌출부
220: 제2 금속층 221: 제3 금속층 패턴
222: 제4 금속층 패턴 300: 접합 금속층

Claims (7)

  1. 제1 반도체 기판 위에 정렬 키를 형성하는 단계,
    상기 제1 반도체 기판 및 상기 정렬 키 위에 절연막을 형성하는 단계,
    상기 절연막 위에 제1 금속층 패턴 및 제2 금속층 패턴을 형성하는 단계,
    제2 반도체 기판 위에 제1 돌출부, 제2 돌출부 및 상기 제1 돌출부와 상기 제2 돌출부 사이에 위치하는 정렬 홈을 형성하는 단계,
    상기 제1 돌출부 및 상기 제2 돌출부 위에 각각 제3 금속층 패턴 및 제4 금속층 패턴을 형성하는 단계, 그리고
    상기 제1 반도체 기판 및 상기 제2 반도체 기판을 접합하는 단계를 포함하고,
    상기 제1 반도체 기판 및 상기 제2 반도체 기판의 접합 시, 상기 정렬 키는 상기 정렬 홈에 위치하고,
    상기 제1 금속층 패턴 및 상기 제2 금속층 패턴은 상기 정렬키와 중첩하지 않는 반도체 기판의 접합 방법.
  2. 제1항에서,
    상기 제1 반도체 기판 및 상기 제2 반도체 기판을 접합하는 단계는
    상기 제1 금속층 패턴 및 상기 제3 금속층 패턴을 접합하고, 상기 제2 금속층 패턴 및 상기 제4 금속층 패턴을 접합하여 접합 금속층을 형성하는 단계를 포함하는 반도체 기판의 접합 방법.
  3. 제2항에서,
    상기 정렬 키의 두께는 접합된 상기 접합 금속층의 두께보다 더 두꺼운 반도체 기판의 접합 방법.
  4. 제1항에서,
    상기 정렬 키를 형성하는 단계는
    상기 제1 반도체 기판 위에 제1 감광막 패턴을 형성하는 단계 및
    상기 제1 감광막 패턴을 마스크로 하여 상기 제1 반도체 기판을 식각하는 단계를 포함하는 반도체 기판의 접합 방법.
  5. 제4항에서,
    상기 제1 금속층 패턴 및 상기 제2 금속층 패턴을 형성하는 단계는
    상기 절연막 위에 제2 감광막 패턴을 형성하는 단계,
    상기 절연막 및 상기 제2 감광막 패턴 위에 제1 금속층을 형성하는 단계, 그리고
    리프트 오프 공정을 실시하여 상기 제2 감광막 패턴 및 상기 제2 감광막 패턴 위에 위치한 상기 제1 금속층을 제거하는 단계를 포함하는 반도체 기판의 접합 방법.
  6. 제5항에서,
    상기 제1 돌출부, 상기 제2 돌출부 및 상기 정렬 홈을 형성하는 단계는
    상기 제2 반도체 기판 위에 제3 감광막 패턴을 형성하는 단계 및
    상기 제3 감광막 패턴을 마스크로 하여 상기 제2 반도체 기판을 식각하는 단계를 포함하는 반도체 기판의 접합 방법.
  7. 제6항에서,
    상기 제3 금속층 패턴 및 상기 제4 금속층 패턴을 형성하는 단계는
    상기 제1 돌출부 및 상기 제2 돌출부를 제외한 상기 제2 반도체 기판 위에 제4 감광막 패턴을 형성하는 단계,
    상기 제4 감광막 패턴, 상기 제1 돌출부 및 상기 제2 돌출부 위에 제2 금속층을 형성하는 단계, 그리고
    리프트 오프 공정을 실시하여 상기 제4감광막 패턴 및 상기 제4감광막 패턴 위에 위치한 상기 제2 금속층을 제거하는 단계를 포함하는 반도체 기판의 접합 방법.
KR1020130167810A 2013-12-30 2013-12-30 반도체 기판의 접합 방법 KR101542965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130167810A KR101542965B1 (ko) 2013-12-30 2013-12-30 반도체 기판의 접합 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020130167810A KR101542965B1 (ko) 2013-12-30 2013-12-30 반도체 기판의 접합 방법
US14/445,653 US9312227B2 (en) 2013-12-30 2014-07-29 Method of joining semiconductor substrate
CN201410433157.3A CN104752342B (zh) 2013-12-30 2014-08-28 接合半导体基板的方法

Publications (2)

Publication Number Publication Date
KR20150078447A KR20150078447A (ko) 2015-07-08
KR101542965B1 true KR101542965B1 (ko) 2015-08-07

Family

ID=53482685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167810A KR101542965B1 (ko) 2013-12-30 2013-12-30 반도체 기판의 접합 방법

Country Status (3)

Country Link
US (1) US9312227B2 (ko)
KR (1) KR101542965B1 (ko)
CN (1) CN104752342B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2680263C1 (ru) * 2017-12-11 2019-02-19 Публичное акционерное общество Арзамасское научно-производственное предприятие "ТЕМП-АВИА" Способ соединения кремниевых пластин

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091174A (ja) 1998-09-14 2000-03-31 Canon Inc 陽圧印加により強化された基板間接合による結合領域での機能的結合形成法及び機能的結合部を有する素子構造
JP2005079070A (ja) 2003-09-04 2005-03-24 Canon Inc 基板間電極接合方法及び構造体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
JPH11266005A (ja) 1998-03-16 1999-09-28 Canon Inc 陽圧印加を利用した基板接合法及び素子構造
US6495396B1 (en) * 2001-08-29 2002-12-17 Sun Microsystems, Inc. Method of coupling and aligning semiconductor devices including multi-chip semiconductor devices
KR20030094454A (ko) 2002-06-04 2003-12-12 주식회사 하이닉스반도체 반도체 소자의 얼라인 키
JP2005107452A (ja) * 2003-10-02 2005-04-21 Sony Corp 液晶表示素子の製造方法、液晶表示素子、投影型表示装置および基板貼り合わせ方法
KR101223098B1 (ko) * 2004-09-09 2013-01-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
US7652374B2 (en) * 2006-07-31 2010-01-26 Chi Wah Kok Substrate and process for semiconductor flip chip package
JP5487619B2 (ja) * 2007-01-10 2014-05-07 日立化成株式会社 回路部材接続用接着剤及びこれを用いた半導体装置
US8119498B2 (en) 2008-09-24 2012-02-21 Evigia Systems, Inc. Wafer bonding method and wafer stack formed thereby
US8349653B2 (en) * 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
KR101144842B1 (ko) 2010-06-08 2012-05-14 삼성코닝정밀소재 주식회사 접합기판 제조방법
KR20120126210A (ko) 2011-05-11 2012-11-21 (주)한비젼 3d 적층 구조를 위한 복수의 정렬 키를 갖는 박막 전이용 웨이퍼
JP5715481B2 (ja) * 2011-05-16 2015-05-07 浜松ホトニクス株式会社 光モジュール及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091174A (ja) 1998-09-14 2000-03-31 Canon Inc 陽圧印加により強化された基板間接合による結合領域での機能的結合形成法及び機能的結合部を有する素子構造
JP2005079070A (ja) 2003-09-04 2005-03-24 Canon Inc 基板間電極接合方法及び構造体

Also Published As

Publication number Publication date
CN104752342A (zh) 2015-07-01
KR20150078447A (ko) 2015-07-08
US20150187704A1 (en) 2015-07-02
US9312227B2 (en) 2016-04-12
CN104752342B (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
KR100660310B1 (ko) 반도체 웨이퍼로부터 칩을 다이싱하는 방법 및 다이싱 영역에 설치된 홈의 구조
TWI326674B (en) Semiconductor apparatus and method for manufacturing the same
US10249672B2 (en) Image pickup apparatus, semiconductor apparatus, and image pickup unit
US6963132B2 (en) Integrated semiconductor device having co-planar device surfaces
JP3904228B2 (ja) 三次元回路装置の製造方法
JP4999234B2 (ja) フォトマスク及びそれを用いた半導体装置の製造方法
US20080128848A1 (en) Solid-state imaging device
KR20130089038A (ko) 플렉시블 디스플레이 장치 및 그 제조방법
US7521657B2 (en) Assembly having wafer with image sensor chips, a photo-sensitive adhesive pattern and plate thereof and method of manufacturing the same
JP6385677B2 (ja) 基板加工方法
JP2011109002A (ja) 集積デバイスおよび集積デバイスの製造方法
KR20060092079A (ko) 반도체 장치 및 그 제조 방법
US20140154842A1 (en) Carrier, semiconductor package and fabrication method thereof
US20070210427A1 (en) Warp compensated package and method
US8501579B2 (en) Process of fabricating chip
KR101535611B1 (ko) 반도체장치의 제조방법
EP2858106B1 (en) Method for producing semiconductor apparatus
TW200426953A (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
US10037968B2 (en) Alignment systems and wafer bonding systems and methods
FR2935537A1 (fr) Procede d'initiation d'adhesion moleculaire
US8963278B2 (en) Three-dimensional integrated circuit device using a wafer scale membrane
US9397054B2 (en) Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop
US9412636B2 (en) Methods for processing substrates
TWI471957B (zh) 製造具有層疊至一互連層堆疊之一液晶聚合物焊料光罩之一電子裝置之方法及其相關裝置
KR101322443B1 (ko) 웨이퍼들의 접합 동안에 결함들을 처리하는 공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 5