KR102423319B1 - 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 - Google Patents

전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 Download PDF

Info

Publication number
KR102423319B1
KR102423319B1 KR1020227007789A KR20227007789A KR102423319B1 KR 102423319 B1 KR102423319 B1 KR 102423319B1 KR 1020227007789 A KR1020227007789 A KR 1020227007789A KR 20227007789 A KR20227007789 A KR 20227007789A KR 102423319 B1 KR102423319 B1 KR 102423319B1
Authority
KR
South Korea
Prior art keywords
bump
region
output
input
electronic component
Prior art date
Application number
KR1020227007789A
Other languages
English (en)
Other versions
KR20220036991A (ko
Inventor
겐이치 히라야마
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013264377A external-priority patent/JP6434210B2/ja
Priority claimed from JP2014162480A external-priority patent/JP6457214B2/ja
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Priority to KR1020227024835A priority Critical patent/KR102471283B1/ko
Publication of KR20220036991A publication Critical patent/KR20220036991A/ko
Application granted granted Critical
Publication of KR102423319B1 publication Critical patent/KR102423319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2936—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29371—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

입력 범프 영역과 출력 범프 영역에 면적차를 가짐과 함께 비대칭으로 배치되어 있는 전자 부품에 있어서도 열압착 헤드에 의한 압력차를 해소해 접속 신뢰성을 향상시킨다.
회로 기판(14)에의 실장면(2)에는, 서로 대향하는 1쌍의 측가장자리의 일방측(2a)에 근접해 출력 범프(3)가 배열된 출력 범프 영역(4)이 형성되고, 1쌍의 측가장자리의 타방측(2b)에 근접해 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되고, 출력 범프 영역(4) 및 상기 입력 범프 영역(6)은, 상이한 면적이고, 또한 실장면(2)에 있어서 비대칭으로 배치되고, 출력 범프 영역(4) 또는 입력 범프 영역(6) 중, 상대적으로 대면적인 일방은, 1쌍의 측가장자리 간의 폭(W)의 4％ 이상의 거리만큼, 근접하는 일방 또는 타방의 측가장자리(2a, 2b)로부터 내측에 형성되어 있다.

Description

전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법{ELECTRONIC COMPONENT, CONNECTOR, CONNECTOR PRODUCTION METHOD, AND ELECTRONIC COMPONENT CONNECTING METHOD}
본 발명은, 접착제를 개재하여 회로 기판 상에 접속되는 전자 부품, 회로 기판 상에 전자 부품이 접속된 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법에 관계되고, 특히 회로 기판에의 실장면에 복수의 범프 전극이 비대칭으로 배치되어 있는 전자 부품과, 이 전자 부품이 접속된 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법에 관한 것이다.
본 출원은, 일본에 있어서 2013년 12월 20일에 출원된 일본 특허출원 번호 일본 특허출원 2013-264377 및 일본에 있어서 2014년 8월 8일에 출원된 일본 특허출원 번호 일본 특허출원 2014-162480을 기초로 해서 우선권을 주장하는 것이고, 이들 출원은 참조됨으로써 본 출원에 원용된다.
종래, 각종 전자기기의 회로 기판에 IC칩이나 LSI칩 등의 전자 부품이 접속된 접속체가 제공되고 있다. 최근, 각종 전자기기에 있어서는, 파인 피치화, 경량 박형화 등의 관점에서, 전자 부품으로서 실장면에 돌기상의 전극인 범프가 배열된 IC칩이나 LSI칩을 사용하고, 이들 IC칩 등의 전자 부품을 직접 회로 기판 상에 실장하는 이른바 COB(chip on board)나, COG(chip on glass)가 채용되고 있다.
COB 접속이나 COG 접속에 있어서는, 회로 기판의 단자부 상에 이방성 도전 필름을 개재하여 IC칩이 열압착되고 있다. 이방성 도전 필름은, 열경화형 바인더 수지에 도전성 입자를 혼합해 필름상으로 한 것으로, 2개의 도체 사이에서 가열 압착됨으로써 도전 입자에 의해 도체 간의 전기적 도통이 취해지고, 바인더 수지에 의해 도체 간의 기계적 접속이 유지된다. 이방성 도전 필름을 구성하는 접착제로서는, 통상 신뢰성이 높은 열경화성 접착제를 사용하도록 되어 있다. 또 한편으로, 광경화성 수지에 의한 접속이나, 열경화와 광경화를 병용한 접속 방법도 이용되고 있지만, 툴에 의해 가압하는 경우에 있어서, 열경화성 접착제와 동일한 문제를 내포한다고 상정된다.
범프가 형성된 IC칩(50)은, 예를 들어 도 6(A)에 나타내는 바와 같이, 회로 기판의 실장면에, 일방의 측가장자리(50a)를 따라 입력 범프(51)가 일렬로 배열된 입력 범프 영역(52)이 형성되고, 일방의 측가장자리(50a)와 대향하는 타방의 측가장자리(50b)를 따라 출력 범프(53)가 2열의 지그재그상으로 배열된 출력 범프 영역(54)이 형성되어 있다. 범프 배열은 IC칩의 종류에 따라 다양하지만, 일반적으로 종래의 범프가 형성된 IC칩은, 입력 범프(51)의 수보다 출력 범프(53)의 수가 많아, 입력 범프 영역(52)의 면적보다 출력 범프 영역(54)의 면적이 넓어지고, 또 입력 범프(51)의 형상이 출력 범프(53)의 형상보다 크게 형성되어 있다.
그리고, COG 실장에서는, 예를 들어 도 6(B)에 나타내는 바와 같이, 이방성 도전 필름(55)을 개재하여 회로 기판(56)의 전극 단자(57) 상에 IC칩(50)이 탑재된 후, 열압착 헤드(58)에 의해 IC칩(50)의 위로부터 가열 압박한다. 이 열압착 헤드(58)에 의한 열가압에 의해, 이방성 도전 필름(55)의 바인더 수지가 용융되어 각 입출력 범프(51, 53)와 회로 기판(56)의 전극 단자(57) 사이로부터 유동함과 함께, 각 입출력 범프(51, 53)와 회로 기판(56)의 전극 단자(57) 사이에 도전성 입자가 협지되고, 이 상태에서 바인더 수지가 열경화된다. 이것에 의해, IC칩(50)은, 회로 기판(56) 상에 전기적, 기계적으로 접속된다.
일본 특허공개 2004-214373호 공보
여기서, 상기 서술한 바와 같이, 범프가 형성된 IC칩(50) 등의 전자 부품은, 실장면에 형성된 입력 범프(51)와 출력 범프(53)의 각 범프 배열 및 크기가 상이하여, 입력 범프 영역(52)과 출력 범프 영역(54)에 면적차를 갖는다. 또, 전자 부품은, 입력 범프 영역(52)과 출력 범프 영역(54)이 실장면에 있어서 비대칭으로 배치되어 있다.
그 때문에, 종래의 COB 접속이나 COG 접속에 있어서는, 열압착 헤드(58)에 의한 입력 범프(51)와 출력 범프(53)에 가해지는 압박력이 불균일해지고, 예를 들어 출력 범프 영역(54)에 있어서는, 타방의 측가장자리(50b)측에 배열된 출력 범프(53)와, 실장면의 내측에 배열된 출력 범프(53)에서 압력차가 생길 수 있다.
또, 열압착 헤드(58)에 의한 압력이 입력 범프 영역(52)과 출력 범프 영역(54)의 각 내측가장자리에 편중함으로써, 출력 범프 영역(54)에 있어서는, 타방의 측가장자리(50b)측에 배열된 출력 범프(53)에 대한 압력이 약해져, 도전성 입자의 압입이 부족해 도통 불량을 일으킬 우려가 있다.
이와 같은 문제를 해결하기 위해서, 신호 등의 입출력에는 사용하지 않는 이른바 더미 범프를 형성해, 열압착 헤드로부터 IC칩 전체면에 가해지는 응력을 분산시켜 균일화시키는 것이 이루어지고 있다. 그러나, 이 수법에서도 응력의 지점(支點)이 증가함으로써, 기술적 난이도는 높아진다. 또, 더미 범프를 형성하기 위해서는, 전자 부품의 제조 공정수가 증가하고, 또 쓸데없이 재료 비용도 필요해져 버리기 때문에, 더미 범프를 사용하지 않는 구성이 요망된다.
그래서, 본 발명은, 입력 범프 영역과 출력 범프 영역이 면적차를 가짐과 함께 비대칭으로 배치되어 있는 전자 부품에 있어서, 열압착 헤드에 의한 압력차를 해소해 접속 신뢰성을 향상시킬 수 있는 전자 부품, 접속체, 접속체의 제조 방법 및 접속 방법을 제공하는 것을 목적으로 한다.
상기 서술한 과제를 해결하기 위해서 본 발명에 관련된 전자 부품은, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고, 상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 비대칭으로 배치되고, 상기 출력 범프 영역 또는 상기 입력 범프 영역 중 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 것이다.
또, 본 발명에 관련된 접속체는, 전자 부품이 접착제를 개재하여 회로 기판 상에 배치되고, 가압 툴로 가압됨으로써, 상기 전자 부품이 상기 회로 기판 상에 접속된 접속체에 있어서, 상기 전자 부품의 상기 회로 기판에의 실장면에는, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고, 상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 상기 실장면에 있어서 비대칭으로 배치되고, 상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 것이다.
또, 본 발명에 관련된 접속체의 제조 방법은, 접착제를 개재하여 회로 기판 상에 전자 부품을 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 접속체의 제조 방법에 있어서, 상기 전자 부품의 상기 회로 기판에의 실장면에는, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고, 상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 상기 실장면에 있어서 비대칭으로 배치되고, 상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 것이다.
또, 본 발명에 관련된 접속 방법은, 접착제를 개재하여 회로 기판 상에 전자 부품을 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 전자 부품의 접속 방법에 있어서, 상기 전자 부품의 상기 회로 기판에의 실장면에는, 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고, 상기 출력 범프 영역 및 상기 입력 범프 영역은, 상이한 면적이고, 또한 상기 실장면에 있어서 비대칭으로 배치되고, 상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 상대적으로 대면적인 일방은, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 것이다.
상기 서술한 과제를 해결하기 위해서, 본 발명에 관련된 전자 부품은, 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 것이다.
또, 본 발명에 관련된 접속체는, 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품과, 상기 회로 부품이 접착제를 개재하여 접속된 회로 기판을 구비하는 것이다.
또, 본 발명에 관련된 접속체의 제조 방법은, 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품을, 접착제를 개재하여 회로 기판 상에 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 것이다.
또, 본 발명에 관련된 접속 방법은, 제 1 측가장자리를 따라 범프열이 형성된 사각형상의 제 1 범프 영역과, 상기 제 1 측가장자리에 대향하는 제 2 측가장자리를 따라 범프열이 형성된 사각형상의 제 2 범프 영역을 구비하고, 상기 제 1 범프 영역의 폭 방향의 거리가, 상기 제 2 범프 영역의 폭 방향의 거리보다 크고, 상기 제 1 범프 영역의 폭 방향의 외측과 상기 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 상기 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 상기 제 2 측가장자리측에 존재하는 전자 부품을, 접착제를 개재하여 회로 기판 상에 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 것이다.
본 발명에 의하면, 대면적의 범프 영역을 실장면의 폭에 대해 소정 비율만큼, 측가장자리로부터 내측에 형성함으로써, 당해 범프 영역의 폭 방향에 걸쳐 형성되어 있는 압력 구배가 완만하게 평균화되어, 당해 측가장자리측에 있어서 열압착 헤드에 의한 압박력이 부족한 사태를 방지한다. 이것에 의해, 전자 부품은, 당해 측가장자리측의 범프에 있어서도 회로 기판에 형성된 전극 단자와의 사이에서 확실하게 도전성 입자를 협지하여, 도통성을 확보할 수 있다.
본 발명에 의하면, 제 1 범프 영역의 폭 방향의 외측과 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점이, 제 1 측가장자리와 상기 제 2 측가장자리 사이의 측가장자리 간 중점보다, 제 2 측가장자리측에 존재하기 때문에, 범프 영역의 폭 방향에 걸쳐 형성되어 있는 압력 구배가 완만하게 평균화되어, 측가장자리측에 있어서 열압착 헤드에 의한 압박력이 부족한 사태를 방지할 수 있다. 이것에 의해, 측가장자리측의 범프에 있어서도 확실하게 도전성 입자를 협지할 수 있고, 우수한 도통성을 얻을 수 있다.
도 1은, 본 발명에 관련된 전자 부품의 실장면을 나타내는 평면도이다.
도 2는, 전자 부품이 접속된 접속체를 나타내는 단면도이다.
도 3은, 더미 범프를 형성한 본 발명에 관련된 전자 부품의 실장면을 나타내는 평면도이다.
도 4는, 이방성 도전 필름을 나타내는 단면도이다.
도 5는, 본 발명에 관련된 전자 부품의 폭 방향의 실장면을 나타내는 단면도이다.
도 6의 (A)는 종래의 전자 부품의 실장면을 나타내는 평면도이고, (B)는 실장 상태를 나타내는 단면도이다.
이하, 본 발명이 적용된 전자 부품, 접속체, 접속체의 제조 방법 및 접속 방법에 대해, 도면을 참조하면서 상세하게 설명한다. 또한, 본 발명은, 이하의 실시형태에만 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 여러 가지 변경이 가능한 것은 물론이다. 또, 도면은 모식적인 것이고, 각 치수의 비율 등은 현실의 것과는 상이한 경우가 있다. 구체적인 치수 등은 이하의 설명을 참작해 판단해야 하는 것이다. 또, 도면 상호 간에 있어서도 서로의 치수 관계나 비율이 상이한 부분이 포함되어 있는 것은 물론이다.
[제 1 실시형태]
먼저, 본 발명의 제 1 실시형태에 대해 설명한다. 본 발명이 적용된 전자 부품은, 접착제를 개재하여 회로 기판 상에 배치되고, 열압착 헤드로 가압됨으로써 회로 기판 상에 접속되는 전자 부품이고, 예를 들어 드라이버 IC나 시스템 LSI 등의 패키지화된 전자 부품이다. 이하에서는, 전자 부품으로서 IC칩(1)을 예로 설명한다.
도 1에 나타내는 바와 같이, IC칩(1)의 회로 기판 상에 접속되는 실장면(2)은, 대략 사각형상을 이루고, 길이 방향이 되는 서로 대향하는 1쌍의 측가장자리(2a, 2b)를 따라, 출력 범프(3)가 배열된 출력 범프 영역(4) 및 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되어 있다. IC칩(1)은, 출력 범프 영역(4)이 실장면(2)의 일방의 측가장자리(2a)측에 형성되고, 입력 범프 영역(6)이 실장면(2)의 타방의 측가장자리(2b)측에 형성되어 있다. 이것에 의해, IC칩(1)은, 실장면(2)의 폭 방향에 걸쳐 출력 범프 영역(4)과 입력 범프 영역(6)이 이간되어 형성되어 있다.
출력 범프 영역(4)에는, 예를 들어 동일 형상으로 형성된 복수의 출력 범프(3)가, 실장면(2)의 길이 방향을 따라 3열로 지그재그상으로 배열되어 있다. 또, 입력 범프 영역(6)에는, 예를 들어 동일 형상으로 형성된 복수의 입력 범프(5)가, 실장면(2)의 길이 방향을 따라 1열로 배열되어 있다. 또한, 입력 범프(5)는, 출력 범프(3)보다 크게 형성된다. 이것에 의해, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6)이 면적차를 가짐과 함께, 실장면(2)에 있어서 비대칭으로 배치되어 있다. 또한, 출력 범프 영역(4)에 배열되어 있는 각 출력 범프(3)는, 각각 동일한 치수로 형성되는 것이 바람직하다. 마찬가지로, 입력 범프 영역(6)에 배열되어 있는 각 입력 범프(5)는, 각각 동일한 치수로 형성되는 것이 바람직하다.
[대면적 범프 영역의 오프셋]
본 발명에 관련된 IC칩(1)에서는, 출력 범프 영역(4)이, 일방의 측가장자리(2a)와 타방의 측가장자리(2b) 사이에 걸치는 IC 폭(W)에 대해 소정 비율만큼, 일방의 측가장자리(2a)로부터 내측에 형성되어 있다. 이것에 의해, IC칩(1)은, 후술하는 열압착 헤드(17)에 의해 회로 기판(14) 상에 가열 압박된 경우에, 압박력이 출력 범프 영역(4)의 내측에 편재하는 것을 방지해, 일방의 측가장자리(2a)측에 배열되어 있는 출력 펌프(3)에 대해서도 적정한 압박력을 가할 수 있다.
즉, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6)에 면적차를 가짐과 함께 실장면(2)에 있어서 비대칭으로 배치되어 있기 때문에, 열압착 헤드(17)에 의해 실장면(2)의 전체면에 대해 압력이 가해지면, 출력 범프(3)가 복수열로 배열됨으로써 폭 방향에 걸쳐 대면적으로 형성되어 있는 출력 범프 영역(4)에 있어서는, 입력 범프 영역(6)과 대치하는 내측가장자리에 있어서의 압박력이 강해져 실장면(2)의 일방의 측가장자리(2a)측에 걸쳐 압박력이 약해지는 압력 구배가 되고, 일방의 측가장자리(2a)측에 배열되어 있는 출력 범프(3)에 대한 압박력이 부족하다. 이것에 의해, 도전성 입자의 압입이 부족한 것에 의해, 특히 범프의 외측가장자리 영역에 있어서 출력 범프(3)의 도통 저항이 높아질 우려가 있었다.
그래서, IC칩(1)은, 출력 범프 영역(4)을 실장면(2)의 폭에 대해 소정 비율만큼, 일방의 측가장자리(2a)로부터 내측에 형성함으로써, 출력 범프 영역(4)의 폭 방향에 걸쳐 형성되어 있는 압력 구배가 완만하게 평균화되고, 당해 일방의 측가장자리(2a)측에 있어서 열압착 헤드(17)에 의한 압박력이 부족한 사태를 방지한다. 이것에 의해, IC칩(1)은, 당해 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서도 회로 기판(14)에 형성된 전극 단자(15)와의 사이에서 확실하게 도전성 입자를 협지해, 도통성을 확보할 수 있다.
이 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)는, 실장면(2)의 서로 대향하는 측가장자리 2a 2b 사이에 걸치는 IC 폭(W)에 대해 4％ 이상의 거리로 하는 것이 바람직하다. 출력 범프 영역(4)을, IC 폭(W)에 대해 4％ 이상의 거리만큼, 일방의 측가장자리(2a)로부터 내측에 형성함으로써, 면적차를 갖는 출력 범프 영역(4)과 입력 범프 영역(6)이 비대칭으로 배치되어 있는 실장면(2)에 대해 열압착 헤드(17)가 균등하게 압력을 가한 경우에도, 제 1 측가장자리(2a)측에 배치된 출력 범프(3)까지 충분히 압박력이 전해진다. 그러나, 일방의 측가장자리(2a)로부터 출력 범프(3)까지의 거리(A)가 IC 폭(W)에 대해 4％ 미만이면, 열압착 헤드(17)에 의한 압박력이 일방의 측가장자리(2a)측의 출력 범프(3)까지 충분히 전해지지 않아 도전성 입자의 압입 부족에 의한 도통 불량이 일어날 위험이 있다.
또, 거리(A)가 지나치게 커지면 IC칩(1) 전체면에 대한 압력의 균일화에 차질이 생겨, 압력의 불균형을 별도로 유발할 우려가 생긴다. 그 때문에, 거리(A)는 30％ 이내가 바람직하고, 보다 바람직하게는 20％ 이내이며, 보다 더 바람직하게는 15％ 이내이다.
[거리(A)＞거리(B)]
또한, IC칩(1)은, 상대적으로 대면적인 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)가, 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)보다 긴 것이 바람직하다. 즉, 비교적 소면적인 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가 대면적인 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)보다 길면, 출력 범프 영역(4)에 있어서의 폭 방향에 걸치는 압력 구배가 크게 되어, 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서의 도전성 입자의 압입 부족의 해소를 저해해 버린다.
또, 입력 범프(5)가 일렬로 배열됨으로써 비교적 소면적인 입력 범프 영역(6)에 있어서는, 출력 범프 영역(4)과의 면적차 및 비대칭 배치에 의해서도 열압착 헤드(17)에 의한 압박력이 편재하는 것에 의한 압입 부족의 위험이 적은 점에서, 실장면(2)의 타방의 측가장자리(2b)로부터의 거리(B)가 짧아도 문제는 없다.
[대면적의 입력 범프 영역(6)을 오프셋]
또한, IC칩(1)은, 실장면(2)의 입출력 범프의 구성은 적절히 설계할 수 있다. IC칩(1)은, 상기 서술한 바와 같이 출력 범프(3)를 폭 방향으로 복수 배열함으로써 상대적으로 대면적화시킨 출력 범프 영역(4)을 형성했지만, 반대로 입력 범프(5)를 폭 방향으로 복수 배열함으로써 상대적으로 입력 범프 영역(6)을 대면적 화시켜도 된다.
입력 범프 영역(6)을 상대적으로 대면적화한 경우에는, IC칩(1)은, 입력 범프 영역(6)을, IC 폭(W)에 대해 소정 비율, 바람직하게는 IC 폭(W)의 4％ 이상의 거리, 타방의 측가장자리(2b)로부터 내측에 형성시킨다. 또 이 경우, 상대적으로 대면적인 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)보다 긴 것이 바람직하다.
또한, 입력 범프 영역(6)을 타방의 측가장자리(2b)로부터 IC 폭(W)의 4％ 이상 내측에 형성한 경우, 도 2에 나타내는 바와 같이, 인접하여 회로 기판(14) 상에 플렉시블 기판(16)이 이방성 도전 필름(10)을 개재하여 접속될 때에, 입력 범프(5)와 전극 단자(15)의 접속 위치가 플렉시블 기판(16)을 열가압하는 열압착 헤드(17)로부터 이간된다. 따라서, IC칩(1)의 접속 후에 있어서의 열압착 헤드(17)로부터의 방열에 의한 접속성의 악화를 방지할 수 있다.
[더미 범프]
또한, 도 3에 나타내는 바와 같이, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에, 신호 등의 입출력에는 사용하지 않는 이른바 더미 범프(18)가 배열된 더미 범프 영역(19)을 적절히 형성해도 된다.
[접착제]
또한, IC칩(1)을 회로 기판(14)에 접속하는 접착제로서는, 이방성 도전 필름(10)(ACF : Anisotropic Conductive Film)을 바람직하게 사용할 수 있다. 이방성 도전 필름(10)은, 도 4에 나타내는 바와 같이 통상 기재가 되는 박리 필름(11) 상에 도전성 입자(12)를 함유하는 바인더 수지층(접착제층)(13)이 형성된 것이다. 이방성 도전 필름(10)은, 도 2에 나타내는 바와 같이, 회로 기판(14)에 형성된 전극 단자(15)와 IC칩(1) 사이에 바인더 수지층(13)을 개재시킴으로써, 회로 기판(14)과 IC칩(1)을 접속해, 도통시키기 위해서 사용된다.
바인더 수지층(13)의 접착제 조성물은, 예를 들어 막형성 수지, 열경화성 수지, 잠재성 경화제, 실란 커플링제 등을 함유하는 통상적인 바인더 성분으로 이루어진다.
막형성 수지로서는, 평균 분자량이 10000∼80000 정도인 수지가 바람직하고, 특히 에폭시 수지, 변형 에폭시 수지, 우레탄 수지, 페녹시 수지 등의 각종 수지를 들 수 있다. 그 중에서도, 막형성 상태, 접속 신뢰성 등의 관점에서 페녹시 수지가 바람직하다.
열경화성 수지로서는 특별히 한정되지 않고, 예를 들어 시판되는 에폭시 수지나 아크릴 수지 등을 사용할 수 있다.
에폭시 수지로서는, 특별히 한정되지 않지만, 예를 들어 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 페놀노볼락형 에폭시 수지, 비스페놀형 에폭시 수지, 스틸벤형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 페놀아르알킬형 에폭시 수지, 나프톨형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 트리페닐메탄형 에폭시 수지 등을 들 수 있다. 이들은 단독이라도 되고, 2종 이상의 조합이어도 된다.
아크릴 수지로서는, 특별히 제한은 없고, 목적에 따라 아크릴 화합물, 액상 아크릴레이트 등을 적절히 선택할 수 있다. 예를 들어, 메틸아크릴레이트, 에틸아크릴레이트, 이소프로필아크릴레이트, 이소부틸아크릴레이트, 에폭시아크릴레이트, 에틸렌글리콜디아크릴레이트, 디에틸렌글리콜디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 디메틸올트리시클로데칸디아크릴레이트, 테트라메틸렌글리콜테트라아크릴레이트, 2-하이드록시-1,3-디아크릴옥시프로판, 2,2-비스[4-(아크릴옥시메톡시)페닐]프로판, 2,2-비스[4-(아크릴옥시에톡시)페닐]프로판, 디시클로펜테닐아크릴레이트, 트리시클로데카닐아크릴레이트, 트리스(아크릴옥시에틸)이소시아누레이트, 우레탄아크릴레이트, 에폭시아크릴레이트 등을 들 수 있다. 또한, 아크릴레이트를 메타크릴레이트로 한 것을 사용할 수도 있다. 이들은, 1종 단독으로 사용 해도 되고, 2종 이상을 병용해도 된다.
잠재성 경화제로서는, 특별히 한정되지 않지만, 가열 경화형의 경화제를 들 수 있다. 잠재성 경화제는, 통상에서는 반응하지 않고, 열, 광, 가압 등의 용도에 따라 선택되는 각종 트리거에 의해 활성화해, 반응을 개시한다. 열활성형 잠재성 경화제의 활성화 방법에는, 가열에 의한 해리 반응 등으로 활성종(카티온이나 아니온, 라디칼)을 생성하는 방법, 실온 부근에서는 에폭시 수지 중에 안정적으로 분산되어 있고 고온에서 에폭시 수지와 상용·용해해 경화 반응을 개시하는 방법, 몰레큘러시브 봉입 타입의 경화제를 고온에서 용출해 경화 반응을 개시하는 방법, 마이크로 캡슐에 의한 용출·경화 방법 등이 존재한다. 열활성형 잠재성 경화제로서는, 이미다졸계, 하이드라지드계, 삼불화붕소-아민 착체, 술포늄염, 아민이미드, 폴리아민염, 디시안디아미드 등이나, 이들의 변성물이 있고, 이들은 단독이라도 되고, 2종 이상의 혼합체여도 된다. 라디칼 중합 개시제로서는, 공지된 것을 사용할 수 있고, 그 중에서도 유기 과산화물을 바람직하게 사용할 수 있다.
실란 커플링제로서는, 특별히 한정되지 않지만, 예를 들어 에폭시계, 아미노계, 메르캅토·술파이드계, 우레이도계 등을 들 수 있다. 실란 커플링제를 첨가함으로써, 유기 재료와 무기 재료의 계면에 있어서의 접착성이 향상된다.
[도전성 입자]
바인더 수지층(13)에 함유되는 도전성 입자(12)로서는, 이방성 도전 필름에 있어서 사용되고 있는 공지된 어느 도전성 입자를 들 수 있다. 즉, 도전성 입자로서는, 예를 들어 니켈, 철, 구리, 알루미늄, 주석, 납, 크롬, 코발트, 은, 금 등의 각종 금속이나 금속 합금의 입자, 금속 산화물, 카본, 그라파이트, 유리, 세라믹, 플라스틱 등의 입자의 표면에 금속을 코트한 것, 혹은 이들 입자의 표면에 추가로 절연 박막을 코트한 것 등을 들 수 있다. 수지 입자의 표면에 금속을 코트한 것인 경우, 수지 입자로서는, 예를 들어 에폭시 수지, 페놀 수지, 아크릴 수지, 아크릴로니트릴·스티렌(AS) 수지, 벤조구아나민 수지, 디비닐벤젠계 수지, 스티렌계 수지 등의 입자를 들 수 있다.
바인더 수지층(13)을 구성하는 접착제 조성물은, 이와 같이 막형성 수지, 열경화성 수지, 잠재성 경화제, 실란 커플링제 등을 함유하는 경우에 한정되지 않고, 통상적인 이방성 도전 필름의 접착제 조성물로서 사용되는 어느 재료로 구성되도록 해도 된다.
*바인더 수지층(13)을 지지하는 박리 필름(11)은, 예를 들어 PET(Poly Ethylene Terephthalate), OPP(Oriented Polypropylene), PMP(Poly-4-methylpentene-1), PTFE(Polytetrafluoroethylene) 등에 실리콘(silicone) 등의 박리제를 도포해 이루어지고, 이방성 도전 필름(10)의 건조를 방지함과 함께, 이방성 도전 필름(10)의 형상을 유지한다.
이방성 도전 필름(10)은, 어느 방법으로 제작하도록 해도 되지만, 예를 들어 이하의 방법에 의해 제작할 수 있다. 막형성 수지, 열경화성 수지, 잠재성 경화제, 실란 커플링제, 도전성 입자 등을 함유하는 접착제 조성물을 조정한다. 조정한 접착제 조성물을 바 코터, 도포 장치 등을 사용하여 박리 필름(11) 상에 도포하고, 오븐 등에 의해 건조시킴으로써, 박리 필름(11)에 바인더 수지층(13)이 지지된 이방성 도전 필름(10)을 얻는다.
또 상기 서술한 실시형태에서는, 접착제로서, 바인더 수지층(13)에 적절히 도전성 입자(12)를 함유한 열경화성 수지 조성물을 필름상으로 성형한 접착 필름을 예로 설명했지만, 본 발명에 관련된 접착제는 이것에 한정되지 않고, 예를 들어 바인더 수지층(13)만으로 이루어지는 절연성 접착 필름이어도 된다. 또, 본 발명에 관련된 접착제는, 바인더 수지층(13)만으로 이루어지는 절연성 접착제층과 도전성 입자(12)를 함유한 바인더 수지층(13)으로 이루어지는 도전성 입자 함유층을 적층한 구성으로 할 수 있다. 또, 접착제는, 이와 같은 필름 성형되어 이루어지는 접착 필름에 한정되지 않고, 바인더 수지 조성물에 도전성 입자(12)가 분산된 도전성 접착 페이스트, 혹은 바인더 수지 조성물만으로 이루어지는 절연성 접착 페이스트로 해도 된다. 본 발명에 관련된 접착제는, 상기 서술한 어느 형태도 포함하는 것이다.
[접속 공정]
이어서, 회로 기판(14)에 IC칩(1)을 접속하는 접속 공정에 대해 설명한다. 먼저, 회로 기판(14)의 전극 단자(15)가 형성된 실장부 상에 이방성 도전 필름(10)을 가부착한다. 이어서, 이 회로 기판(14)을 접속 장치의 스테이지 상에 재치(載置)하고, 회로 기판(14)의 실장부 상에 이방성 도전 필름(10)을 개재하여 IC칩(1)을 배치한다.
이어서, 바인더 수지층(13)을 경화시키는 소정 온도로 가열된 열압착 헤드(17)에 의해, 소정 압력, 시간으로 IC칩(1) 상으로부터 열가압한다. 이것에 의해, 이방성 도전 필름(10)의 바인더 수지층(13)은 유동성을 나타내고, IC칩(1)의 실장면(2)과 회로 기판(14)의 실장부 사이로부터 유출됨과 함께, 바인더 수지층(13) 중의 도전성 입자(12)는, IC칩(1)의 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서 협지되어 눌려 찌그러진다.
이때, 본 발명이 적용된 IC칩(1)에 의하면, 출력 범프 영역(4)을 IC 폭(W)에 대해 4％ 이상의 거리만큼, 일방의 측가장자리(2a)로부터 내측에 형성함으로써, 출력 범프 영역(4)의 폭 방향에 걸쳐 형성되어 있는 압력 구배가 평균화되고, 열압착 헤드(17)에 의한 압박력이 츨력 범프 영역(4) 전역에 있어서 대략 균등하게 가해져, 당해 일방의 측가장자리(2a)측에 있어서 압박력이 부족한 사태가 방지되고 있다.
그 결과, 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서 도전성 입자(12)를 협지함으로써 전기적으로 접속되고, 이 상태에서 열압착 헤드(17)에 의해 가열된 바인더 수지가 경화된다. 따라서, IC칩(1)은, 당해 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서도 회로 기판(14)에 형성된 전극 단자(15)와의 사이에서 확실하게 도통성을 확보할 수 있다.
출력 범프(3) 및 입력 범프(5)와 전극 단자(15) 사이에 없는 도전성 입자(12)는, 바인더 수지에 분산되어 있고, 전기적으로 절연된 상태를 유지하고 있다. 이것에 의해, IC칩(1)의 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서만 전기적 도통이 도모된다. 또한 바인더 수지로서, 라디칼 중합 반응계의 속경화 타입의 것을 사용함으로써, 짧은 가열 시간에 의해서도 바인더 수지를 속경화시킬 수 있다. 또, 이방성 도전 필름(10)으로서는, 열경화형에 한정하지 않고, 가압 접속을 행하는 것이면, 광경화형 혹은 광열 병용형의 접착제를 사용해도 된다.
제 1 실시예
이어서, 본 발명의 제 1 실시예에 대해 설명한다. 제 1 실시예에서는, 출력 범프 영역 및 입력 범프 영역에 면적차를 가짐과 함께 실장면에 비대칭으로 배치된 IC칩을 사용하고, 이방성 도전 필름을 개재하여 회로 기판 상에 접속한 접속체 샘플을 제조했다. 실시예 및 비교예에 관련된 IC칩은, IC 폭 및 실장면의 일방의 측가장자리(2a)로부터 출력 범프 영역까지의 거리(A)를 다르게 하고, 각각 접속체 샘플에 있어서의 출력 범프 및 입력 범프의 도통 저항값을 측정, 평가했다.
실시예 및 비교예에 관련된 IC칩은, 대략 사각형상의 실장면(2)의 길이 방향이 되는 서로 대향하는 1쌍의 측가장자리(2a, 2b)를 따라, 출력 범프(3)가 배열된 출력 범프 영역(4) 및 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되어 있다. IC칩(1)은, 출력 범프 영역(4)이 실장면(2)의 일방의 측가장자리(2a)측에 형성되고, 입력 범프 영역(6)이 실장면(2)의 타방의 측가장자리(2b)측에 형성되어 있다. 이것에 의해, IC칩(1)은, 실장면의 폭 방향에 걸쳐 출력 범프 영역(4)과 입력 범프 영역(6)이 이간되어 형성되어 있다(도 1 참조).
출력 범프 영역(4)에는, 동일 형상으로 형성된 복수의 출력 범프(3)가, 실장면(2)의 길이 방향을 따라 3열로 지그재그상으로 배열되어 있다. 출력 범프 영역(4)에 형성되어 있는 출력 범프를 열마다 나누고, 일방의 측가장자리(2a)측으로부터 순서대로 출력 범프열 (3A, 3B, 3C) 로 한다. 각 열에 형성되어 있는 출력 범프(3)는 사각형상을 이루고(면적 : 1437.5㎛2, 폭 : 12.5㎛, 길이 : 115㎛), 출력 범프열(3A, 3B, 3C)마다 1276개 배열되어 있다. 각 범프열(3A, 3B, 3C)에 있어서의 출력 범프(3)의 전체 면적은, 각각 1834250㎛2이다. 출력 범프 영역(4)의 전체 면적은, 12919500㎛2(폭 : 31900㎛, 길이 : 405㎛)이다.
또, 입력 범프 영역(6)에는, 동일 형상으로 형성된 복수의 입력 범프(5)가, 실장면(2)의 길이 방향을 따라 1열로 배열되어 있다. 입력 범프 영역(6)에 형성되어 있는 1열의 입력 범프열을, 입력 범프열(5A)로 한다. 입력 범프열(5A)에 배열되어 있는 입력 범프(5)는, 사각형상을 이루고(면적 : 3600㎛2, 폭 : 45.0㎛, 길이 : 80㎛), 515개 배열되어 있다. 입력 범프열(5A)에 있어서의 입력 범프(5)의 전체 면적은, 1854000㎛2이다. 입력 범프 영역(6)의 전체 면적은, 2553040㎛2(폭 : 31913㎛, 길이 : 80㎛)이다.
[실시예 1]
*실시예 1에 관련된 IC칩은, 실장면(2)의 서로 대향하는 측가장자리(2a, 2b) 사이에 걸치는 IC 폭(W)이 1.5㎜, 입출력 범프(3, 5)의 배열 방향이 되는 IC 길이가 32㎜이다. 또, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)는 150㎛이고, IC 폭(W)(1.5㎜)에 대한 10％의 거리이다. 또, 실시예 1에 관련된 IC칩은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역은 형성하지 않고, 또 타방의 측가장자리(2b)로부터 입력 범프 영역(6)까지의 거리(B)는 50㎛이다.
[실시예 2]
실시예 2에 관련된 IC칩은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 100㎛로 한 것 이외에는 실시예 1과 동일한 조건으로 했다. 실시예 2에 있어서의 거리(A)는, IC 폭(W)(1.5㎜)에 대해 6.6％의 거리가 된다.
[실시예 3]
실시예 3에 관련된 IC칩은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 75㎛로 한 것 이외에는 실시예 1과 동일한 조건으로 했다. 실시예 3에 있어서의 거리(A)는, IC 폭(W)(1.5㎜)에 대해 5.0％의 거리가 된다.
[실시예 4]
실시예 4에 관련된 IC칩은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 62.5㎛로 한 것 이외에는 실시예 1과 동일한 조건으로 했다. 실시예 4에 있어서의 거리(A)는, IC 폭(W)(1.5㎜)에 대해 4.2％의 거리가 된다.
[실시예 5]
실시예 5에 관련된 IC칩은, 실장면(2)의 서로 대향하는 측가장자리(2a, 2b) 사이에 걸치는 IC 폭(W)이 2.0㎜, 입출력 범프(3, 5)의 배열 방향이 되는 IC 길이가 32㎜이다. 또, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)는 83㎛이고, IC 폭(W)(2.0㎜)에 대한 4.2％의 거리이다. 또, 실시예 5에 관련된 IC칩은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역은 형성하지 않고, 또 타방의 측가장자리(2b)로부터 입력 범프 영역(6)까지의 거리(B)는 50㎛이다.
[실시예 6]
실시예 6에 관련된 IC칩은, 실장면(2)의 서로 대향하는 측가장자리(2a, 2b) 사이에 걸치는 IC 폭(W)이 3.0㎜, 입출력 범프(3, 5)의 배열 방향이 되는 IC 길이가 32㎜이다. 또, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)는 125㎛이고, IC 폭(W)(3.0㎜)에 대한 4.2％의 거리이다. 또, 실시예 6에 관련된 IC칩은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역은 형성하지 않고, 또 타방의 측가장자리(2b)로부터 입력 범프 영역(6)까지의 거리(B)는 50㎛이다.
[비교예 1]
비교예 1에 관련된 IC칩은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 50㎛로 한 것 이외에는 실시예 1과 동일한 조건으로 했다. 비교예 1에 있어서의 거리(A)는, IC 폭(W)(1.5㎜)에 대해 3.3％의 거리가 된다.
[비교예 2]
비교예 2에 관련된 IC칩은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역 D를 형성한 것 이외에는, 비교예 1과 동일한 조건으로 했다. 더미 범프 영역 D는, 더미 범프가 IC칩의 길이 방향으로 1열로 배열되어 있다. 각 더미 범프는, 사각형상을 이루고(면적 : 1250㎛2, 폭 : 12.5㎛, 길이 : 100㎛), 1276개 배열되어 있다. 더미 범프열 D에 있어서의 더미 범프의 전체 면적은, 1595000㎛2이다. 더미 범프 영역 D의 전체 면적은, 3190000㎛2(폭 : 31900㎛, 길이 : 100㎛)이다.
이들 실시예 1∼6, 및 비교예 1∼2에 관련된 IC칩을, 이방성 도전 필름(상품명 CP36931-18AJ : 덱세리얼즈 주식회사 제조)을 개재하여 회로 기판에 접속해, 접속체 샘플을 제조했다. 접속 조건은, 150℃, 130㎫, 5sec이다. 각 접속체 샘플에 대해, 4단자법을 사용하여, 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)에 있어서의 도통 저항을 측정했다. 측정의 결과, 도통 저항이 1.0Ω 이하인 경우를 OK로 하고, 1.0Ω을 초과하는 경우를 NG로 했다. 측정 결과를 표 1에 나타낸다.
Figure 112022025279519-pat00001
표 1에 나타내는 바와 같이, 실시예 1∼6에 있어서는, 출력 범프열(3A, 3B, 3C) 및 입력 범프열(5A) 모두에 있어서 도통 저항이 1.0Ω 이하가 되고, 일방의 측가장자리(2a)측에 배열되어 있는 출력 범프열(3A)의 각 출력 범프(3)에 있어서도 충분한 압박력으로 압입할 수 있는 것을 알 수 있다. 이것은, 실시예 1∼6에 있어서는, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 IC 폭(W)의 4％ 이상으로 했으므로, 출력 범프 영역(4)의 폭 방향에 걸친 압력 구배가 평균화된 것에 의한 것이다.
한편, 비교예 1에서는, 출력 범프열(3A, 3B)에 있어서의 도통 저항이 높아졌다. 이것은, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)가 IC 폭(W)의 3.3％이었으므로, 외측의 출력 범프열로 갈수록 열압착 헤드의 압박력이 약해지는 압력 구배가 된 것에 의한 것이다. 이 점으로부터, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 IC 폭(W)의 4％ 이상 형성하는 것이 바람직한 것을 알 수 있다.
또, 비교예 2에서는, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 더미 범프 영역 D를 형성했지만, 출력 범프열(3A, 3B)에 있어서의 도통 저항이 높아졌다. 이 점으로부터, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)가 IC 폭(W)의 3.3％인 경우, 더미 범프를 형성하는 것에 의해서는, 외측의 범프열에 있어서의 도통성을 개선할 정도의 압력 구배를 얻는 것은 곤란한 것을 알 수 있다.
또한, 실시예 5, 6으로부터, 일방의 측가장자리(2a)로부터 출력 범프 영역(4)까지의 거리(A)를 IC 폭(W)의 4％ 이상으로 함으로써, IC 폭이 넓어져도 외측의 범프열에 있어서의 도통성을 개선할 수 있는 압력 구배가 얻어지는 것을 알 수 있다.
[제 2 실시형태]
이어서, 본 발명의 제 2 실시형태에 대해 설명한다. 이하의 설명에 있어서, 상기 서술한 제 1 실시형태에 관련된 부재와 동일한 부재에 대해서는, 동일한 부호를 붙이고 그 상세를 생략한다.
[전자 부품, 및 접속체]
본 발명이 적용된 전자 부품은, 접착제를 개재하여 회로 기판 상에 배치되고, 열압착 헤드로 가압됨으로써 회로 기판 상에 접속되는 전자 부품이고, 예를 들어 드라이버 IC나 시스템 LSI 등의 패키지화된 전자 부품이다. 이하에서는, 전자 부품으로서 IC칩(1)을 예로 설명한다.
도 1에 나타내는 바와 같이, IC칩(1)의 회로 기판 상에 접속되는 실장면(2)은, 대략 사각형상을 이루고, 길이 방향이 되는 서로 대향하는 1쌍의 측가장자리(2a, 2b)를 따라, 출력 범프(3)가 배열된 출력 범프 영역(4) 및 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되어 있다. IC칩(1)은, 출력 범프 영역(4)이 실장면(2)의 일방의 측가장자리(2a)측에 형성되고, 입력 범프 영역(6)이 실장면(2)의 타방의 측가장자리(2b)측에 형성되어 있다. 이것에 의해, IC칩(1)은, 실장면(2)의 폭 방향에 걸쳐 출력 범프 영역(4)과 입력 범프 영역(6)이 이간되어 형성되어 있다.
출력 범프 영역(4)에는, 예를 들어 동일 형상으로 형성된 복수의 출력 범프(3)가, 실장면(2)의 길이 방향을 따라 3열로 지그재그상으로 배열되어 있다. 또, 입력 범프 영역(6)에는, 예를 들어 동일 형상으로 형성된 복수의 입력 범프(5)가, 실장면(2)의 길이 방향을 따라 1열로 배열되어 있다. 또한, 입력 범프(5)는, 출력 범프(3)보다 크게 형성된다. 이것에 의해, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6)이 면적차를 가짐과 함께, 실장면(2)에 있어서 비대칭으로 배치되어 있다. 또한, 출력 범프 영역(4)에 배열되어 있는 각 출력 범프(3)는, 각각 동일한 치수로 형성되는 것이 바람직하다. 마찬가지로, 입력 범프 영역(6)에 배열되어 있는 각 입력 범프(5)는, 각각 동일한 치수로 형성되는 것이 바람직하다.
도 5는, 도 1에 나타내는 전자 부품의 폭 방향의 실장면을 나타내는 단면도이다. 도 5에 나타내는 바와 같이 전자 부품으로서의 IC칩은, 제 1 측가장자리(2a)를 따라 범프열이 형성된 사각형상의 제 1 범프 영역으로서의 출력 범프 영역(4)과, 제 1 측가장자리(2a)에 대향하는 제 2 측가장자리(2b)를 따라 범프열이 형성된 사각형상의 제 2 범프 영역으로서의 입력 범프 영역(6)을 구비한다.
여기서, 제 1 범프 영역의 폭 방향의 거리(α)는, 제 2 범프 영역의 폭 방향의 거리(β)보다 크다(α＞β). 또, 제 1 측가장자리(2a)와 제 2 측가장자리(2b)의 거리(IC 폭 : W)에 대한 제 1 범프 영역의 폭 방향의 거리(α)와 제 2 범프 영역의 폭 방향의 거리(β)의 범프 영역 폭차(α-β)의 비율은, 5％∼30％인 것이 바람직하고, 10％∼25％인 것이 보다 바람직하다. 범프 영역 폭차(α-β)가 지나치게 작은 경우, 범프 영역 외측 간 중점을 이동시킬 필요성이 낮고, 범프 영역 폭차(α-β)가 지나치게 큰 경우, 범프 영역 외측 간 중점의 이동만으로는, 열압착 헤드에 의한 압력차를 해소해 접속 신뢰성을 향상시키는 것은 곤란해진다.
또, 제 1 범프 영역의 폭 방향의 외측과 제 2 범프 영역의 폭 방향의 외측 사이의 범프 영역 외측 간 중점(A＋L2/2 or B＋L2/2)은, 제 1 측가장자리(2a)와 제 2 측가장자리(2b) 사이의 측가장자리 간 중점(W/2)보다, 제 2 측가장자리(2b)측에 존재한다. 즉, 제 1 측가장자리(2a)로부터 제 1 범프 영역까지의 거리(A)와, 제 2 측가장자리(2b)로부터 제 2 범프 영역까지의 거리(B)의 관계는, A＞B이다.
이것에 의해, IC칩(1)은, 도 2에 나타내는 바와 같이 열압착 헤드(17)에 의해 회로 기판(14) 상에 가열 압박되었을 때에, 압박력이 출력 범프 영역(4)의 내측에 편재하는 것을 방지해, 일방의 측가장자리(2a)측에 배열되어 있는 출력 펌프(3)에 대해서도 적정한 압박력을 가할 수 있다.
또, 측가장자리 간 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2 or B＋L2/2)까지의 거리(Δ), 즉 (A-B)/2가 클수록 출력 범프 영역(4)의 폭 방향에 걸쳐 형성되는 압력 구배가 완만하게 평균화된다. 구체적인 거리(Δ)로서는, 제 1 측가장자리(2a)와 제 2 측가장자리(2b)의 거리(W)의 0.1％∼5.0％인 것이 바람직하고, 0.3％∼3.5％인 것이 보다 바람직하다. 이것에 의해, 도 2에 나타내는 바와 같이 열압착 헤드(17)에 의해 실장면(2)의 전체면에 대해 압력을 가했을 때에, 일방의 측가장자리(2a)측에 있어서 열압착 헤드(17)에 의한 압박력이 부족한 사태를 방지할 수 있다. 따라서, IC칩(1)은, 당해 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서도 회로 기판(14)에 형성된 전극 단자(15)와의 사이에서 확실하게 도전성 입자를 협지해, 도통성을 확보할 수 있다.
또한, IC칩(1)의 실장면(2)의 입출력 범프의 구성은, 적절히 설계할 수 있다. IC칩(1)은, 상기 서술한 바와 같이 출력 범프(3)를 폭 방향으로 복수 배열함으로써 상대적으로 대면적화시킨 출력 범프 영역(4)을 형성했지만, 반대로 입력 범프(5)를 폭 방향으로 복수 배열함으로써 상대적으로 입력 범프 영역(6)을 대면적 화시켜도 된다.
또, 도 3에 나타내는 바와 같이, IC칩(1)은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에, 신호 등의 입출력에는 사용하지 않는 이른바 더미 범프(18)가 배열된 더미 범프 영역(19)을 적절히 형성해도 된다.
[접착제]
IC칩(1)을 회로 기판(14)에 접속하는 접착제로서는, 도 4에 나타내는 바와 같이 상기 서술한 이방성 도전 필름(10)(ACF : Anisotropic Conductive Film)을 바람직하게 사용할 수 있다.
[접속체의 제조 방법, 및 접속 방법]
이어서, 회로 기판(14)에 IC칩(1)을 접속하는 접속 방법에 대해 설명한다. 먼저, 회로 기판(14)의 전극 단자(15)가 형성된 실장부 상에 이방성 도전 필름(10)을 가부착한다. 이어서, 이 회로 기판(14)을 접속 장치의 스테이지 상에 재치하고, 회로 기판(14)의 실장부 상에 이방성 도전 필름(10)을 개재하여 IC칩(1)을 배치한다.
이어서, 바인더 수지층(13)을 경화시키는 소정 온도로 가열된 열압착 헤드(17)에 의해, 소정 압력, 시간으로 IC칩(1) 상으로부터 열가압한다. 이것에 의해, 이방성 도전 필름(10)의 바인더 수지층(13)은 유동성을 나타내고, IC칩(1)의 실장면(2)과 회로 기판(14)의 실장부 사이로부터 유출됨과 함께, 바인더 수지층(13) 중의 도전성 입자(12)는, IC칩(1)의 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서 협지되어 눌려 찌그러진다.
그 결과, 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서 도전성 입자(12)를 협지함으로써 전기적으로 접속되고, 이 상태에서 열압착 헤드(17)에 의해 가열된 바인더 수지가 경화된다. 따라서, IC칩(1)은, 당해 일방의 측가장자리(2a)측의 출력 범프(3)에 있어서도 회로 기판(14)에 형성된 전극 단자(15)와의 사이에서 확실하게 도통성을 확보할 수 있다.
출력 범프(3) 및 입력 범프(5)와 전극 단자(15) 사이에 없는 도전성 입자(12)는, 바인더 수지에 분산되어 있고, 전기적으로 절연된 상태를 유지하고 있다. 이것에 의해, IC칩(1)의 출력 범프(3) 및 입력 범프(5)와 회로 기판(14)의 전극 단자(15) 사이에서만 전기적 도통이 도모된다. 또한, 바인더 수지로서, 라디칼 중합 반응계의 속경화 타입의 것을 사용함으로써, 짧은 가열 시간에 의해서도 바인더 수지를 속경화시킬 수 있다. 또, 이방성 도전 필름(10)으로서는, 열경화형에 한정되지 않고, 가압 접속을 행하는 것이면, 광경화형 혹은 광열 병용형의 접착제를 사용해도 된다.
제 2 실시예
이어서, 본 발명의 제 2 실시예에 대해 설명한다. 제 2 실시예에서는, 제 1 범프 영역으로서의 출력 범프 영역과, 제 2 범프 영역으로서의 입력 범프 영역을 갖는 IC칩을 사용하고, 이방성 도전 필름을 개재하여 회로 기판 상에 접속한 접속체 샘플을 제조했다. 실시예 및 비교예에 관련된 IC칩은, IC 폭 및 실장면의 일방의 측가장자리(2a)로부터 출력 범프 영역까지의 거리(A)를 다르게 하고, 각각 접속체 샘플에 있어서의 출력 범프 및 입력 범프의 도통 저항값을 측정, 평가했다.
[IC칩]
IC칩은, 대략 사각형상의 실장면(2)의 길이 방향이 되는 서로 대향하는 1쌍의 측가장자리(2a, 2b)를 따라, 출력 범프(3)가 배열된 출력 범프 영역(4) 및 입력 범프(5)가 배열된 입력 범프 영역(6)이 형성되어 있다. IC칩(1)은, 출력 범프 영역(4)이 실장면(2)의 일방의 측가장자리(2a)측에 형성되고, 입력 범프 영역(6)이 실장면(2)의 타방의 측가장자리(2b)측에 형성되어 있다. 이것에 의해, IC칩(1)은, 실장면의 폭 방향에 걸쳐 출력 범프 영역(4)과 입력 범프 영역(6)이 이간되어 형성되어 있다(도 1, 도 5 참조).
출력 범프 영역(4)에는, 동일 형상으로 형성된 복수의 출력 범프(3)가, 실장면(2)의 길이 방향을 따라 3열로 지그재그상으로 배열되어 있다. 출력 범프 영역(4)에 형성되어 있는 출력 범프를 열마다 나누고, 일방의 측가장자리(2a)측으로부터 순서대로 출력 범프열(3A, 3B, 3C)로 한다.
또, 입력 범프 영역(6)에는, 동일 형상으로 형성된 복수의 입력 범프(5)가, 실장면(2)의 길이 방향을 따라 1열로 배열되어 있다. 입력 범프 영역(6)에 형성되어 있는 1열의 입력 범프열을, 입력 범프열(5A)로 한다.
[도통 저항의 평가]
IC칩을, 이방성 도전 필름(상품명 CP36931-18AJ : 덱세리얼즈 주식회사 제조)을 개재하여 회로 기판에 접속해, 접속체 샘플을 제작했다. 접속 조건은, 150℃, 130㎫, 5sec로 했다. 각 접속체 샘플에 대해, 4단자법을 사용하여 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)에 있어서의 도통 저항을 측정했다. 측정의 결과, 모든 범프열의 도통 저항이 1.0Ω 이하인 경우를 「OK」로 하고, 1 이상인 범프열이 1.0Ω을 초과하는 경우를 NG로 했다.
[실시예 7]
표 2에 나타내는 바와 같이, IC 폭(W)이 1500㎛, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)가 60㎛, 출력 범프 영역(4)의 폭(α)이 385㎛, 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가 50㎛, 입력 범프 영역(6)의 폭(β)이 80㎛, 및 범프 영역 폭차의 IC 폭(W)에 대한 비율이 20.3％인 IC칩을 준비했다.
출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 925㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1390㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 5.0㎛이고, IC 폭(W)에 대한 비율은 0.33％였다.
실시예 7의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 1.0Ω, 0.9Ω, 0.4Ω, 0.1Ω이고, OK의 평가였다.
[실시예 8]
표 2에 나타내는 바와 같이, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)를 75㎛로 한 것 이외에는, 실시예 7과 동일한 IC칩을 준비했다. 출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 910㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1375㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 12.5㎛이고, IC 폭(W)에 대한 비율은 0.83％였다.
실시예 8의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 0.9Ω, 0.8Ω, 0.4Ω, 0.1Ω이고, OK의 평가였다.
[실시예 9]
표 2에 나타내는 바와 같이, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)를 150㎛로 한 것 이외에는, 실시예 7과 동일한 IC칩을 준비했다. 출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 835㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1300㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 50.0㎛이고, IC 폭(W)에 대한 비율은 3.33％였다.
실시예 9의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 0.9Ω, 0.7Ω, 0.5Ω, 0.1Ω이고, OK의 평가였다.
[실시예 10]
표 2에 나타내는 바와 같이, IC 폭(W)이 2000㎛, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)가 63㎛, 출력 범프 영역(4)의 폭(α)이 385㎛, 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가 50㎛, 입력 범프 영역(6)의 폭(β)이 80㎛, 및 범프 영역 폭차의 IC 폭(W)에 대한 비율이 15.3％인 IC칩을 준비했다.
출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 1422㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1887㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 6.5㎛이고, IC 폭(W)에 대한 비율은 0.33％였다.
실시예 10의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 1.0Ω, 0.9Ω, 0.4Ω, 0.1Ω이고, OK의 평가였다.
[실시예 11]
표 2에 나타내는 바와 같이, IC 폭(W)이 3000㎛, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)가 70㎛, 출력 범프 영역(4)의 폭(α)이 385㎛, 입력 범프 영역(6)의 타방의 측가장자리(2b)로부터의 거리(B)가 50㎛, 입력 범프 영역(6)의 폭(β)이 80㎛, 및 범프 영역 폭차의 IC 폭(W)에 대한 비율이 10.2％인 IC칩을 준비했다.
출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 2415㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 2880㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 10.0㎛이고, IC 폭(W)에 대한 비율은 0.33％였다.
실시예 11의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 1.0Ω, 0.9Ω, 0.4Ω, 0.1Ω이고, OK의 평가였다.
[비교예 3]
표 2에 나타내는 바와 같이, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)를 50㎛로 하고, 더미 범프 영역을 형성한 것 이외에는, 실시예 7과 동일한 IC칩을 준비했다. 더미 범프 영역은, 출력 범프 영역(4)과 입력 범프 영역(6) 사이에 형성되고, 더미 범프가 IC칩의 길이 방향으로 1열로 배열되어 있다. 또한, 더미 범프열은, 입력 범프열(5A)과 동일하다.
출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 935㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1400㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 0㎛이고, IC 폭(W)에 대한 비율은 0％였다.
비교예 3의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 2.3Ω, 1.2Ω, 0.5Ω, 0.1Ω이고, NG의 평가였다.
[비교예 4]
표 2에 나타내는 바와 같이, 출력 범프 영역(4)의 일방의 측가장자리(2a)로부터의 거리(A)를 50㎛로 한 것 이외에는, 실시예 7과 동일한 IC칩을 준비했다. 출력 범프 영역(4)의 폭 방향의 내측과 입력 범프 영역(6)의 폭 방향의 내측 사이의 범프 영역 내측 간 거리(L1)는 935㎛였다. 출력 범프 영역(4)의 폭 방향의 외측과 입력 범프 영역(6)의 폭 방향의 외측 사이의 범프 영역 외측 간 거리(L2)는 1400㎛였다. IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)는 0㎛이고, IC 폭(W)에 대한 비율은 0％였다.
비교예 4의 IC칩을 접속한 접속체 샘플에 있어서의 출력 범프열(3A, 3B, 3C), 입력 범프열(5A)의 도통 저항의 측정 결과는, 각각 3.0Ω, 1.7Ω, 0.4Ω, 0.1Ω이고, NG의 평가였다.
Figure 112022025279519-pat00002
비교예 3과 같이 더미 범프를 형성한 경우, 출력 범프열(3A, 3B)에 있어서의 도통 저항이 높고, 외측의 범프열에 있어서의 도통성을 개선할 정도의 압력 구배를 얻는 것은 곤란했다. 또, 비교예 4와 같이 더미 범프를 형성하지 않은 경우, 출력 범프열(3A, 3B)에 있어서의 도통 저항이 비교예 3보다 높아졌다.
한편, 실시예 7∼11과 같이, IC 폭 중점(W/2)으로부터 범프 영역 외측 간 중점(A＋L2/2)까지의 거리(Δ)를 IC 폭(W)의 0.3％∼3.5％로 한 경우, 출력 범프열(3A, 3B, 3C) 및 입력 범프열(5A) 모두에 있어서 도통 저항이 1.0Ω 이하가 되었다. 이것은, 출력 범프 영역(4)의 폭 방향에 걸친 압력 구배가 평균화되어, 출력 범프열(3A)의 각 출력 범프(3)에 있어서도 충분한 압박력으로 압입할 수 있었기 때문이다.
1 : IC칩
2 : 실장면
2a : 일방의 측가장자리
2b : 타방의 측가장자리
3 : 출력 범프
4 : 출력 범프 영역
5 : 입력 범프
6 : 입력 범프 영역
10 : 이방성 도전 필름
11 : 박리 필름
12 : 도전성 입자
13 : 바인더 수지층
14 : 회로 기판
15 : 전극 단자
17 : 열압착 헤드

Claims (10)

  1. 서로 대향하는 1쌍의 측가장자리의 일방측에 근접해 출력 범프가 배열된 출력 범프 영역이 형성되고, 상기 1쌍의 측가장자리의 타방측에 근접해 입력 범프가 배열된 입력 범프 영역이 형성되고,
    상기 출력 범프 영역 및 상기 입력 범프 영역은, 상기 출력 범프 및 상기 입력 범프가 상이한 범프열수로 배열되고, 또한 비대칭으로 배치되고,
    상기 출력 범프 영역 또는 상기 입력 범프 영역 중, 범프열수가 많은 일방이, 상기 1쌍의 측가장자리 간의 폭의 4％ 이상 30％ 이하의 거리만큼, 근접하는 상기 일방 또는 타방의 측가장자리로부터 내측에 형성되어 있는 전자 부품.
  2. 제 1 항에 있어서,
    상기 1쌍의 측가장자리의 길이 방향의 단부에 있어서의, 1쌍의 측가장자리의 일방측에 근접하는 상기 출력 범프열로 배열된 상기 출력 범프와의 거리, 및 1쌍의 측가장자리의 타방측에 근접하는 상기 입력 범프열로 배열된 상기 입력 범프와의 거리를, 상기 근접하는 상기 일방 또는 타방의 측가장자리로부터 상기 출력 범프 영역 또는 상기 입력 범프 영역의 거리로 하는 전자 부품.
  3. 제 1 항에 있어서,
    상기 출력 범프 영역의 상기 출력 범프열의 수가, 상기 입력 범프 영역의 상기 입력 범프열의 수보다 많은 전자 부품.
  4. 제 1 항에 있어서,
    상기 일방의 측가장자리로부터 상기 출력 범프 영역까지의 거리가, 상기 타방의 측가장자리로부터 상기 입력 범프 영역까지의 거리보다 긴 전자 부품.
  5. 제 1 항에 있어서,
    상기 타방의 측가장자리로부터 상기 입력 범프 영역까지의 거리가, 상기 일방의 측가장자리로부터 상기 출력 범프 영역까지의 거리보다 긴 전자 부품.
  6. 제 1 항에 있어서,
    상기 전자 부품의 실장면에는, 상기 입력 범프 영역 및 상기 출력 범프 영역 사이에, 더미 범프가 형성되어 있는 전자 부품.
  7. 제 1 항에 있어서,
    상기 전자 부품은, IC칩인 전자 부품.
  8. 전자 부품이 접착제를 개재하여 회로 기판 상에 배치되고, 가압 툴로 가압 됨으로써, 상기 전자 부품이 상기 회로 기판 상에 접속된 접속체에 있어서,
    상기 전자 부품은, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 전자 부품인 접속체.
  9. 접착제를 개재하여 회로 기판 상에 전자 부품을 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 접속체의 제조 방법에 있어서,
    상기 전자 부품은, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 전자 부품인 접속체의 제조 방법.
  10. 접착제를 개재하여 회로 기판 상에 전자 부품을 배치하고, 가압 툴로 가압함으로써 상기 전자 부품을 상기 회로 기판 상에 접속하는 전자 부품의 접속 방법에 있어서,
    상기 전자 부품은, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 전자 부품인 전자 부품의 접속 방법.
KR1020227007789A 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 KR102423319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227024835A KR102471283B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013264377A JP6434210B2 (ja) 2013-12-20 2013-12-20 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JPJP-P-2013-264377 2013-12-20
JPJP-P-2014-162480 2014-08-08
JP2014162480A JP6457214B2 (ja) 2014-08-08 2014-08-08 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
PCT/JP2014/080406 WO2015093212A1 (ja) 2013-12-20 2014-11-17 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
KR1020167015166A KR102373907B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167015166A Division KR102373907B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227024835A Division KR102471283B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법

Publications (2)

Publication Number Publication Date
KR20220036991A KR20220036991A (ko) 2022-03-23
KR102423319B1 true KR102423319B1 (ko) 2022-07-21

Family

ID=53402567

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020167015166A KR102373907B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
KR1020227007789A KR102423319B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
KR1020227040690A KR102514158B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
KR1020227024835A KR102471283B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167015166A KR102373907B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020227040690A KR102514158B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
KR1020227024835A KR102471283B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법

Country Status (3)

Country Link
KR (4) KR102373907B1 (ko)
CN (2) CN110246767B (ko)
WO (1) WO2015093212A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340613A (ja) * 1999-05-28 2000-12-08 Seiko Epson Corp Ｉｃチップの接続方法及び液晶装置の製造方法
JP2005203758A (ja) * 2003-12-16 2005-07-28 Samsung Electronics Co Ltd 駆動チップ及びこれを有する表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154727A (ja) * 1996-11-25 1998-06-09 Toshiba Electron Eng Corp 細長型ドライバｉｃ及びこれを用いた平面表示装置
JP3570165B2 (ja) * 1997-07-11 2004-09-29 カシオ計算機株式会社 表示装置
JP2004214373A (ja) 2002-12-27 2004-07-29 Toshiba Matsushita Display Technology Co Ltd バンプ付き半導体素子およびその実装方法
KR101022278B1 (ko) * 2003-12-15 2011-03-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP4665944B2 (ja) * 2007-06-22 2011-04-06 セイコーエプソン株式会社 半導体装置、実装構造体、電気光学装置及び電子機器
JP5293147B2 (ja) * 2008-03-19 2013-09-18 富士通株式会社 電子部品
JP6000612B2 (ja) * 2012-04-16 2016-09-28 デクセリアルズ株式会社 接続構造体の製造方法、接続方法及び接続構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340613A (ja) * 1999-05-28 2000-12-08 Seiko Epson Corp Ｉｃチップの接続方法及び液晶装置の製造方法
JP2005203758A (ja) * 2003-12-16 2005-07-28 Samsung Electronics Co Ltd 駆動チップ及びこれを有する表示装置

Also Published As

Publication number Publication date
CN105814675A (zh) 2016-07-27
KR20220163496A (ko) 2022-12-09
KR102373907B1 (ko) 2022-03-15
KR102514158B1 (ko) 2023-03-27
CN105814675B (zh) 2019-04-16
KR20160098223A (ko) 2016-08-18
WO2015093212A1 (ja) 2015-06-25
KR102471283B1 (ko) 2022-11-25
CN110246767B (zh) 2024-01-12
KR20220036991A (ko) 2022-03-23
CN110246767A (zh) 2019-09-17
KR20220107072A (ko) 2022-08-01

Similar Documents

Publication Publication Date Title
KR102368746B1 (ko) 접속체 및 접속체의 제조 방법
KR102386367B1 (ko) 접속체, 접속체의 제조 방법, 접속 방법, 이방성 도전 접착제
KR101886909B1 (ko) 이방성 도전 접속 재료, 접속 구조체, 접속 구조체의 제조 방법 및 접속 방법
JP6324746B2 (ja) 接続体、接続体の製造方法、電子機器
JP7369756B2 (ja) 接続体及び接続体の製造方法
KR102423319B1 (ko) 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
JP6695409B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP6434210B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP6719529B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP6562750B2 (ja) 電子部品、接続体、接続体の製造方法、電子部品の接続方法、緩衝材
JP2018073684A (ja) 接続体の製造方法、接続方法、接続装置
JP5608504B2 (ja) 接続方法及び接続構造体
CN105430901B (zh) 电子部件及其连接方法、连接体及其制造方法、缓冲材料
JP6457214B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
KR102297021B1 (ko) 접속 필름, 접속 구조체, 접속 구조체의 제조 방법, 접속 방법
JP6393039B2 (ja) 接続体の製造方法、接続方法及び接続体
JP2015170647A (ja) 接続体の製造方法、電子部品の接続方法及び接続体

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant