JP2000340613A - Ｉｃチップの接続方法及び液晶装置の製造方法 - Google Patents
Ｉｃチップの接続方法及び液晶装置の製造方法Info
- Publication number
- JP2000340613A JP2000340613A JP11149712A JP14971299A JP2000340613A JP 2000340613 A JP2000340613 A JP 2000340613A JP 11149712 A JP11149712 A JP 11149712A JP 14971299 A JP14971299 A JP 14971299A JP 2000340613 A JP2000340613 A JP 2000340613A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- side terminal
- center line
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップのバンプに関する中心線がＩＣチ
ップの外形の中心線からずれる構造のＩＣチップを基板
に実装する際に、個々のＩＣ側端子にほぼ均一な押圧力
が加わるようにして導電接続の信頼性を向上する。 【解決手段】 ＩＣチップ１に設けられたバンプ２と、
基板４ａに設けられた基板側端子６とを導電接続するＩ
Ｃチップの接続方法であり、バンプ２は互いに対向する
一対の端子列Ｒ１及びＲ２を形成し且つその端子列Ｒ１
及びＲ２間の中心線Ｌ１はＩＣチップの外形中心線Ｌ０
からずれている構造のＩＣチップの接続方法である。Ｉ
Ｃチップ１と基板４ａとの間に接着用材料１７を介在さ
せ、加圧ヘッド２２の押圧中心線Ｌ２がバンプ列間の中
心線Ｌ１にほぼ一致する状態でその加圧ヘッド２２によ
ってＩＣチップ１を押圧する。各バンプ２にほぼ均一な
押圧力を加えることができる。
ップの外形の中心線からずれる構造のＩＣチップを基板
に実装する際に、個々のＩＣ側端子にほぼ均一な押圧力
が加わるようにして導電接続の信頼性を向上する。 【解決手段】 ＩＣチップ１に設けられたバンプ２と、
基板４ａに設けられた基板側端子６とを導電接続するＩ
Ｃチップの接続方法であり、バンプ２は互いに対向する
一対の端子列Ｒ１及びＲ２を形成し且つその端子列Ｒ１
及びＲ２間の中心線Ｌ１はＩＣチップの外形中心線Ｌ０
からずれている構造のＩＣチップの接続方法である。Ｉ
Ｃチップ１と基板４ａとの間に接着用材料１７を介在さ
せ、加圧ヘッド２２の押圧中心線Ｌ２がバンプ列間の中
心線Ｌ１にほぼ一致する状態でその加圧ヘッド２２によ
ってＩＣチップ１を押圧する。各バンプ２にほぼ均一な
押圧力を加えることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップに設け
られたＩＣ側端子と、基板に設けられた基板側端子とを
導電接続するＩＣチップの接続方法及び液晶装置の製造
方法に関する。
られたＩＣ側端子と、基板に設けられた基板側端子とを
導電接続するＩＣチップの接続方法及び液晶装置の製造
方法に関する。
【０００２】
【従来の技術】ＩＣチップを例えば液晶装置の基板上に
実装する方法として、従来、いわゆるフリップチップ方
式の実装方法が知られている。この実装方法では、バン
プ等といったＩＣ側端子がＩＣチップの１つの面に複数
個集められ、これらのＩＣ側端子が基板上に設けられた
複数の基板側端子に個々に導電接続される。
実装する方法として、従来、いわゆるフリップチップ方
式の実装方法が知られている。この実装方法では、バン
プ等といったＩＣ側端子がＩＣチップの１つの面に複数
個集められ、これらのＩＣ側端子が基板上に設けられた
複数の基板側端子に個々に導電接続される。
【０００３】図４は従来広く知られているフリップチッ
プ方式のＩＣチップ５１をその能動面５１ａ側から見た
状態を示している。多くのフリップチップ方式のＩＣチ
ップ５１においては、図示の通り、その能動面５１ａに
複数のバンプ５２がまとめて形成され、これらのバンプ
５２は互いに対向する一対のバンプ列Ｒ１及びＲ２を形
成するのが一般的である。そして、それらのバンプ列間
の中心線Ｌ１は、ＩＣチップ５１の外形Ｇの中心線Ｌ０
に一致するのが通常であった。
プ方式のＩＣチップ５１をその能動面５１ａ側から見た
状態を示している。多くのフリップチップ方式のＩＣチ
ップ５１においては、図示の通り、その能動面５１ａに
複数のバンプ５２がまとめて形成され、これらのバンプ
５２は互いに対向する一対のバンプ列Ｒ１及びＲ２を形
成するのが一般的である。そして、それらのバンプ列間
の中心線Ｌ１は、ＩＣチップ５１の外形Ｇの中心線Ｌ０
に一致するのが通常であった。
【０００４】従来、ＩＣチップ５１を基板上に接続する
際には、一般に、ＩＣチップ５１を加圧ヘッドによって
基板に押し付けてそのＩＣチップ５１を基板に接着す
る。そしてその場合、加圧ヘッドは、その押圧中心線が
ＩＣチップ５１の外形の中心線Ｌ０に一致する状態でＩ
Ｃチップ５１を押圧するように設定されていた。
際には、一般に、ＩＣチップ５１を加圧ヘッドによって
基板に押し付けてそのＩＣチップ５１を基板に接着す
る。そしてその場合、加圧ヘッドは、その押圧中心線が
ＩＣチップ５１の外形の中心線Ｌ０に一致する状態でＩ
Ｃチップ５１を押圧するように設定されていた。
【０００５】
【発明が解決しようとする課題】しかしながら最近で
は、バンプ列Ｒ１及びバンプ列Ｒ２の中心線Ｌ１がＩＣ
外形Ｇの中心線Ｌ０に一致しない構造のＩＣチップが製
造されるようになってきた。このようなＩＣチップのバ
ンプを上記従来の接続方法によって基板上の端子に接続
しようとすると、加圧ヘッドはＩＣチップの外形中心線
を押圧するものの、その押圧点はバンプ列間の中心線か
らずれているので、全てのバンプに対して均一な押圧力
を加えることができず、一部のバンプに対しては十分な
押圧力が加えられる反面、他のバンプに対しては不十分
な押圧力しか加わらず、その結果、ＩＣチップと基板と
の間の接続信頼性が低下するという問題があった。
は、バンプ列Ｒ１及びバンプ列Ｒ２の中心線Ｌ１がＩＣ
外形Ｇの中心線Ｌ０に一致しない構造のＩＣチップが製
造されるようになってきた。このようなＩＣチップのバ
ンプを上記従来の接続方法によって基板上の端子に接続
しようとすると、加圧ヘッドはＩＣチップの外形中心線
を押圧するものの、その押圧点はバンプ列間の中心線か
らずれているので、全てのバンプに対して均一な押圧力
を加えることができず、一部のバンプに対しては十分な
押圧力が加えられる反面、他のバンプに対しては不十分
な押圧力しか加わらず、その結果、ＩＣチップと基板と
の間の接続信頼性が低下するという問題があった。
【０００６】本発明は、上記の問題点に鑑みて成された
ものであって、バンプ等といったＩＣ側端子に関する中
心線がＩＣチップの外形の中心線からずれる構造のＩＣ
チップを基板に実装する際に、個々のＩＣ側端子にほぼ
均一な押圧力が加わるようにして導電接続の信頼性を向
上することを目的とする。
ものであって、バンプ等といったＩＣ側端子に関する中
心線がＩＣチップの外形の中心線からずれる構造のＩＣ
チップを基板に実装する際に、個々のＩＣ側端子にほぼ
均一な押圧力が加わるようにして導電接続の信頼性を向
上することを目的とする。
【０００７】
【課題を解決するための手段】（１） 上記の目的を達
成するため、本発明に係るＩＣチップの接続方法及び液
晶装置の製造方法は、ＩＣチップに設けられたＩＣ側端
子と、基板に設けられた基板側端子とを導電接続するＩ
Ｃチップの接続方法であって、前記ＩＣ側端子は互いに
対向する一対の端子列を形成し且つその端子列間の中心
線は前記ＩＣチップの外形中心線からずれている構造の
ＩＣチップの接続方法において、前記ＩＣチップと前記
基板との間に接着用材料を介在させ、加圧ヘッドの押圧
中心が前記ＩＣ側端子列間の中心線にほぼ一致する状態
でその加圧ヘッドによって前記ＩＣチップを押圧するこ
とを特徴とする。
成するため、本発明に係るＩＣチップの接続方法及び液
晶装置の製造方法は、ＩＣチップに設けられたＩＣ側端
子と、基板に設けられた基板側端子とを導電接続するＩ
Ｃチップの接続方法であって、前記ＩＣ側端子は互いに
対向する一対の端子列を形成し且つその端子列間の中心
線は前記ＩＣチップの外形中心線からずれている構造の
ＩＣチップの接続方法において、前記ＩＣチップと前記
基板との間に接着用材料を介在させ、加圧ヘッドの押圧
中心が前記ＩＣ側端子列間の中心線にほぼ一致する状態
でその加圧ヘッドによって前記ＩＣチップを押圧するこ
とを特徴とする。
【０００８】このＩＣチップの接続方法及び液晶装置の
製造方法によれば、加圧ヘッドの押圧中心が常にＩＣ側
端子列間の中心線にほぼ一致するので、加圧ヘッドから
複数のＩＣ側端子に加わる押圧力は全てのＩＣ側端子の
個々に関して正確にほぼ均一になり、よって、ＩＣ側端
子と基板側端子との間の導電接続の接続信頼性を高く維
持することができる。
製造方法によれば、加圧ヘッドの押圧中心が常にＩＣ側
端子列間の中心線にほぼ一致するので、加圧ヘッドから
複数のＩＣ側端子に加わる押圧力は全てのＩＣ側端子の
個々に関して正確にほぼ均一になり、よって、ＩＣ側端
子と基板側端子との間の導電接続の接続信頼性を高く維
持することができる。
【０００９】（２） 上記構成のＩＣチップの接続方法
及び液晶装置の製造方法においては、前記接着用材料と
して非導電性接着剤を用いることができる。この非導電
性接着剤としては、エポキシ系、アクリル系、ウレタン
系といった各種の接着剤が考えられる。非導電性接着剤
を用いる場合は、前記ＩＣ側端子と前記基板側端子とは
互いに直接に接触することによって両者間の導電接続が
達成される。
及び液晶装置の製造方法においては、前記接着用材料と
して非導電性接着剤を用いることができる。この非導電
性接着剤としては、エポキシ系、アクリル系、ウレタン
系といった各種の接着剤が考えられる。非導電性接着剤
を用いる場合は、前記ＩＣ側端子と前記基板側端子とは
互いに直接に接触することによって両者間の導電接続が
達成される。
【００１０】（３） 上記（１）記載のＩＣチップの接
続方法及び液晶装置の製造方法においては、前記接着用
材料としてＡＣＦ（Anisotropic Conductive Film ：異
方性導電膜）を用いることができる。このＡＣＦは、例
えば樹脂フィルムの中に導電粒子を分散させることによ
って形成されるフィルム状の接着用材料である。このＡ
ＣＦを用いる場合は、前記ＩＣ側端子と前記基板側端子
とは前記導電粒子を通して導電接続される。
続方法及び液晶装置の製造方法においては、前記接着用
材料としてＡＣＦ（Anisotropic Conductive Film ：異
方性導電膜）を用いることができる。このＡＣＦは、例
えば樹脂フィルムの中に導電粒子を分散させることによ
って形成されるフィルム状の接着用材料である。このＡ
ＣＦを用いる場合は、前記ＩＣ側端子と前記基板側端子
とは前記導電粒子を通して導電接続される。
【００１１】（４） 上記（１）記載のＩＣチップの接
続方法及び液晶装置の製造方法においては、前記接着用
材料として等方性導電ペースト、例えば銀ペーストを用
いることができる。そしてこの場合には、前記ＩＣ側端
子と前記基板側端子とはその等方性導電ペーストを通し
て導電接続される。
続方法及び液晶装置の製造方法においては、前記接着用
材料として等方性導電ペースト、例えば銀ペーストを用
いることができる。そしてこの場合には、前記ＩＣ側端
子と前記基板側端子とはその等方性導電ペーストを通し
て導電接続される。
【００１２】
【発明の実施の形態】以下、添付図面を参照して、本発
明によるＩＣチップの接続方法及び液晶装置の製造方法
の実施の形態を、ＩＣチップとしての液晶駆動用ＩＣを
液晶パネルの基板上に接続する場合を例として説明す
る。
明によるＩＣチップの接続方法及び液晶装置の製造方法
の実施の形態を、ＩＣチップとしての液晶駆動用ＩＣを
液晶パネルの基板上に接続する場合を例として説明す
る。
【００１３】図１は、本発明に係るＩＣチップの接続方
法及び液晶装置の製造方法の一実施形態を示している。
この実施形態は、ＩＣチップとしての液晶駆動用ＩＣ１
に設けられるＩＣ側端子としての複数のバンプ２を、液
晶パネル３を構成する一方の基板４ａ上に形成された複
数の基板側端子６のそれぞれに導電接続するための方法
である。
法及び液晶装置の製造方法の一実施形態を示している。
この実施形態は、ＩＣチップとしての液晶駆動用ＩＣ１
に設けられるＩＣ側端子としての複数のバンプ２を、液
晶パネル３を構成する一方の基板４ａ上に形成された複
数の基板側端子６のそれぞれに導電接続するための方法
である。
【００１４】液晶パネル３は互いに対向する一対の基板
４ａ及び４ｂを有し、これらの基板はシール材７によっ
てそれらの周囲が互いに接着される。これらの基板４ａ
及び４ｂは、例えばガラス等といった硬質な光透過性材
料や、プラスチック等といった可撓性を有する光透過性
材料等によって形成された基板素材に電極その他の必要
要素を形成することによって作製される。
４ａ及び４ｂを有し、これらの基板はシール材７によっ
てそれらの周囲が互いに接着される。これらの基板４ａ
及び４ｂは、例えばガラス等といった硬質な光透過性材
料や、プラスチック等といった可撓性を有する光透過性
材料等によって形成された基板素材に電極その他の必要
要素を形成することによって作製される。
【００１５】図２において、第１基板４ａの基板素材８
ａの液晶側表面、すなわち第２基板４ｂに対向する面に
は、例えばコモン電極として作用する第１電極９ａが所
定のパターンに形成され、その上にオーバーコート層１
１ａが形成され、さらにその上に配向膜１２ａが形成さ
れる。また、第１基板４ａに対向する第２基板４ｂの液
晶側表面、すなわち第１基板４ａに対向する面には、例
えばセグメント電極として作用する第２電極９ｂが所定
のパターンに形成され、その上にオーバーコート層１１
ｂが形成され、さらにその上に配向膜１２ｂが形成され
る。
ａの液晶側表面、すなわち第２基板４ｂに対向する面に
は、例えばコモン電極として作用する第１電極９ａが所
定のパターンに形成され、その上にオーバーコート層１
１ａが形成され、さらにその上に配向膜１２ａが形成さ
れる。また、第１基板４ａに対向する第２基板４ｂの液
晶側表面、すなわち第１基板４ａに対向する面には、例
えばセグメント電極として作用する第２電極９ｂが所定
のパターンに形成され、その上にオーバーコート層１１
ｂが形成され、さらにその上に配向膜１２ｂが形成され
る。
【００１６】第１電極９ａ及び第２電極９ｂは、例えば
ＩＴＯ（Indium Tin Oxide）等の透明電極によって１０
００オングストローム程度の厚さに形成され、オーバー
コート層１１ａ及び１１ｂは、例えば酸化珪素、酸化チ
タン又はそれらの混合物等によって８００オングストロ
ーム程度の厚さに形成され、そして配向膜１２ａ及び１
２ｂは、例えばポリイミド系樹脂によって８００オング
ストローム程度の厚さに形成される。
ＩＴＯ（Indium Tin Oxide）等の透明電極によって１０
００オングストローム程度の厚さに形成され、オーバー
コート層１１ａ及び１１ｂは、例えば酸化珪素、酸化チ
タン又はそれらの混合物等によって８００オングストロ
ーム程度の厚さに形成され、そして配向膜１２ａ及び１
２ｂは、例えばポリイミド系樹脂によって８００オング
ストローム程度の厚さに形成される。
【００１７】第１電極９ａは複数の直線パターンを互い
に平行に配列することによって、いわゆるストライプ状
に形成され、一方、第２電極９ｂは上記第１電極９ａに
交差するように複数の直線パターンを互いに平行に配列
することによって、やはりストライプ状に形成される。
これらの電極９ａと電極９ｂとがドットマトリクス状に
交差する複数の点が、像を表示するための画素を形成す
る。
に平行に配列することによって、いわゆるストライプ状
に形成され、一方、第２電極９ｂは上記第１電極９ａに
交差するように複数の直線パターンを互いに平行に配列
することによって、やはりストライプ状に形成される。
これらの電極９ａと電極９ｂとがドットマトリクス状に
交差する複数の点が、像を表示するための画素を形成す
る。
【００１８】以上のようにして形成された第１基板４ａ
及び第２基板４ｂのいずれか一方の液晶側表面には複数
のスペーサ１３が分散され、さらにいずれか一方の基板
の液晶側表面にシール材７が例えば印刷等によって図１
に示すように枠状に設けられる。このシール材７の内部
には図２に示すように導通材１６が分散される。次に、
シール材７を挟んで両基板４ａ及び４ｂを互いに貼り合
わせ、さらに所定の温度で加熱することにより、シール
材７によって両基板４ａ及び４ｂを接合する。
及び第２基板４ｂのいずれか一方の液晶側表面には複数
のスペーサ１３が分散され、さらにいずれか一方の基板
の液晶側表面にシール材７が例えば印刷等によって図１
に示すように枠状に設けられる。このシール材７の内部
には図２に示すように導通材１６が分散される。次に、
シール材７を挟んで両基板４ａ及び４ｂを互いに貼り合
わせ、さらに所定の温度で加熱することにより、シール
材７によって両基板４ａ及び４ｂを接合する。
【００１９】両基板４ａ及び４ｂの間にはスペーサ１３
によって保持される均一な寸法、例えば５μｍ程度の間
隙、いわゆるセルギャップが形成され、シール材７の一
部に設けた液晶注入口７ａ（図１参照）を通してそのセ
ルギャップ内に液晶１４が注入され、その注入の完了
後、液晶注入口７ａが樹脂等によって封止される。
によって保持される均一な寸法、例えば５μｍ程度の間
隙、いわゆるセルギャップが形成され、シール材７の一
部に設けた液晶注入口７ａ（図１参照）を通してそのセ
ルギャップ内に液晶１４が注入され、その注入の完了
後、液晶注入口７ａが樹脂等によって封止される。
【００２０】図１において、第１基板４ａは第２基板４
ｂの外側へ張り出す張出し部４ｃを有し、第１基板４ａ
上の第１電極９ａはその張出し部４ｃへ直接に延び出て
基板側端子６となっている。また、第２基板４ｂ上の第
２電極９ｂは、シール材７の内部に分散した導通材１６
（図２参照）を介して、張出し部４ｃ上の基板側端子６
に接続している。
ｂの外側へ張り出す張出し部４ｃを有し、第１基板４ａ
上の第１電極９ａはその張出し部４ｃへ直接に延び出て
基板側端子６となっている。また、第２基板４ｂ上の第
２電極９ｂは、シール材７の内部に分散した導通材１６
（図２参照）を介して、張出し部４ｃ上の基板側端子６
に接続している。
【００２１】なお、各電極９ａ及び９ｂ並びにそれらか
ら延びる基板側端子６は、実際には極めて狭い間隔で多
数本がそれぞれの基板４ａ及び４ｂの表面全域に形成さ
れるが、図１では構造を分かり易く示すために実際の間
隔よりも広い間隔でそれらの電極等を模式的に図示し、
さらに一部の電極の図示は省略してある。また、液晶が
封入される領域内の電極９ａ及び９ｂは、直線状に形成
されることに限られず、適宜のパターン状に形成される
こともある。
ら延びる基板側端子６は、実際には極めて狭い間隔で多
数本がそれぞれの基板４ａ及び４ｂの表面全域に形成さ
れるが、図１では構造を分かり易く示すために実際の間
隔よりも広い間隔でそれらの電極等を模式的に図示し、
さらに一部の電極の図示は省略してある。また、液晶が
封入される領域内の電極９ａ及び９ｂは、直線状に形成
されることに限られず、適宜のパターン状に形成される
こともある。
【００２２】液晶駆動用ＩＣ１を基板４ａの張出し部４
ｃの上に実装するに際しては、まず、液晶駆動用ＩＣ１
を実装すべき領域であってそのＩＣ１とほぼ同じ面積の
領域であるＩＣ実装領域Ｊに、接着用材料としてのＡＣ
Ｆ（Anisotropic ConductiveFilm ）１７を貼着し、次
いで液晶駆動用ＩＣ１のバンプ２が形成された面、すな
わち能動面１ａをＡＣＦ１７に貼り付けて、液晶駆動用
ＩＣ１をＩＣ実装領域Ｊに仮装着する。
ｃの上に実装するに際しては、まず、液晶駆動用ＩＣ１
を実装すべき領域であってそのＩＣ１とほぼ同じ面積の
領域であるＩＣ実装領域Ｊに、接着用材料としてのＡＣ
Ｆ（Anisotropic ConductiveFilm ）１７を貼着し、次
いで液晶駆動用ＩＣ１のバンプ２が形成された面、すな
わち能動面１ａをＡＣＦ１７に貼り付けて、液晶駆動用
ＩＣ１をＩＣ実装領域Ｊに仮装着する。
【００２３】ＡＣＦ１７は、周知の通り、一対の端子間
を異方性を持たせて電気的に一括接続するために用いら
れる導電性のある高分子フィルムであって、例えば図２
に示すように、熱可塑性又は熱硬化性の樹脂フィルム１
８の中に多数の導電粒子１９を分散させることによって
形成される。
を異方性を持たせて電気的に一括接続するために用いら
れる導電性のある高分子フィルムであって、例えば図２
に示すように、熱可塑性又は熱硬化性の樹脂フィルム１
８の中に多数の導電粒子１９を分散させることによって
形成される。
【００２４】このＡＣＦ１７を挟んで基板張出し部４ｃ
と液晶駆動用ＩＣ１とを熱圧着することにより、液晶駆
動用ＩＣ１のバンプ２と基板張出し部４ｃ上の基板側端
子６との間において単一方向の導電性を持つ接続を実現
する。ここにいう熱圧着とは、接着対象物である液晶駆
動用ＩＣ１と基板張出し部４ｃとの間にＡＣＦ１７を挟
んだ状態でそれら液晶駆動用ＩＣ１と基板張出し部４ｃ
とを加圧して接着することである。
と液晶駆動用ＩＣ１とを熱圧着することにより、液晶駆
動用ＩＣ１のバンプ２と基板張出し部４ｃ上の基板側端
子６との間において単一方向の導電性を持つ接続を実現
する。ここにいう熱圧着とは、接着対象物である液晶駆
動用ＩＣ１と基板張出し部４ｃとの間にＡＣＦ１７を挟
んだ状態でそれら液晶駆動用ＩＣ１と基板張出し部４ｃ
とを加圧して接着することである。
【００２５】液晶駆動用ＩＣ１と基板４ａとを加圧する
ため、本実施形態では、図１に示すように液晶パネル３
をテーブル２３の上に載せた状態で、加圧ヘッド２２を
矢印Ａのように液晶駆動用ＩＣ１へ向けて移動させなが
ら、その加圧ヘッド２２によって液晶駆動用ＩＣ１を基
板４ａの張出し部４ｃへ押し付ける。なお、加圧ヘッド
２２は図示しないヒータによって所定温度に加熱され、
この熱によりＡＣＦ１７が所定温度に加熱される。
ため、本実施形態では、図１に示すように液晶パネル３
をテーブル２３の上に載せた状態で、加圧ヘッド２２を
矢印Ａのように液晶駆動用ＩＣ１へ向けて移動させなが
ら、その加圧ヘッド２２によって液晶駆動用ＩＣ１を基
板４ａの張出し部４ｃへ押し付ける。なお、加圧ヘッド
２２は図示しないヒータによって所定温度に加熱され、
この熱によりＡＣＦ１７が所定温度に加熱される。
【００２６】以上のように構成された液晶パネルに関し
ては、さらに図２に鎖線で示すように、基板４ａ及び基
板４ｂの外側表面にそれぞれ偏光板２１ａ及び２１ｂが
貼着される。液晶駆動用ＩＣ１によって、第１電極９ａ
又は第２電極９ｂのいずれか一方に対して行ごとに走査
電圧を印加し、さらにそれらの電極の他方に対して表示
画像に基づいたデータ電圧を画素ごとに印加することに
より、両電圧の印加によって選択された各画素部分を通
過する光を変調し、もって基板４ａ又は４ｂの外側に文
字、数字等といった像を表示する。
ては、さらに図２に鎖線で示すように、基板４ａ及び基
板４ｂの外側表面にそれぞれ偏光板２１ａ及び２１ｂが
貼着される。液晶駆動用ＩＣ１によって、第１電極９ａ
又は第２電極９ｂのいずれか一方に対して行ごとに走査
電圧を印加し、さらにそれらの電極の他方に対して表示
画像に基づいたデータ電圧を画素ごとに印加することに
より、両電圧の印加によって選択された各画素部分を通
過する光を変調し、もって基板４ａ又は４ｂの外側に文
字、数字等といった像を表示する。
【００２７】本実施形態で用いる液晶駆動用ＩＣ１につ
いて、その能動面１ａを見ると、図３に示す通りであ
る。このＩＣ１では、複数のバンプ２が矩形状の配列パ
ターンで並べられ、その結果、互いに対向する一対の端
子列、すなわちバンプ列Ｒ１及びＲ２が形成されてい
る。また、本実施形態のＩＣ１では、特に、外形Ｇの中
心線Ｌ０と、バンプ列Ｒ１とバンプ列Ｒ２との間の中心
線Ｌ１とが互いに位置的にずれている。
いて、その能動面１ａを見ると、図３に示す通りであ
る。このＩＣ１では、複数のバンプ２が矩形状の配列パ
ターンで並べられ、その結果、互いに対向する一対の端
子列、すなわちバンプ列Ｒ１及びＲ２が形成されてい
る。また、本実施形態のＩＣ１では、特に、外形Ｇの中
心線Ｌ０と、バンプ列Ｒ１とバンプ列Ｒ２との間の中心
線Ｌ１とが互いに位置的にずれている。
【００２８】前記のようにして液晶駆動用ＩＣ１を基板
４ａの張出し部４ｃのＩＣ実装領域Ｊに実装する際、本
実施形態では図２に示すように、加圧ヘッド２２の押圧
中心線Ｌ２が液晶駆動用ＩＣ１の外形中心線Ｌ０ではな
くて、バンプ列間中心線Ｌ１にほぼ一致する状態で加圧
ヘッド２２によって液晶駆動用ＩＣ１を押圧するように
設定されている。
４ａの張出し部４ｃのＩＣ実装領域Ｊに実装する際、本
実施形態では図２に示すように、加圧ヘッド２２の押圧
中心線Ｌ２が液晶駆動用ＩＣ１の外形中心線Ｌ０ではな
くて、バンプ列間中心線Ｌ１にほぼ一致する状態で加圧
ヘッド２２によって液晶駆動用ＩＣ１を押圧するように
設定されている。
【００２９】ここで、加圧ヘッド２２の押圧中心線Ｌ２
は、加圧ヘッド２２の加圧面の中心線とすることがで
き、あるいは、加圧ヘッド２２の押圧力が集中的に作用
する線とすることもできる。
は、加圧ヘッド２２の加圧面の中心線とすることがで
き、あるいは、加圧ヘッド２２の押圧力が集中的に作用
する線とすることもできる。
【００３０】以上のように加圧ヘッド２２の押圧中心線
Ｌ２を液晶駆動用ＩＣ１のバンプ列間中心線Ｌ１に一致
させることにより、本実施形態のようにバンプ列間中心
線Ｌ１と液晶駆動用ＩＣ１の外形中心線Ｌ０とが互いに
位置ズレして形成される場合、すなわちＩＣ１のバンプ
２がＩＣ１の外形中心線Ｌ０に対して偏在する場合で
も、加圧ヘッド１からの加圧力すなわち圧着力を各々の
バンプ２に常にほぼ均一に加えることができ、その結
果、バンプ２の接続信頼性を向上させることができる。
Ｌ２を液晶駆動用ＩＣ１のバンプ列間中心線Ｌ１に一致
させることにより、本実施形態のようにバンプ列間中心
線Ｌ１と液晶駆動用ＩＣ１の外形中心線Ｌ０とが互いに
位置ズレして形成される場合、すなわちＩＣ１のバンプ
２がＩＣ１の外形中心線Ｌ０に対して偏在する場合で
も、加圧ヘッド１からの加圧力すなわち圧着力を各々の
バンプ２に常にほぼ均一に加えることができ、その結
果、バンプ２の接続信頼性を向上させることができる。
【００３１】（その他の実施形態）以上、好ましい実施
形態を挙げて本発明を説明したが、本発明はその実施形
態に限定されるものでなく、請求の範囲に記載した発明
の範囲内で種々に改変できる。
形態を挙げて本発明を説明したが、本発明はその実施形
態に限定されるものでなく、請求の範囲に記載した発明
の範囲内で種々に改変できる。
【００３２】例えば、図１の実施形態では、液晶パネル
を構成する一対の基板の一方にＩＣチップを実装する場
合を例に挙げたが、液晶パネルの基板以外の任意の基
板、例えば、抵抗、コンデンサ、トランジスタその他の
各種電子チップ部品を搭載して成る通常の配線基板の上
にＩＣチップを実装する場合にも本発明を適用できる。
従って当然のことながら、ＩＣチップは液晶駆動用ＩＣ
に限られず、任意の回路構成のＩＣチップとすることが
できる。
を構成する一対の基板の一方にＩＣチップを実装する場
合を例に挙げたが、液晶パネルの基板以外の任意の基
板、例えば、抵抗、コンデンサ、トランジスタその他の
各種電子チップ部品を搭載して成る通常の配線基板の上
にＩＣチップを実装する場合にも本発明を適用できる。
従って当然のことながら、ＩＣチップは液晶駆動用ＩＣ
に限られず、任意の回路構成のＩＣチップとすることが
できる。
【００３３】また、図１では基板上に１つのＩＣチップ
を実装する場合を例に挙げたが、複数のＩＣチップを実
装する場合にも本発明を適用できることはもちろんであ
る。
を実装する場合を例に挙げたが、複数のＩＣチップを実
装する場合にも本発明を適用できることはもちろんであ
る。
【００３４】また、図１では接着用材料としてＡＣＦを
用いたが、これに代えて、エポキシ系、アクリル系、ウ
レタン系等といった各種の非導電性接着剤や、銀ペース
ト等といった等方性の導電ペーストや、ペースト状接着
剤の中に導電粒子を分散させて成るＡＣＡ（Anisotropi
c Conductive Adhesive：異方性導電接着剤）等を接着
用材料として用いることもできる。
用いたが、これに代えて、エポキシ系、アクリル系、ウ
レタン系等といった各種の非導電性接着剤や、銀ペース
ト等といった等方性の導電ペーストや、ペースト状接着
剤の中に導電粒子を分散させて成るＡＣＡ（Anisotropi
c Conductive Adhesive：異方性導電接着剤）等を接着
用材料として用いることもできる。
【００３５】
【発明の効果】本発明に係るＩＣチップの接続方法及び
液晶装置の製造方法によれば、加圧ヘッドの押圧中心が
常にＩＣ側端子の端子列間の中心線にほぼ一致するの
で、加圧ヘッドから複数のＩＣ側端子に加わる押圧力は
全てのＩＣ側端子の個々に関して正確にほぼ均一にな
り、よって、ＩＣ側端子と基板側端子との間の導電接続
の接続信頼性を高く維持することができる。
液晶装置の製造方法によれば、加圧ヘッドの押圧中心が
常にＩＣ側端子の端子列間の中心線にほぼ一致するの
で、加圧ヘッドから複数のＩＣ側端子に加わる押圧力は
全てのＩＣ側端子の個々に関して正確にほぼ均一にな
り、よって、ＩＣ側端子と基板側端子との間の導電接続
の接続信頼性を高く維持することができる。
【図１】本発明に係るＩＣチップの接続方法及び液晶装
置の製造方法の一実施形態を示す斜視図である。
置の製造方法の一実施形態を示す斜視図である。
【図２】図１のＩＩ−ＩＩ線に従って液晶パネル等の断
面構造を示す断面図である。
面構造を示す断面図である。
【図３】ＩＣチップの一例の能動面を示す平面図であ
る。
る。
【図４】従来のＩＣチップの一例を示す平面図である。
１ 液晶駆動用ＩＣ １ａ 能動面 ２ バンプ（ＩＣ側端子） ３ 液晶パネル ４ａ，４ｂ 基板 ４ｃ 基板張出し部 ６ 基板側端子 ７ シール材 ７ａ 液晶注入口 ９ａ，９ｂ 電極 １４ 液晶 １７ ＡＣＦ（接着用材料） ２２ 加圧ヘッド ２３ テーブル Ｇ ＩＣチップの外形 Ｊ ＩＣ実装領域 Ｌ０ ＩＣチップの外形中心線 Ｌ１ ＩＣチップのバンプ列間中心線 Ｌ２ 加圧ヘッドの押圧中心線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H088 FA18 FA30 HA01 HA02 HA05 HA06 MA20 2H092 GA48 GA55 GA60 HA04 MA31 MA32 MA35 NA29 PA01 PA06 5F044 KK01 KK12 LL00 LL07 LL09 LL11 LL15 QQ02 5G435 AA14 AA16 BB12 EE33 EE37 EE42 FF00 KK05 KK10
Claims (8)
- 【請求項１】 ＩＣチップに設けられたＩＣ側端子と、
基板に設けられた基板側端子とを導電接続するＩＣチッ
プの接続方法であって、 前記ＩＣ側端子は互いに対向する一対の端子列を形成し
且つその端子列間の中心線は前記ＩＣチップの外形中心
線からずれている構造のＩＣチップの接続方法におい
て、 前記ＩＣチップと前記基板との間に接着用材料を介在さ
せ、 加圧ヘッドの押圧中心線が前記ＩＣ側端子列間の中心線
にほぼ一致する状態でその加圧ヘッドによって前記ＩＣ
チップを押圧することを特徴とするＩＣチップの接続方
法。 - 【請求項２】 請求項１において、前記接着用材料は非
導電性接着剤であり、前記ＩＣ側端子と前記基板側端子
とは互いに直接に接触することを特徴とするＩＣチップ
の接続方法。 - 【請求項３】 請求項１において、前記接着用材料は樹
脂フィルムの中に導電粒子を分散させて成る異方性導電
膜であり、前記ＩＣ側端子と前記基板側端子とは前記導
電粒子を通して導電接続することを特徴とするＩＣチッ
プの接続方法。 - 【請求項４】 請求項１において、前記接着用材料は等
方性導電ペーストであり、前記ＩＣ側端子と前記基板側
端子とはその等方性導電ペーストを通して導電接続する
ことを特徴とするＩＣチップの接続方法。 - 【請求項５】 ＩＣチップに設けられたＩＣ側端子と、
基板に設けられた基板側端子とを導電接続する液晶装置
の製造方法であって、 前記ＩＣ側端子は互いに対向する一対の端子列を形成し
且つその端子列間の中心線は前記ＩＣチップの外形中心
線からずれている構造の液晶装置の製造方法において、 前記ＩＣチップと前記基板との間に接着用材料を介在さ
せ、 加圧ヘッドの押圧中心線が前記ＩＣ側端子列間の中心線
にほぼ一致する状態でその加圧ヘッドによって前記ＩＣ
チップを押圧することを特徴とする液晶装置の製造方
法。 - 【請求項６】 請求項５において、前記接着用材料は非
導電性接着剤であり、前記ＩＣ側端子と前記基板側端子
とは互いに直接に接触することを特徴とする液晶装置の
製造方法。 - 【請求項７】 請求項５において、前記接着用材料は樹
脂フィルムの中に導電粒子を分散させて成る異方性導電
膜であり、前記ＩＣ側端子と前記基板側端子とは前記導
電粒子を通して導電接続することを特徴とする液晶装置
の製造方法。 - 【請求項８】 請求項５において、前記接着用材料は等
方性導電ペーストであり、前記ＩＣ側端子と前記基板側
端子とはその等方性導電ペーストを通して導電接続する
ことを特徴とする液晶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14971299A JP3649042B2 (ja) | 1999-05-28 | 1999-05-28 | Ｉｃチップの接続方法及び液晶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14971299A JP3649042B2 (ja) | 1999-05-28 | 1999-05-28 | Ｉｃチップの接続方法及び液晶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340613A true JP2000340613A (ja) | 2000-12-08 |
| JP3649042B2 JP3649042B2 (ja) | 2005-05-18 |
Family
ID=15481183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14971299A Expired - Fee Related JP3649042B2 (ja) | 1999-05-28 | 1999-05-28 | Ｉｃチップの接続方法及び液晶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3649042B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453152B1 (ko) * | 2000-12-25 | 2004-10-15 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| US6963385B2 (en) | 2001-05-09 | 2005-11-08 | Seiko Epson Corporation | Electrooptic device, driving IC, and electronic apparatus |
| US7901768B2 (en) | 2003-09-12 | 2011-03-08 | Sony Corporation | Multilayer anisotropic conductive adhesive and connection structure using the same |
| WO2015093212A1 (ja) * | 2013-12-20 | 2015-06-25 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
| JP2015122366A (ja) * | 2013-12-20 | 2015-07-02 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
| JP2016039292A (ja) * | 2014-08-08 | 2016-03-22 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
| CN106664804A (zh) * | 2014-07-22 | 2017-05-10 | 迪睿合株式会社 | 连接体及连接体的制造方法 |
| JP2019021947A (ja) * | 2018-11-08 | 2019-02-07 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
-
1999
- 1999-05-28 JP JP14971299A patent/JP3649042B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453152B1 (ko) * | 2000-12-25 | 2004-10-15 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| US6963385B2 (en) | 2001-05-09 | 2005-11-08 | Seiko Epson Corporation | Electrooptic device, driving IC, and electronic apparatus |
| US7167227B2 (en) | 2001-05-09 | 2007-01-23 | Seiko Epson Corporation | Electrooptic device, driving IC, and electronic apparatus |
| US7901768B2 (en) | 2003-09-12 | 2011-03-08 | Sony Corporation | Multilayer anisotropic conductive adhesive and connection structure using the same |
| KR102423319B1 (ko) * | 2013-12-20 | 2022-07-21 | 데쿠세리아루즈 가부시키가이샤 | 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 |
| KR102471283B1 (ko) * | 2013-12-20 | 2022-11-25 | 데쿠세리아루즈 가부시키가이샤 | 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 |
| CN110246767B (zh) * | 2013-12-20 | 2024-01-12 | 迪睿合株式会社 | 电子部件、连接体、连接体的制造方法及电子部件的连接方法 |
| CN105814675A (zh) * | 2013-12-20 | 2016-07-27 | 迪睿合株式会社 | 电子部件、连接体、连接体的制造方法及电子部件的连接方法 |
| KR20160098223A (ko) * | 2013-12-20 | 2016-08-18 | 데쿠세리아루즈 가부시키가이샤 | 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 |
| KR102514158B1 (ko) * | 2013-12-20 | 2023-03-27 | 데쿠세리아루즈 가부시키가이샤 | 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 |
| KR20220163496A (ko) * | 2013-12-20 | 2022-12-09 | 데쿠세리아루즈 가부시키가이샤 | 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 |
| JP2015122366A (ja) * | 2013-12-20 | 2015-07-02 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
| CN110246767A (zh) * | 2013-12-20 | 2019-09-17 | 迪睿合株式会社 | 电子部件、连接体、连接体的制造方法及电子部件的连接方法 |
| KR102373907B1 (ko) * | 2013-12-20 | 2022-03-15 | 데쿠세리아루즈 가부시키가이샤 | 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 |
| KR20220036991A (ko) * | 2013-12-20 | 2022-03-23 | 데쿠세리아루즈 가부시키가이샤 | 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 |
| WO2015093212A1 (ja) * | 2013-12-20 | 2015-06-25 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
| KR20220107072A (ko) * | 2013-12-20 | 2022-08-01 | 데쿠세리아루즈 가부시키가이샤 | 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 |
| US10373927B2 (en) | 2014-07-22 | 2019-08-06 | Dexerials Corporation | Connection body and method of manufacturing connection body |
| CN106664804A (zh) * | 2014-07-22 | 2017-05-10 | 迪睿合株式会社 | 连接体及连接体的制造方法 |
| JP2016039292A (ja) * | 2014-08-08 | 2016-03-22 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
| JP2019021947A (ja) * | 2018-11-08 | 2019-02-07 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3649042B2 (ja) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8013454B2 (en) | Wiring substrate and display device including the same | |
| JP3815149B2 (ja) | 部品実装方法および電気光学装置の製造方法 | |
| JP3649042B2 (ja) | Ｉｃチップの接続方法及び液晶装置の製造方法 | |
| US20050185127A1 (en) | Method of manufacturing liquid crystal display | |
| JP3543676B2 (ja) | マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器 | |
| KR101981173B1 (ko) | 표시 장치용 본딩 장치 및 그 방법 | |
| US6781662B1 (en) | Compression-bond connection substrate, liquid crystal device, and electronic equipment | |
| JP2005167274A (ja) | 半導体装置、半導体装置の製造方法並びに液晶表示装置 | |
| JP2893070B2 (ja) | 液晶電気光学装置 | |
| JP2002341786A (ja) | プリント配線基板、及びこれを用いる平面表示装置の製造方法 | |
| JP3769995B2 (ja) | 液晶装置の製造方法 | |
| JP3656488B2 (ja) | 半導体装置及び半導体装置の実装方法並びに電気光学装置の製造方法 | |
| JP2000111939A (ja) | 液晶表示素子 | |
| JP2003152019A (ja) | 電極端子の接続構造及びその構造を用いた液晶表示装置 | |
| JP2995392B2 (ja) | 液晶電気光学装置 | |
| JPH10319419A (ja) | 液晶表示装置 | |
| JP2995390B2 (ja) | 液晶電気光学装置 | |
| JP2003140564A (ja) | 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器 | |
| JP2005077980A (ja) | 液晶表示装置の製法 | |
| JP2003203945A (ja) | 配線基板およびこれを用いた表示装置 | |
| JP3794143B2 (ja) | 表示パネルの製造方法 | |
| KR200208176Y1 (ko) | 액정 디스플레이의 회로부 연결구조 | |
| JP2001154217A (ja) | 液晶装置及びその製造方法 | |
| JP3820812B2 (ja) | Ｉｃチップの実装構造、液晶装置及び電子機器 | |
| JP3658976B2 (ja) | 異方性導電膜の貼付方法および液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |