JP6434210B2 - 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 - Google Patents

電子部品、接続体、接続体の製造方法及び電子部品の接続方法 Download PDF

Info

Publication number
JP6434210B2
JP6434210B2 JP2013264377A JP2013264377A JP6434210B2 JP 6434210 B2 JP6434210 B2 JP 6434210B2 JP 2013264377 A JP2013264377 A JP 2013264377A JP 2013264377 A JP2013264377 A JP 2013264377A JP 6434210 B2 JP6434210 B2 JP 6434210B2
Authority
JP
Japan
Prior art keywords
output
input
area
electronic component
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013264377A
Other languages
English (en)
Other versions
JP2015122366A (ja
Inventor
堅一 平山
堅一 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013264377A priority Critical patent/JP6434210B2/ja
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to KR1020227024835A priority patent/KR102471283B1/ko
Priority to KR1020227007789A priority patent/KR102423319B1/ko
Priority to CN201480069902.9A priority patent/CN105814675B/zh
Priority to CN201910207728.4A priority patent/CN110246767B/zh
Priority to KR1020167015166A priority patent/KR102373907B1/ko
Priority to PCT/JP2014/080406 priority patent/WO2015093212A1/ja
Priority to KR1020227040690A priority patent/KR102514158B1/ko
Publication of JP2015122366A publication Critical patent/JP2015122366A/ja
Application granted granted Critical
Publication of JP6434210B2 publication Critical patent/JP6434210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、接着剤を介して回路基板上に接続される電子部品、回路基板上に電子部品が接続された接続体、接続体の製造方法及び電子部品の接続方法に関し、特に、回路基板への実装面に複数のバンプ電極が非対称に配置されている電子部品と、この電子部品が接続された接続体、接続体の製造方法及び電子部品の接続方法に関する。
従来、各種電子機器の回路基板にＩＣチップやＬＳＩチップ等の電子部品が接続された接続体が提供されている。近年、各種電子機器においては、ファインピッチ化、軽量薄型化等の観点から、電子部品として、実装面に突起状の電極であるバンプが配列されたＩＣチップやＬＳＩチップを用いて、これらＩＣチップ等の電子部品を直接回路基板上に実装するいわゆるＣＯＢ（chip on board）や、ＣＯＧ（chip on glass）が採用されている。
ＣＯＢ接続やＣＯＧ接続においては、回路基板の端子部上に、異方性導電フィルムを介してＩＣチップが熱圧着されている。異方性導電フィルムは、熱硬化型のバインダー樹脂に導電性粒子を混ぜ込んでフィルム状としたもので、２つの導体間で加熱圧着されることにより導電粒子で導体間の電気的導通がとられ、バインダー樹脂にて導体間の機械的接続が保持される。異方性導電フィルムを構成する接着剤としては、通常、信頼性の高い熱硬化性の接着剤を用いるようになっている。また一方で、光硬化性樹脂による接続や、熱硬化と光硬化を併用した接続方法も用いられているが、ツールにより加圧する場合において、熱硬化性接着剤と同様の問題を含むと想定される。
バンプ付きＩＣチップ５０は、例えば図５（ａ）に示すように、回路基板の実装面に、一方の側縁５０ａに沿って入力バンプ５１が一列で配列された入力バンプ領域５２が形成され、一方の側縁５０ａと対向する他方の側縁５０ｂに沿って出力バンプ５３が二列の千鳥状に配列された出力バンプ領域５４が設けられている。バンプ配列はＩＣチップの種類によって様々であるが、一般に、従来のバンプ付きＩＣチップは、入力バンプ５１の数よりも出力バンプ５３の数が多く、入力バンプ領域５２の面積よりも出力バンプ領域５４の面積が広くなり、また入力バンプ５１の形状が出力バンプ５３の形状よりも大きく形成されている。
そして、ＣＯＧ実装では、異方性導電フィルム５５を介して回路基板５６の電極端子５７上にＩＣチップ５０が搭載された後、熱圧着ヘッド５８によりＩＣチップ５０の上から加熱押圧する。この熱圧着ヘッド５８による熱加圧によって、異方性導電フィルム５５のバインダー樹脂が溶融して各入出力バンプ５１，５３と回路基板５６の電極端子５７との間から流動するとともに、各入出力バンプ５１，５３と回路基板５６の電極端子５７との間に導電性粒子が挟持され、この状態でバインダー樹脂が熱硬化する。これにより、ＩＣチップ５０は、回路基板５６上に電気的、機械的に接続される。
特開２００４−２１４３７３号公報
ここで、上述したように、バンプ付きＩＣチップ５０等の電子部品は、実装面に形成された入力バンプ５１と出力バンプ５３との各バンプ配列及び大きさが異なり、入力バンプ領域５２と出力バンプ領域５４とに面積差を有する。また、電子部品は、入力バンプ領域５２と出力バンプ領域５４とが実装面において非対称に配置されている。
そのため、従来のＣＯＢ接続やＣＯＧ接続においては、熱圧着ヘッド５８による入力バンプ５１と出力バンプ５３に掛かる押圧力が不均一となり、例えば出力バンプ領域５４においては、他方の側縁５０ｂ側に配列された出力バンプ５３と、実装面の内側に配列された出力バンプ５３とで、圧力差が生じ得る。
また、熱圧着ヘッド５８による圧力が入力バンプ領域５２と出力バンプ領域５４との各内側縁に偏重することにより、出力バンプ領域５４においては、他方の側縁５０ｂ側に配列された出力バンプ５３への圧力が弱くなり、導電性粒子の押し込みが不足して導通不良を起こす恐れがある。
このような問題を解決するために、信号等の入出力には使用しないいわゆるダミーバンプを形成し、熱圧着ヘッドからＩＣチップ全面にかかる応力を分散させ均一化させることがなされている。しかし、この手法でも応力の支点が増えることで、技術的難易度は高くなる。また、ダミーバンプを形成するためには、電子部品の製造工数が増加し、また、よけいに材料コストも必要となってしまうため、ダミーバンプを使用しない構成が望まれる。
そこで、本発明は、入力バンプ領域と出力バンプ領域とが面積差を有するとともに非対称に配置されている電子部品において、熱圧着ヘッドによる圧力差を解消し接続信頼性を向上することができる電子部品、接続体、接続体の製造方法及び接続方法を提供することを目的とする。
上述した課題を解決するために、本発明に係る電子部品は、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ非対称に配置され、上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の４％以上３０％以下の距離だけ、近接する上記一方又は他方の側縁から内側に形成されているものである。
また、本発明に係る接続体は、電子部品が接着剤を介して回路基板上に配置され、加圧ツールで加圧されることにより、上記電子部品が上記回路基板上に接続された接続体において、上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の４％以上３０％以下の距離だけ、近接する上記一方又は他方の側縁から内側に形成されているものである。
また、本発明に係る接続体の製造方法は、接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する接続体の製造方法において、上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の４％以上３０％以下の距離だけ、近接する上記一方又は他方の側縁から内側に形成されているものである。
また、本発明に係る接続方法は、接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する電子部品の接続方法において、上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の４％以上３０％以下の距離だけ、近接する上記一方又は他方の側縁から内側に形成されているものである。
本発明によれば、大面積のバンプ領域を実装面の幅に対して所定の割合だけ、側縁から内側に形成することにより、当該バンプ領域の幅方向に亘って形成されている圧力勾配が緩やかに均され、当該側縁側において熱圧着ヘッドによる押圧力が不足する事態を防止する。これにより、電子部品は、当該側縁側のバンプにおいても回路基板に形成された電極端子との間で確実に導電性粒子を挟持し、導通性を確保することができる。
図１は、本発明に係る電子部品の実装面を示す平面図である。 図２は、電子部品が接続された接続体を示す断面図である。 図３は、ダミーバンプを設けた本発明に係る電子部品の実装面を示す平面図である。 図４は、異方性導電フィルムを示す断面図である。 図５は、従来の電子部品の実装面を示す平面図である。
以下、本発明が適用された電子部品、接続体、接続体の製造方法及び接続方法について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。また、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることがある。具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
本発明が適用された電子部品は、接着剤を介して回路基板上に配置され、熱圧着ヘッドで加圧されることにより回路基板上に接続される電子部品であり、例えばドライバＩＣやシステムＬＳＩ等のパッケージ化された電子部品である。以下では、電子部品として、ＩＣチップ１を例に説明する。
図１に示すように、ＩＣチップ１の回路基板上に接続される実装面２は、略矩形状をなし、長さ方向となる相対向する一対の側縁２ａ，２ｂに沿って、出力バンプ３が配列された出力バンプ領域４及び入力バンプ５が配列された入力バンプ領域６が形成されている。ＩＣチップ１は、出力バンプ領域４が実装面２の一方の側縁２ａ側に形成され、入力バンプ領域６が実装面２の他方の側縁２ｂ側に形成されている。これにより、ＩＣチップ１は、実装面２の幅方向に亘って出力バンプ領域４と入力バンプ領域６とが離間して形成されている。
出力バンプ領域４には、例えば同一形状に形成された複数の出力バンプ３が、実装面２の長手方向に沿って３列で千鳥状に配列されている。また、入力バンプ領域６には、例えば同一形状に形成された複数の入力バンプ５が、実装面２の長手方向に沿って１列で配列されている。なお、入力バンプ５は、出力バンプ３よりも大きく形成される。これにより、ＩＣチップ１は、出力バンプ領域４と入力バンプ領域６とが面積差を有するとともに、実装面２において非対称に配置されている。なお、出力バンプ領域４に配列されている各出力バンプ３は、それぞれ同一の寸法で形成されることが好ましい。同様に、入力バンプ領域６に配列されている各入力バンプ５は、それぞれ同一の寸法で形成されることが好ましい。
［大面積バンプ領域のオフセット］
本発明に係るＩＣチップ１では、出力バンプ領域４が、一方の側縁２ａと他方の側縁２ｂとの間に亘るＩＣ幅Ｗに対して所定の割合だけ、一方の側縁２ａから内側に形成されている。これにより、ＩＣチップ１は、後述する熱圧着ヘッド１７によって回路基板１４上に加熱押圧された場合に、押圧力が出力バンプ領域４の内側に偏在することを防止し、一方の側縁２ａ側に配列されている出力パンプ３に対しても適正な押圧力を掛けることができる。
すなわち、ＩＣチップ１は、出力バンプ領域４と入力バンプ領域６とに面積差を有するとともに実装面２において非対称に配置されているため、熱圧着ヘッド１７によって実装面２の全面に対して圧力を掛けられると、出力バンプ３が複数列で配列されることにより幅方向に亘って大面積に形成されている出力バンプ領域４においては、入力バンプ領域６と対峙する内側縁における押圧力が強まり実装面２の一方の側縁２ａ側にかけて押圧力が弱まる圧力勾配となり、一方の側縁２ａ側に配列されている出力バンプ３に対する押圧力が不足する。これにより、導電性粒子の押し込みが不足することにより、特にバンプの外縁領域において出力バンプ３の導通抵抗が高くなる恐れがあった。
そこで、ＩＣチップ１は、出力バンプ領域４を実装面２の幅に対して所定の割合だけ、一方の側縁２ａから内側に形成することにより、出力バンプ領域４の幅方向に亘って形成されている圧力勾配が緩やかに均され、当該一方の側縁２ａ側において熱圧着ヘッド１７による押圧力が不足する事態を防止する。これにより、ＩＣチップ１は、当該一方の側縁２ａ側の出力バンプ３においても回路基板１４に形成された電極端子１５との間で確実に導電性粒子を挟持し、導通性を確保することができる。
この一方の側縁２ａから出力バンプ領域４までの距離Ａは、実装面２の相対向する側縁２ａ２ｂ間に亘るＩＣ幅Ｗに対して４％以上の距離とすることが好ましい。出力バンプ領域４を、ＩＣ幅Ｗに対して４％以上の距離だけ、一方の側縁２ａから内側に形成することにより、面積差を有する出力バンプ領域４と入力バンプ領域６とが非対称に配置されている実装面２に対して熱圧着ヘッド１７が均等に圧力を掛けた場合にも、第１の側縁２ａ側に配置された出力バンプ３まで十分に押圧力が伝わる。しかし、一方の側縁２ａから出力バンプ３までの距離Ａが、ＩＣ幅Ｗに対して４％未満であると、熱圧着ヘッド１７による押圧力が一方の側縁２ａ側の出力バンプ３まで十分に伝わらずに導電性粒子の押し込み不足による導通不良が起きる危険がある。
また、距離Ａが大きくなりすぎるとＩＣチップ１全面への圧力の均一化に齟齬をきたし、圧力の不均衡を別に誘発する恐れが生じる。そのため、距離Ａは３０％以内が好ましく、より好ましくは２０％以内であり、更により好ましくは１５％以内である。
［距離Ａ＞距離Ｂ］
なお、ＩＣチップ１は、相対的に大面積の出力バンプ領域４の一方の側縁２ａからの距離Ａが、入力バンプ領域６の他方の側縁２ｂからの距離Ｂよりも長いことが好ましい。すなわち、比較的小面積の入力バンプ領域６の他方の側縁２ｂからの距離Ｂが大面積の出力バンプ領域４の一方の側縁２ａからの距離Ａよりも長いと、出力バンプ領域４における幅方向にわたる圧力勾配が大きくされ、一方の側縁２ａ側の出力バンプ３における導電性粒子の押し込み不足の解消を阻害してしまう。
また、入力バンプ５が一列で配列されることにより比較的小面積の入力バンプ領域６においては、出力バンプ領域４との面積差及び非対称配置によっても熱圧着ヘッド１７による押圧力が偏在することによる押し込み不足の危険が少ないことから、実装面２の他方の側縁２ｂからの距離Ｂが短くとも問題はない。
［大面積の入力バンプ領域６をオフセット］
なお、ＩＣチップ１は、実装面２の入出力バンプの構成は適宜設計することができる。ＩＣチップ１は、上述したように出力バンプ３を幅方向に複数配列することにより相対的に大面積化させた出力バンプ領域４を形成したが、反対に、入力バンプ５を幅方向に複数配列することにより相対的に入力バンプ領域６を大面積化させてもよい。
入力バンプ領域６を相対的に大面積化した場合は、ＩＣチップ１は、入力バンプ領域６を、ＩＣ幅Ｗに対して所定の割合、好ましくはＩＣ幅Ｗの４％以上の距離、他方の側縁２ｂから内側に形成させる。また、この場合、相対的に大面積の入力バンプ領域６の他方の側縁２ｂからの距離Ｂが、出力バンプ領域４の一方の側縁２ａからの距離Ａよりも長いことが好ましい。
なお、入力バンプ領域６を他方の側縁２ｂからＩＣ幅Ｗの４％以上内側に形成した場合、図２に示すように、隣接して回路基板１４上にフレキシブル基板１６が異方性導電フィルム１０を介して接続される際に、入力バンプ５と電極端子１５との接続位置がフレキシブル基板１６を熱加圧する熱圧着ヘッド１７から離間される。したがって、ＩＣチップ１の接続後における熱圧着ヘッド１７からの放熱による接続性の悪化を防止することができる。
［ダミーバンプ］
なお、図３に示すように、ＩＣチップ１は、出力バンプ領域４と入力バンプ領域６との間に、信号等の入出力には使用しないいわゆるダミーバンプ１８が配列されたダミーバンプ領域１９を適宜設けてもよい。
［接着剤］
なお、ＩＣチップ１を回路基板１４に接続する接着剤としては、異方性導電フィルム１０（ＡＣＦ：Anisotropic Conductive Film）を好適に用いることができる。異方性導電フィルム１０は、図４に示すように、通常、基材となる剥離フィルム１１上に導電性粒子１２を含有するバインダー樹脂層（接着剤層）１３が形成されたものである。異方性導電フィルム１０は、図２に示すように、回路基板１４に形成された電極端子１５とＩＣチップ１との間にバインダー樹脂層１３を介在させることで、回路基板１４とＩＣチップ１とを接続し、導通させるために用いられる。
バインダー樹脂層１３の接着剤組成物は、例えば膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダー成分からなる。
膜形成樹脂としては、平均分子量が１００００〜８００００程度の樹脂が好ましく、特にエポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が好ましい。
熱硬化性樹脂としては特に限定されず、例えば市販のエポキシ樹脂やアクリル樹脂等を用いることができる。
エポキシ樹脂としては、特に限定されないが、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、２種以上の組み合わせであってもよい。
アクリル樹脂としては、特に制限はなく、目的に応じてアクリル化合物、液状アクリレート等を適宜選択することができる。例えば、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、エポキシアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジメチロールトリシクロデカンジアクリレート、テトラメチレングリコールテトラアクリレート、２−ヒドロキシ−１，３−ジアクリロキシプロパン、２，２−ビス[４−（アクリロキシメトキシ）フェニル]プロパン、２，２−ビス[４−（アクリロキシエトキシ）フェニル]プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス（アクリロキシエチル）イソシアヌレート、ウレタンアクリレート、エポキシアクリレート等を挙げることができる。なお、アクリレートをメタクリレートにしたものを用いることもできる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
潜在性硬化剤としては、特に限定されないが、加熱硬化型の硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種（カチオンやアニオン、ラジカル）を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、２種以上の混合体であってもよい。ラジカル重合開始剤としては、公知のものを使用することができ、中でも有機過酸化物を好ましく使用することができる。
シランカップリング剤としては、特に限定されないが、例えば、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。
［導電性粒子］
バインダー樹脂層１３に含有される導電性粒子１２としては、異方性導電フィルムにおいて使用されている公知の何れの導電性粒子を挙げることができる。すなわち、導電性粒子としては、例えば、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラス、セラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いは、これらの粒子の表面に更に絶縁薄膜をコートしたもの等が挙げられる。樹脂粒子の表面に金属をコートしたものである場合、樹脂粒子としては、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン（ＡＳ）樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。
バインダー樹脂層１３を構成する接着剤組成物は、このように膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する場合に限定されず、通常の異方性導電フィルムの接着剤組成物として用いられる何れの材料から構成されるようにしてもよい。
バインダー樹脂層１３を支持する剥離フィルム１１は、例えば、ＰＥＴ（Poly Ethylene Terephthalate）、ＯＰＰ（Oriented Polypropylene）、ＰＭＰ（Poly-4-methylpentene-1）、ＰＴＦＥ（Polytetrafluoroethylene）等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム１０の乾燥を防ぐとともに、異方性導電フィルム１０の形状を維持する。
異方性導電フィルム１０は、何れの方法で作製するようにしてもよいが、例えば以下の方法によって作製することができる。膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤、導電性粒子等を含有する接着剤組成物を調整する。調整した接着剤組成物をバーコーター、塗布装置等を用いて剥離フィルム１１上に塗布し、オーブン等によって乾燥させることにより、剥離フィルム１１にバインダー樹脂層１３が支持された異方性導電フィルム１０を得る。
また、上述の実施の形態では、接着剤として、バインダー樹脂層１３に適宜導電性粒子１２を含有した熱硬化性樹脂組成物をフィルム状に成形した接着フィルムを例に説明したが、本発明に係る接着剤は、これに限定されず、例えばバインダー樹脂層１３のみからなる絶縁性接着フィルムでもよい。また、本発明に係る接着剤は、バインダー樹脂層１３のみからなる絶縁性接着剤層と導電性粒子１２を含有したバインダー樹脂層１３からなる導電性粒子含有層とを積層した構成とすることができる。また、接着剤は、このようなフィルム成形されてなる接着フィルムに限定されず、バインダー樹脂組成物に導電性粒子１２が分散された導電性接着ペースト、あるいはバインダー樹脂組成物のみからなる絶縁性接着ペーストとしてもよい。本発明に係る接着剤は、上述したいずれの形態をも包含するものである。
［接続工程］
次いで、回路基板１４にＩＣチップ１を接続する接続工程について説明する。先ず、回路基板１４の電極端子１５が形成された実装部上に異方性導電フィルム１０を仮貼りする。次いで、この回路基板１４を接続装置のステージ上に載置し、回路基板１４の実装部上に異方性導電フィルム１０を介してＩＣチップ１を配置する。
次いで、バインダー樹脂層１３を硬化させる所定の温度に加熱された熱圧着ヘッド１７によって、所定の圧力、時間でＩＣチップ１上から熱加圧する。これにより、異方性導電フィルム１０のバインダー樹脂層１３は流動性を示し、ＩＣチップ１の実装面２と回路基板１４の実装部の間から流出するとともに、バインダー樹脂層１３中の導電性粒子１２は、ＩＣチップ１の出力バンプ３及び入力バンプ５と回路基板１４の電極端子１５との間に挟持されて押し潰される。
このとき、本発明が適用されたＩＣチップ１によれば、出力バンプ領域４をＩＣ幅Ｗに対して４％以上の距離だけ、一方の側縁２ａから内側に形成することにより、出力バンプ領域４の幅方向に亘って形成されている圧力勾配が均され、熱圧着ヘッド１７による押圧力が出力バンプ領域４全域において略均等に加わり、当該一方の側縁２ａ側において押圧力が不足する事態が防止されている。
その結果、出力バンプ３及び入力バンプ５と回路基板１４の電極端子１５との間で導電性粒子１２を挟持することにより電気的に接続され、この状態で熱圧着ヘッド１７によって加熱されたバインダー樹脂が硬化する。したがって、ＩＣチップ１は、当該一方の側縁２ａ側の出力バンプ３においても回路基板１４に形成された電極端子１５との間で確実に導通性を確保することができる。
出力バンプ３及び入力バンプ５と電極端子１５との間にない導電性粒子１２は、バインダー樹脂に分散されており、電気的に絶縁した状態を維持している。これにより、ＩＣチップ１の出力バンプ３及び入力バンプ５と回路基板１４の電極端子１５との間のみで電気的導通が図られる。なお、バインダー樹脂として、ラジカル重合反応系の速硬化タイプのものを用いることで、短い加熱時間によってもバインダー樹脂を速硬化させることができる。また、異方性導電フィルム１０としては、熱硬化型に限らず、加圧接続を行うものであれば、光硬化型もしくは光熱併用型の接着剤を用いてもよい。
次いで、本発明の実施例について説明する。本実施例では、出力バンプ領域及び入力バンプ領域に面積差を有するとともに実装面に非対称に配置されたＩＣチップを用い、異方性導電フィルムを介して回路基板上に接続した接続体サンプルを製造した。実施例及び比較例に係るＩＣチップは、ＩＣ幅及び実装面の一方の側縁２ａから出力バンプ領域までの距離Ａを異ならせ、それぞれ接続体サンプルにおける出力バンプ及び入力バンプの導通抵抗値を測定、評価した。
実施例及び比較例に係るＩＣチップは、略矩形状の実装面２の長さ方向となる相対向する一対の側縁２ａ，２ｂに沿って、出力バンプ３が配列された出力バンプ領域４及び入力バンプ５が配列された入力バンプ領域６が形成されている。ＩＣチップ１は、出力バンプ領域４が実装面２の一方の側縁２ａ側に形成され、入力バンプ領域６が実装面２の他方の側縁２ｂ側に形成されている。これにより、ＩＣチップ１は、実装面の幅方向に亘って出力バンプ領域４と入力バンプ領域６とが離間して形成されている（図１参照）。
出力バンプ領域４には、同一形状に形成された複数の出力バンプ３が、実装面２の長手方向に沿って３列で千鳥状に配列されている。出力バンプ領域４に形成されている出力バンプを列毎に分け、一方の側縁２ａ側から順に出力バンプ列３Ａ、３Ｂ、３Ｃとする。各列に形成されている出力バンプ３は矩形状をなし（面積：１４３７．５μｍ２、幅：１２．５μｍ、長さ：１１５μｍ）、出力バンプ列３Ａ、３Ｂ、３Ｃ毎に１２７６個配列されている。各バンプ列３Ａ、３Ｂ、３Ｃにおける出力バンプ３の全面積は、それぞれ１８３４２５０μｍ２である。出力バンプ領域４の全面積は、１２９１９５００μｍ２（幅：３１９００μｍ、長さ：４０５μｍ）である。
また、入力バンプ領域６には、同一形状に形成された複数の入力バンプ５が、実装面２の長手方向に沿って１列で配列されている。入力バンプ領域６に形成されている１列の入力バンプ列を、入力バンプ列５Ａとする。入力バンプ列５Ａに配列されている入力バンプ５は、矩形状をなし（面積：３６００μｍ２、幅：４５．０μｍ、長さ：８０μｍ）、５１５個配列されている。入力バンプ列５Ａにおける入力バンプ５の全面積は、１８５４０００μｍ２である。入力バンプ領域６の全面積は、２５５３０４０μｍ２（幅：３１９１３μｍ、長さ：８０μｍ）である。
実施例１に係るＩＣチップは、実装面２の相対向する側縁２ａ，２ｂ間に亘るＩＣ幅Ｗが１．５ｍｍ、入出力バンプ３，５の配列方向となるＩＣ長さが３２ｍｍである。また、一方の側縁２ａから出力バンプ領域４までの距離Ａは１５０μｍであり、ＩＣ幅Ｗ（１．５ｍｍ）に対する１０％の距離である。また、実施例１に係るＩＣチップは、出力バンプ領域４と入力バンプ領域６との間にダミーバンプ領域は設けず、また、他方の側縁２ｂから入力バンプ領域６までの距離Ｂは５０μｍである。
実施例２に係るＩＣチップは、一方の側縁２ａから出力バンプ領域４までの距離Ａを１００μｍとした他は実施例１と同じ条件とした。実施例２における距離Ａは、ＩＣ幅Ｗ（１．５ｍｍ）に対して６．６％の距離となる。
実施例３に係るＩＣチップは、一方の側縁２ａから出力バンプ領域４までの距離Ａを７５μｍとした他は実施例１と同じ条件とした。実施例３における距離Ａは、ＩＣ幅Ｗ（１．５ｍｍ）に対して５．０％の距離となる。
実施例４に係るＩＣチップは、一方の側縁２ａから出力バンプ領域４までの距離Ａを６２．５μｍとした他は実施例１と同じ条件とした。実施例４における距離Ａは、ＩＣ幅Ｗ（１．５ｍｍ）に対して４．２％の距離となる。
実施例５に係るＩＣチップは、実装面２の相対向する側縁２ａ，２ｂ間に亘るＩＣ幅Ｗが２．０ｍｍ、入出力バンプ３，５の配列方向となるＩＣ長さが３２ｍｍである。また、一方の側縁２ａから出力バンプ領域４までの距離Ａは８３μｍであり、ＩＣ幅Ｗ（２．０ｍｍ）に対する４．２％の距離である。また、実施例５に係るＩＣチップは、出力バンプ領域４と入力バンプ領域６との間にダミーバンプ領域は設けず、また、他方の側縁２ｂから入力バンプ領域６までの距離Ｂは５０μｍである。
実施例６に係るＩＣチップは、実装面２の相対向する側縁２ａ，２ｂ間に亘るＩＣ幅Ｗが３．０ｍｍ、入出力バンプ３，５の配列方向となるＩＣ長さが３２ｍｍである。また、一方の側縁２ａから出力バンプ領域４までの距離Ａは１２５μｍであり、ＩＣ幅Ｗ（３．０ｍｍ）に対する４．２％の距離である。また、実施例６に係るＩＣチップは、出力バンプ領域４と入力バンプ領域６との間にダミーバンプ領域は設けず、また、他方の側縁２ｂから入力バンプ領域６までの距離Ｂは５０μｍである。
比較例１に係るＩＣチップは、一方の側縁２ａから出力バンプ領域４までの距離Ａを５０μｍとした他は実施例１と同じ条件とした。比較例１における距離Ａは、ＩＣ幅Ｗ（１．５ｍｍ）に対して３．３％の距離となる。
比較例２に係るＩＣチップは、出力バンプ領域４と入力バンプ領域６との間にダミーバンプ領域Ｄを設けた他は、比較例１と同じ条件とした。ダミーバンプ領域Ｄは、ダミーバンプがＩＣチップの長さ方向に１列に配列されている。各ダミーバンプは、矩形状をなし（面積：１２５０μｍ２、幅：１２．５μｍ、長さ：１００μｍ）、１２７６個配列されている。ダミーバンプ列Ｄにおけるダミーバンプの全面積は、１５９５０００μｍ２である。ダミーバンプ領域Ｄの全面積は、３１９００００μｍ２（幅：３１９００μｍ、長さ：１００μｍ）である。
比較例３に係るＩＣチップは、実装面２の相対向する側縁２ａ，２ｂ間に亘るＩＣ幅Ｗが１．２ｍｍ、入出力バンプ３，５の配列方向となるＩＣ長さが３２ｍｍである。また、一方の側縁２ａから出力バンプ領域４までの距離Ａは４０μｍであり、ＩＣ幅Ｗ（１．２ｍｍ）に対する３．３％の距離である。また、比較例３に係るＩＣチップは、出力バンプ領域４と入力バンプ領域６との間にダミーバンプ領域は設けず、また、他方の側縁２ｂから入力バンプ領域６までの距離Ｂは５０μｍである。
これら実施例１〜６、及び比較例１〜３に係るＩＣチップを、異方性導電フィルム（商品名ＣＰ３６９３１‐１８ＡＪ：デクセリアルズ株式会社製）を介して回路基板に接続し、接続体サンプルを製造した。接続条件は、１５０℃、１３０ＭＰａ、５ｓｅｃである。各接続体サンプルについて、４端子法を用いて、出力バンプ列３Ａ、３Ｂ、３Ｃ、入力バンプ列５Ａにおける導通抵抗を測定した。測定の結果、導通抵抗が１．０Ω以下の場合をＯＫとし、１．０Ωを超える場合をＮＧとした。測定結果を表１に示す。
表１に示すように、実施例１〜６においては、出力バンプ列３Ａ、３Ｂ、３Ｃ及び入力バンプ列５Ａの全てにおいて導通抵抗が１．０Ω以下となり、一方の側縁２ａ側に配列されている出力バンプ列３Ａの各出力バンプ３においても十分な押圧力で押し込むことができたことが分かる。これは、実施例１〜６においては、一方の側縁２ａから出力バンプ領域４までの距離ＡをＩＣ幅Ｗの４％以上としたことから、出力バンプ領域４の幅方向に亘る圧力勾配が均されたことによる。
一方、比較例１では、出力バンプ列３Ａ、３Ｂにおける導通抵抗が高くなった。これは、一方の側縁２ａから出力バンプ領域４までの距離ＡがＩＣ幅Ｗの３．３％であったことから、外側の出力バンプ列にいくほど熱圧着ヘッドの押圧力が弱まる圧力勾配となったことによる。これより、一方の側縁２ａから出力バンプ領域４までの距離ＡをＩＣ幅Ｗの４％以上設けることが好ましいことがわかる。
また、比較例２では、出力バンプ領域４と入力バンプ領域６との間にダミーバンプ領域Ｄを設けたが、出力バンプ列３Ａ、３Ｂにおける導通抵抗が高くなった。これより、一方の側縁２ａから出力バンプ領域４までの距離ＡがＩＣ幅Ｗの３．３％の場合、ダミーバンプを形成することによっては、外側のバンプ列における導通性を改善するほどの圧力勾配を得ることは困難であることが分かる。
なお、実施例５，６より、一方の側縁２ａから出力バンプ領域４までの距離ＡをＩＣ幅Ｗの４％以上とすることにより、ＩＣ幅が広がっても外側のバンプ列における導通性を改善できる圧力勾配が得られることが分かる。
１ ＩＣチップ、２ 実装面、２ａ 一方の側縁、２ｂ 他方の側縁、３ 出力バンプ、４ 出力バンプ領域、５ 入力バンプ、６ 入力バンプ領域、１０ 異方性導電フィルム、１１ 剥離フィルム、１２ 導電性粒子、１３ バインダー樹脂層、１４ 回路基板、１５ 電極端子、１７ 熱圧着ヘッド

Claims (10)

  1. 相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、
    上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ非対称に配置され、
    上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の４％以上３０％以下の距離だけ、近接する上記一方又は他方の側縁から内側に形成されている電子部品。
  2. 出力バンプ領域が、上記一対の側縁間の幅に対して４％以上の距離だけ、上記一方の側縁から内側に形成されている請求項１記載の電子部品。
  3. 上記一方の側縁から上記出力バンプ領域までの距離が、上記他方の側縁から上記入力バンプ領域までの距離よりも長い請求項２記載の電子部品。
  4. 入力バンプ領域が、上記一対の側縁間の幅に対して４％以上の距離だけ、上記他方の側縁から内側に形成されている請求項１記載の電子部品。
  5. 上記他方の側縁から上記入力バンプ領域までの距離が、上記一方の側縁から上記出力バンプ領域までの距離よりも長い請求項４記載の電子部品。
  6. 上記電子部品の実装面には、上記入力バンプ領域及び上記出力バンプ領域の間に、ダミーバンプが形成されている請求項１〜５のいずれか１項に記載の電子部品。
  7. 上記電子部品は、ＩＣチップである請求項１〜６のいずれか１項に記載の電子部品。
  8. 電子部品が接着剤を介して回路基板上に配置され、加圧ツールで加圧されることにより、上記電子部品が上記回路基板上に接続された接続体において、
    上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、
    上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、
    上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の４％以上３０％以下の距離だけ、近接する上記一方又は他方の側縁から内側に形成されている接続体。
  9. 接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する接続体の製造方法において、
    上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、
    上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、
    上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の４％以上３０％以下の距離だけ、近接する上記一方又は他方の側縁から内側に形成されている接続体の製造方法。
  10. 接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する電子部品の接続方法において、
    上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、
    上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、
    上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の４％以上３０％以下の距離だけ、近接する上記一方又は他方の側縁から内側に形成されている電子部品の接続方法。
JP2013264377A 2013-12-20 2013-12-20 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 Active JP6434210B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013264377A JP6434210B2 (ja) 2013-12-20 2013-12-20 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
KR1020227007789A KR102423319B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
CN201480069902.9A CN105814675B (zh) 2013-12-20 2014-11-17 电子部件、连接体、连接体的制造方法及电子部件的连接方法
CN201910207728.4A CN110246767B (zh) 2013-12-20 2014-11-17 电子部件、连接体、连接体的制造方法及电子部件的连接方法
KR1020227024835A KR102471283B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
KR1020167015166A KR102373907B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
PCT/JP2014/080406 WO2015093212A1 (ja) 2013-12-20 2014-11-17 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
KR1020227040690A KR102514158B1 (ko) 2013-12-20 2014-11-17 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013264377A JP6434210B2 (ja) 2013-12-20 2013-12-20 電子部品、接続体、接続体の製造方法及び電子部品の接続方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018210886A Division JP6719529B2 (ja) 2018-11-08 2018-11-08 電子部品、接続体、接続体の製造方法及び電子部品の接続方法

Publications (2)

Publication Number Publication Date
JP2015122366A JP2015122366A (ja) 2015-07-02
JP6434210B2 true JP6434210B2 (ja) 2018-12-05

Family

ID=53533767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013264377A Active JP6434210B2 (ja) 2013-12-20 2013-12-20 電子部品、接続体、接続体の製造方法及び電子部品の接続方法

Country Status (1)

Country Link
JP (1) JP6434210B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017138377A (ja) 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154727A (ja) * 1996-11-25 1998-06-09 Toshiba Electron Eng Corp 細長型ドライバｉｃ及びこれを用いた平面表示装置
JP3570165B2 (ja) * 1997-07-11 2004-09-29 カシオ計算機株式会社 表示装置
JP3649042B2 (ja) * 1999-05-28 2005-05-18 セイコーエプソン株式会社 Ｉｃチップの接続方法及び液晶装置の製造方法
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치

Also Published As

Publication number Publication date
JP2015122366A (ja) 2015-07-02

Similar Documents

Publication Publication Date Title
KR102386367B1 (ko) 접속체, 접속체의 제조 방법, 접속 방법, 이방성 도전 접착제
KR102368746B1 (ko) 접속체 및 접속체의 제조 방법
JP6209313B2 (ja) 異方性導電フィルム、接続構造体、接続構造体の製造方法及び接続方法
WO2015115657A1 (ja) 接続体
JP6344888B2 (ja) 接続体の製造方法、電子部品の接続方法、接続構造体
JP7369756B2 (ja) 接続体及び接続体の製造方法
JP6434210B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP6719529B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP2018073684A (ja) 接続体の製造方法、接続方法、接続装置
JP6562750B2 (ja) 電子部品、接続体、接続体の製造方法、電子部品の接続方法、緩衝材
JP6457214B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP6695409B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
WO2015093212A1 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
CN105430901B (zh) 电子部件及其连接方法、连接体及其制造方法、缓冲材料
JP6370562B2 (ja) 接続体の製造方法、フレキシブル基板の接続方法、接続体及びフレキシブル基板
JP6431572B2 (ja) 接続フィルム、接続フィルムの製造方法、接続構造体、接続構造体の製造方法及び接続方法
JP6393039B2 (ja) 接続体の製造方法、接続方法及び接続体
JP2016134450A (ja) 接続構造体
JP6177642B2 (ja) 接続フィルム、接続構造体、接続構造体の製造方法、接続方法
JP2019140413A (ja) 接続体、接続体の製造方法、接続方法
JP2015170647A (ja) 接続体の製造方法、電子部品の接続方法及び接続体
JP2014120581A (ja) 接続構造体の製造方法、接続方法、接続構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181108

R150 Certificate of patent or registration of utility model

Ref document number: 6434210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250