JP4518101B2 - 実装方法 - Google Patents
実装方法 Download PDFInfo
- Publication number
- JP4518101B2 JP4518101B2 JP2007127685A JP2007127685A JP4518101B2 JP 4518101 B2 JP4518101 B2 JP 4518101B2 JP 2007127685 A JP2007127685 A JP 2007127685A JP 2007127685 A JP2007127685 A JP 2007127685A JP 4518101 B2 JP4518101 B2 JP 4518101B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- thermosetting adhesive
- thermocompression bonding
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
例えば、LCD用ガラス基板にICチップを実装するCOG(Chip On Glass)では、図1に示したように、LCD用ガラス基板1上に熱硬化型接着剤2を介在させ、相対向する基板と実装部品3をステージ4とヘッド5との間で、加熱加圧して加圧方向の電極間を電気的に接続する。一般的にヘッド5の温度は、150〜300℃とし、ステージ4は、加熱せず室温付近か、ヘッドから伝熱され伝熱量と放散量がつりあった温度とする場合や、媒体による温度調整をすることが多い。これは、基板と実装部品の電極との位置あわせの際に、熱硬化型接着剤2の熱硬化反応が始まるのを抑制するためであり、さらに、実装工程において熱圧着毎に接続温度がばらつくことを防止するため、熱硬化反応の開始温度以下となる60℃以下に加温している。
液晶表示用ガラスパネルへの液晶駆動用ICの実装は、液晶駆動用ICの実装されたフレキシブルテープとガラスパネルとを回路接続部材で接合するOLB実装方法や、液晶駆動用ICを直接ガラスパネル上に回路接続部材で接合するCOG実装方法が用いられている。COG実装の場合、COGに用いるガラス基板として、製品の軽量化や高密度実装を目的として、薄型で線膨張係数の低いものが使用されるようになり、例えば、従来の1.1mm厚の基板から0.7mm厚の基板が使用され、線膨張係数も従来の4.8×10-6/℃程度のものから3.1×10-6/℃程度のものが使用されるようになってきている。
このように基板の薄型、低熱膨張になると、図2に示したように熱硬化型接着剤の熱分布歪みや内部応力により、基板に反り変形が生じ表示にむらが出たり、接続抵抗の上昇を招くといった問題がある。
基板のそりを抑制する方法として、ステージとヘッドとの間で、基板と実装部品とを熱硬化型接着剤を介して熱圧着する実装方法において、熱圧着時のステージ温度を、硬化後の接着剤の温度と弾性率の関係における弾性率の変曲点の温度以上とする方法がある(例えば特許文献1参照)。
好ましくは、実装部品の熱圧着開始より遅れて基板を加熱した際の、基板の到達温度(T1:℃)と、硬化後の熱硬化性接着剤のガラス転移温度(T2:℃)との間には、
−30≦T1−T2≦100(℃)
が成立することを特徴とする実装方法を提供するものである。
また好ましくは、基板の加熱については、実装部品の熱圧着終了後、別途基板を加熱して行うことを特徴とする実装方法を提供するものである。
更に、基板の加熱については、熱圧着開始より遅れてステージを加熱して行うことを特徴とする実装方法を提供するものである。
また更に、硬化後の熱硬化型接着剤のガラス転移温度が、80〜250℃であることを特徴とする実装方法を提供するものである。
本発明の基板1は、実装材料を所定の位置に配置して、電気的回路としてなるものであればよく、具体的にはガラス基板、ガラス強化エポキシ基板、紙フェノール基板、セラミック基板、積層板などが挙げられる。
本発明の熱硬化型接着剤2は、種々の異方導電性フィルム(ACF)、異方導電性ペースト(ACP)、非導電性フィルム(NCF)等を使用することができる。接続信頼性や導通抵抗の点から、硬化後の熱硬化型接着剤のガラス転移温度(Tg)は、80〜250℃のものを使用することが好ましく、100〜240℃のものがより好ましく、120〜230℃が最も好ましい。
硬化後の熱硬化型接着剤のガラス転移温度(Tg)が80℃未満の場合、そりが低減できるものの接続信頼性が低くなる傾向があり、一方硬化後の熱硬化型接着剤のガラス転移温度(Tg)が250℃を超える場合、基板の加熱により反りが低減されるに伴い、接続信頼性が低下する傾向がある。
ガラス転移温度(Tg)は、例えば硬化後の熱硬化型接着剤のTMA測定やDMA測定によるtanδピーク温度から算出できる。
熱硬化型接着剤中の熱硬化性樹脂成分は、例えば(メタ)アクリル化合物、アクリル樹脂、ウレタン化合物、ウレタン樹脂、不飽和ポリエステル樹脂、エポキシ化合物、エポキシ樹脂、フェノール樹脂等からなるものを使用することができる。さらに熱硬化性樹脂の硬化反応の形態も二重結合のラジカル重合や、エポキシ樹脂のイオン重合、重付加など、いずれの重合形態を利用することができる。さらにそれ自身では熱硬化しないフィルム形成ポリマーを含んでいても良い。また、その他の添加物としてラジカル重合開始剤、エポキシ硬化剤、シランカップリング剤を含んでいても良い。
これらの熱硬化性樹脂成分やフィルム形成ポリマーやその他添加物の種類や量を調整することにより、熱硬化型接着剤2のガラス転移温度(Tg)を制御することができる。
また、本発明における実装部品の熱圧着開始から、基板の加熱開始までの間(ti)は0.01s≦ti≦1000hの範囲であることが望ましく、0.02s≦ti≦100hの範囲であることがより望ましく、0.03s≦ti≦10hの範囲であることが更に望ましく、0.04s≦ti≦1hの範囲であることが最も望ましい。
実装部品の熱圧着開始から、基板の加熱開始までの間(ti)が、0.01s未満の場合、接続抵抗の上昇や基板と実装部品との剥離が生じる傾向があり、一方、1000hを超える場合には量産性に乏しくなる傾向がある。
(実施例1〜12、比較例1〜6)
基板として、ガラス基板(コーニング#7059、外形38mm×28mm、厚さ0.7mm、表面にITO(酸化インジウム錫)配線パターン(パターン幅50μm、ピッチ50μm)を有するもの)、実装部品として、ICチップ(外形1.7mm×17.2mm、厚さ0.55mm、バンプの大きさ50μm×50μm、バンプのピッチ50μm)を100MPa(バンプ面積換算)の荷重をかけて加熱加圧して実装した。熱硬化型接着剤としては、表2に示した(i)、(ii)又は(iii)の異方導電性フィルム(ACF)を使用し、基板と実装部品に介在させ、セラミックヒーターからなるステージとセラミックヒーターからなるヘッド(5mm×30mm)を用いて表1に示す条件で実装した。
なお、表1には、実装部品の熱圧着開始より遅れて基板を加熱した際の、基板の到達温度(T1:℃)と、硬化後の熱硬化性接着剤のガラス転移温度(T2:℃)との差T1−T2と、実装部品の熱圧着開始から、基板の加熱開始までの間(ti)もあわせて示した。
(熱硬化型接着剤の硬化後のTg測定)
異方導電性フィルムを幅5mm、長さ40mmの長方形型に切断した。このフィルムを、熱風乾燥機を用いて170℃で2時間加熱して、硬化した異方導電フィルムを作製した。これをDAM測定装置(Rheometrics 製 RSA II)で粘弾性スペクトルを測定し、tanδピークの値をTgとした。
図3に示したように、基板とICチップの実装後のICチップ側を平坦な台の上に置き、基板の上面の凸面から12.5mm離れた箇所の高さLを測定し、この値を反りの指標とした。
接続信頼性測定用サンプルの接続直後の接続抵抗と、耐湿試験(85℃、85%RH)に500時間放置後の接続抵抗を四端子法で測定した。10サンプルの平均値を接続抵抗(Ω)とし、次の4段階の基準で接続抵抗を評価した。
○:1Ω未満
□:1Ω以上、5Ω未満
×:5Ω以上
OPEN:導通がなく、接続抵抗が測定できない
これらの結果を表1に示した。
tiは、実装部品の熱圧着開始から、基板の加熱開始までの時間(ti)
表1の結果から、基板を加熱せず実装材料を熱圧着した比較例1〜3と比較して、実装材料を熱圧着し、その後に基板を加熱した実施例1〜12では基板の反りが著しく抑制され、かつ接続信頼性も優れていることがわかる。一方、実装材料を熱圧着する前に基板を加熱した比較例4〜6では、OPEN不良が発生した。
Claims (5)
- 相対向する電極を有する基板と実装部品とを熱硬化型接着剤を介在させ、相対向する基板と実装部品をステージとヘッドとの間で、加熱加圧して加圧方向の電極間を電気的に接続する回路の実装方法であって、実装部品の熱圧着開始より0.01〜30秒間遅れて基板を加熱することを特徴とする実装方法。
- 請求項1において、実装部品の熱圧着開始より遅れて基板を加熱した際の、基板の到達温度(T1:℃)と、硬化後の熱硬化性接着剤のガラス転移温度(T2:℃)との間に、
−30≦T1−T2≦100(℃)
が成立することを特徴とする実装方法。 - 請求項1又は2において、基板の加熱について、実装部品の熱圧着終了後、別途基板を加熱して行うことを特徴とする実装方法。
- 請求項1又は2において、基板の加熱について、熱圧着開始より遅れてステージを加熱して行うことを特徴とする実装方法。
- 請求項1から4のいずれかにおいて、硬化後の熱硬化型接着剤のガラス転移温度が、80〜250℃であることを特徴とする実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007127685A JP4518101B2 (ja) | 2007-05-14 | 2007-05-14 | 実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007127685A JP4518101B2 (ja) | 2007-05-14 | 2007-05-14 | 実装方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002363962A Division JP4045945B2 (ja) | 2002-12-16 | 2002-12-16 | 実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007214596A JP2007214596A (ja) | 2007-08-23 |
JP4518101B2 true JP4518101B2 (ja) | 2010-08-04 |
Family
ID=38492692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007127685A Expired - Fee Related JP4518101B2 (ja) | 2007-05-14 | 2007-05-14 | 実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4518101B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4946723B2 (ja) | 2007-08-21 | 2012-06-06 | ヤマハ株式会社 | エンジン音加工装置 |
CN102057475B (zh) * | 2008-06-05 | 2013-01-02 | 住友电木株式会社 | 半导体装置的制造方法以及半导体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0445945B2 (ja) * | 1987-04-02 | 1992-07-28 | Hitachi Densen Kk |
-
2007
- 2007-05-14 JP JP2007127685A patent/JP4518101B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0445945B2 (ja) * | 1987-04-02 | 1992-07-28 | Hitachi Densen Kk |
Also Published As
Publication number | Publication date |
---|---|
JP2007214596A (ja) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101640965B1 (ko) | 이방성 도전 필름, 접합체 및 접속 방법 | |
TW452900B (en) | Method of mounting electronic element | |
EP1067598B1 (en) | Method of packaging semiconductor device using anisotropic conductive adhesive | |
US8486212B2 (en) | Method and apparatus for mounting electric component | |
JP6679370B2 (ja) | 可撓性実装モジュール体の製造方法 | |
KR20160136347A (ko) | 가요성 실장 모듈체의 제조 방법 | |
JP3405269B2 (ja) | 実装方法 | |
KR20190087365A (ko) | 실장체의 제조 방법, 접속 방법 및 이방성 도전막 | |
JP4916494B2 (ja) | 圧着装置、圧着方法、および押圧板 | |
JP4518101B2 (ja) | 実装方法 | |
TW200937548A (en) | Method and device for mounting electric component | |
JP4045945B2 (ja) | 実装方法 | |
JP2010067922A (ja) | 熱圧着装置及び電気部品の実装方法 | |
JP2004200230A6 (ja) | 実装方法 | |
JPH1187429A (ja) | 半導体チップの実装方法 | |
TWI494038B (zh) | Method of manufacturing a connecting structure | |
JP4555999B2 (ja) | 実装方法 | |
JP5164499B2 (ja) | 電子部品の実装方法及び電子部品実装基板 | |
JP4767518B2 (ja) | 実装方法 | |
JP2010166097A (ja) | 接続方法、接続装置及び接続方法を用いて得られる接続構造体 | |
JP2001160671A (ja) | 回路接続材料 | |
JP4378788B2 (ja) | Icチップの接続方法 | |
JP2011081257A (ja) | 回路部品の製造方法 | |
JP4988793B2 (ja) | 電気装置 | |
JP2009038347A (ja) | 回路部材の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |