CN103855099A - 具有元件设置区的基板结构及其制作工艺 - Google Patents

具有元件设置区的基板结构及其制作工艺 Download PDF

Info

Publication number
CN103855099A
CN103855099A CN201210508903.1A CN201210508903A CN103855099A CN 103855099 A CN103855099 A CN 103855099A CN 201210508903 A CN201210508903 A CN 201210508903A CN 103855099 A CN103855099 A CN 103855099A
Authority
CN
China
Prior art keywords
dielectric layer
setting area
element setting
line pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210508903.1A
Other languages
English (en)
Other versions
CN103855099B (zh
Inventor
张成瑞
吴明豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201210508903.1A priority Critical patent/CN103855099B/zh
Publication of CN103855099A publication Critical patent/CN103855099A/zh
Application granted granted Critical
Publication of CN103855099B publication Critical patent/CN103855099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种具有元件设置区的基板结构及其制作工艺。具有元件设置区的基板结构包括核心层、第一介电层、拟线路图案以及第二介电层。核心层包括第一表面、图案化金属层及元件设置区。图案化金属层设置于第一表面上且包括多个接垫，位于元件设置区内。第一介电层设置于核心层上且包括多个开口，分别暴露出接垫。拟线路图案设置于第一介电层上，且拟线路图案围绕元件设置区正投影至第一介电层上的投影区域的周围。第二介电层设置于第一介电层上并覆盖拟线路图案。第二介电层包括一元件设置槽，对应投影区域贯穿第二介电层，并连通开口以暴露出接垫。

Description

具有元件设置区的基板结构及其制作工艺
技术领域
本发明涉及一种基板结构及其制作工艺，且特别是涉及一种具有元件设置区的基板结构及其制作工艺。 
背景技术
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。在这些电子产品内通常会配置一电路基板，此电路基板用以承载单个或多个电子元件，然而电子元件配置于电路基板上会造成承载面积增加，因而如何将电子元件内藏于电路基板中，已成为当前的关键技术。 
在现有技术中，内埋元件的基板制作工艺需先应用激光钻孔或是机械钻孔于核心层中形成一开孔，再将内埋元件配置于开孔中。然而，内埋元件需通过接垫与电路基板的线路层电连接，因而在制作工艺中须于开孔设置处预先形成一图案化防焊层（solder mask layer），以便进行后续的接垫制作。此制作工艺须与电路基板的其他制作工艺分开制作，提高制作工艺步骤的复杂度，且以激光进行开孔制作时，其激光深度的控制需要非常精准，以避免钻穿防焊层或是有防焊层的残留，上述问题皆提高了内埋元件的电路基板的制作难度。此外，由于核心层的厚度通常小于100微米（μm），对于现今的防焊技术也是一大考验。 
发明内容
本发明的目的在于提供一种具有元件设置区的基板结构，其制作工艺较为简单且制作工艺良率较高。 
本发明的再一目的在于提供一种具有元件设置区的基板制作工艺，其步骤较为简单且制作出的产品良率较高。 
为达上述目的，本发明提出一种具有元件设置区的基板结构，其包括一 核心层、一第一介电层、一拟线路图案以及一第二介电层。核心层包括一第一表面、一图案化金属层及一元件设置区。图案化金属层设置于第一表面上且包括多个接垫，位于元件设置区内。第一介电层设置于核心层上且包括多个开口，分别暴露出接垫。拟线路图案设置于第一介电层上，且拟线路图案围绕元件设置区正投影至第一介电层上的一投影区域的周围。第二介电层设置于第一介电层上并覆盖拟线路图案。第二介电层包括一元件设置槽，对应投影区域贯穿第二介电层，并连通开口以暴露出接垫。 
本发明提出一种具有元件设置区的基板制作工艺，其包括下列步骤：首先，提供一核心层。核心层包括一第一表面、一金属层及一元件设置区。金属层设置于第一表面上。接着，图案化金属层以形成一图案化金属层。图案化金属层包括多个接垫，位于元件设置区内。接着，形成一第一介电层于第一表面上，第一介电层覆盖图案化金属层。接着，形成一拟线路图案于第一介电层上。拟线路图案围绕元件设置区正投影至第一介电层上的一投影区域的周围设置。之后，设置一离型膜于第一介电层的投影区域上，离型膜覆盖拟线路图案位于投影区域内的部分。接着，形成一第二介电层于第一介电层上。第二介电层覆盖离型膜以及拟线路图案。接着，形成一第一开孔以及多个第二开孔。第一开孔环绕投影区域的周围并贯穿第二介电层而延伸至拟线路图案。第二开孔分别贯穿第二介电层而延伸至接垫。之后，令离型膜与第一介电层脱离，以形成一元件设置槽。 
在本发明的一实施例中，上述的元件设置槽暴露拟线路图案位于投影区域的周围的部分。 
在本发明的一实施例中，上述的具有元件设置区的基板结构还包括一电子元件，设置于元件设置槽内，且电子元件与接垫形成电连接。 
在本发明的一实施例中，上述的具有元件设置区的基板结构还包括多个焊线，分别电连接接垫与电子元件。 
在本发明的一实施例中，上述的具有元件设置区的基板结构还包括多个焊球，分别电连接接垫与电子元件。 
在本发明的一实施例中，上述的拟线路图案的材料包括铜、钯、镍、银。 
在本发明的一实施例中，上述的形成第一开孔以及第二开孔的方法包括激光开孔。 
在本发明的一实施例中，上述的具有元件设置区的基板制作工艺还包括 设置至少一电子元件于元件设置槽内，且电子元件与接垫形成电连接。 
在本发明的一实施例中，上述的电子元件通过打线接合或倒装接合的方式与接垫形成电连接。 
基于上述，本发明利用介电层取代现有中核心层上位于元件设置区内的防焊层，使元件设置区内部以及外部的介电层一体成形而可同时形成，因而简化了现有繁复的基板制作工艺。此外，本发明还将用以阻挡激光贯穿的拟线路图案设置于介电层上，而非如现有中的与接垫一同设置于核心层上，因而可避免激光开孔深度控制不易的问题。因此，本发明确实可简化具有元件设置区的基板的制作工艺，更可提高其产品的良率。 
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。 
附图说明
图1A至图1H是本发明的一实施例的一种具有元件设置区的基板制作工艺的剖面示意图； 
图2是本发明的另一实施例的一种具有元件设置区的基板结构的剖面示意图。 
主要元件符号说明 
100、200：具有元件设置区的基板结构 
110：核心层 
112：第一表面 
113：第二表面 
114：金属层 
116：元件设置区 
118：图案化金属层 
118a、218a：接垫 
120：第一介电层 
122、222：投影区域 
124：开口 
130：拟线路图案 
140：离型膜 
150：第二介电层 
160：元件设置槽 
162：第一开孔 
164：第二开孔 
180、280：电子元件 
190：焊线 
290：焊球 
具体实施方式
图1A至图1H是依照本发明的一实施例的一种具有元件设置区的基板制作工艺的剖面示意图。请先参照图1A，本实施例的具有元件设置区的基板制作工艺包括下列步骤：首先，提供如图1A所示的核心层110。核心层110包括一第一表面112、一金属层114及一元件设置区116。金属层114设置于第一表面112上。元件设置区116为核心层110表面的一区域，用以设置电子元件之用。值得注意的是，在本实施例中，核心层110为一双面铜箔核心层，意即，而核心层110的相对两表面（第一表面112及相对第一表面112的一第二表面113）可各具有一铜箔（如图1A的金属层114），并于核心层110的相对两表面同时进行线路层的制作，以增加生产效率。以下的制作流程将针对核心层110的第一表面112上的制作工艺做说明，本发明并不对核心层110的第二表面113上的结构以及其制作工艺做限制。 
接着，请同时参照图1A及图1B，对图1A中的金属层114进行一图案化制作工艺，以形成图1B所示的图案化金属层118。图案化金属层118包括多个接垫118a，其中接垫118a位于元件设置区116内。接着，如图1C所示，形成一第一介电层120于第一表面112上，其中第一介电层120覆盖图案化金属层118，之后再形成一拟线路图案130于第一介电层120上。拟线路图案130如图1C所示围绕一投影区域122的周围设置，且部分拟线路图案130与投影区域122的周围重叠。在此，投影区域122为图1B中的元件设置区116正投影至第一介电层120上的区域。 
承上述，请接续参照图1D，设置一离型膜140于第一介电层120的投影区域122上，离型膜140覆盖拟线路图案130位于投影区域122内的部分， 也就是说，离型膜140覆盖拟线路图案130与投影区域122的周围重叠的部分。请参照图1E，接着，形成一第二介电层150于第一介电层120上，其中第二介电层150覆盖离型膜140以及拟线路图案130。之后则可重复一般多层线路基板的线路层制作工艺，以于第二介电层150上形成多层彼此堆叠的线路层至达到所需要的线路层的层数为止。 
请再接续参考图1F，接着，形成一第一开孔162以及多个第二开孔164。详细而言，第一开孔162环绕投影区域122的周围并贯穿第二介电层150而延伸至拟线路图案130。也就是说，第一开孔162以拟线路图案130与投影区域122重叠的部分为轮廓，由基板结构的多层线路层的外表面170一路贯穿至第二介电层150，并延伸至其下方的拟线路图案130。在本实施例中，形成第一开孔162以及第二开孔164的方法包括激光开孔，而拟线路图案130的材料包括铜、钯、镍、银。由于激光无法穿过铜、钯、镍、银等材料，因此，拟线路图案130用以控制激光贯穿的深度，使第一开孔162框围出投影区域122并往下贯穿至拟线路图案130即停止。第二开孔164则分别贯穿第二介电层150而延伸至接垫118a。接垫118a的材料同理也可为铜、钯、镍、银等材料，以控制激光贯穿的深度。 
之后，请同时参照图1F及图1G，令图1F中的离型膜140与第一介电层120脱离，以形成图1G的元件设置槽160，以供电子元件设置。一般而言，离型膜140的材料包括环氧树脂（Epoxy）、聚乙烯（polyethylene，PE）、聚丙烯（Polypropylene，PP）等具有粘性的胶体，但并不以此为限。离型膜140通常为表面具有分离性的薄膜，其与特定的材料在特定的条件下接触后不具有黏性或仅具有轻微的粘性。本实施例即利用离型膜140易于与第一介电层120脱离的特性，在第一开孔162框围出投影区域122并往下贯穿至拟线路图案130后，将离型膜140自第一介电层120剥离，以移除位于离型膜140以上的线路层而形成上述的元件设置槽160。如此，即完成本实施例的具有元件设置区的基板制作工艺。 
接着，本实施例还可如图1H所示，将一电子元件180设置于元件设置槽160内，且电子元件180与接垫118a形成电连接。在本实施例中，电子元件180例如为一芯片，且电子元件180通过打线接合的方式与接垫118a形成电连接，以将电子元件180内埋于基板中。但本发明并不以此为限。在本发明的其他实施例中，电子元件180也可通过倒装接合的方式与接垫118a 形成电连接。 
依照上述的制作工艺，即可制作出如图1H所示的具有元件设置区的基板结构100，其包括一核心层110、一第一介电层120、一拟线路图案130以及一第二介电层150。核心层110包括一第一表面112、一图案化金属层118及一元件设置区116。图案化金属层118设置于第一表面112上且包括多个接垫118a，接垫118a位于元件设置区116内。第一介电层120设置于核心层110上且包括多个开口124，分别暴露出接垫118a。拟线路图案130设置于第一介电层120上，拟线路图案130如图1C所示围绕一投影区域122的周围设置，且部分拟线路图案130与投影区域122的周围重叠。值得注意的是，拟线路图案130与接垫118a并非位于基板结构的同一层内，接垫118a位于核心层110上，而拟线路图案130位于核心层110上方的第一介电层120上。 
承上述，第二介电层150设置于第一介电层120上并覆盖拟线路图案130。第二介电层150包括一元件设置槽160，对应投影区域122贯穿第二介电层150，并连通开口124以暴露出接垫118a。在本实施例中，具有元件设置区的基板结构100还可包括多层线路层堆叠于第二介电层150上，线路层的数量依产品的实际需求而定。元件设置槽160则由基板的多层线路层的外表面170一路贯穿至第二介电层150并延伸至其下方的拟线路图案130，以暴露拟线路图案130位于投影区域122的周围的部分。 
在本实施例中，具有元件设置区的基板结构100还可包括一电子元件180及多条焊线190，电子元件180设置于元件设置槽160内，并与接垫118a形成电连接。焊线190分别连接于接垫118a与电子元件180之间，使电子元件180可通过焊线190与接垫118a形成电连接，以将电子元件180内埋于基板中。但本发明并不以此为限。 
图2是依照本发明的另一实施例的一种具有元件设置区的基板结构的剖面示意图。请参照图2，在本实施例中，具有元件设置区的基板结构200也可以多个焊球290取代焊线190来电连接电子元件280与接垫218a。也就是说，设置于投影区域222内的电子元件280是利用倒装接合的方式，通过多个焊球290与接垫218a形成电连接。 
综上所述，本发明利用介电层取代现有中核心层上位于元件设置区内的防焊层，使元件设置区内部以及外部的介电层一体成形而可同时形成，因而 简化了现有繁复的基板制作工艺。此外，本发明还将用以阻挡激光贯穿的拟线路图案设置于介电层上，而非如现有中的与接垫一同设置于核心层上，因而可避免现有过线设计导致激光开孔深度控制不易的问题。因此，本发明确实可简化具有元件设置区的基板的制作工艺，更可提高其产品的良率。 
虽然已结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。 

Claims (10)

1.一种具有元件设置区的基板结构，包括：
核心层，包括第一表面、图案化金属层及元件设置区，该图案化金属层设置于该第一表面上且包括多个接垫，该些接垫位于该元件设置区内；
第一介电层，设置于该核心层上且包括多个开口，分别暴露出该些接垫；
拟线路图案，设置于该第一介电层上，且该拟线路图案围绕该元件设置区正投影至该第一介电层上的一投影区域的周围；以及
第二介电层，设置于该第一介电层上并覆盖该拟线路图案，该第二介电层包括元件设置槽，对应该投影区域贯穿该第二介电层，并连通该些开口以暴露出该些接垫。
2.如权利要求1所述的具有元件设置区的基板结构，其中该元件设置槽暴露该拟线路图案位于该投影区域的周围的部分。
3.如权利要求1所述的具有元件设置区的基板结构，还包括：
电子元件，设置于该元件设置槽内，且该电子元件与该些接垫形成电连接。
4.如权利要求3所述的具有元件设置区的基板结构，还包括：
多个焊线，分别电连接该些接垫与该电子元件。
5.如权利要求3所述的具有元件设置区的基板结构，还包括：
多个焊球，分别电连接该些接垫与该电子元件。
6.如权利要求1所述的具有元件设置区的基板制作工艺，其中该拟线路图案的材料包括铜、钯、镍、银。
7.一种具有元件设置区的基板制作工艺，包括：
提供一核心层，该核心层包括第一表面、金属层及元件设置区，该金属层设置于该第一表面上；
图案化该金属层以形成一图案化金属层，该图案化金属层包括多个接垫，位于该元件设置区内；
形成一第一介电层于该第一表面上，该第一介电层覆盖该图案化金属层；
形成一拟线路图案于该第一介电层上，该拟线路图案围绕该元件设置区正投影至该第一介电层上的一投影区域的周围设置；
设置一离型膜于该第一介电层的该投影区域上，该离型膜覆盖该拟线路图案位于该投影区域内的部分；
形成一第二介电层于该第一介电层上，该第二介电层覆盖该离型膜以及该拟线路图案；
形成一第一开孔以及多个第二开孔，该第一开孔环绕该投影区域的周围并贯穿该第二介电层而延伸至该拟线路图案，该些第二开孔分别贯穿该第二介电层而延伸至该些接垫；以及
令该离型膜与该第一介电层脱离，以形成一元件设置槽。
8.如权利要求7所述的具有元件设置区的基板制作工艺，其中形成该第一开孔以及该些第二开孔的方法包括激光开孔。
9.如权利要求7或8所述的具有元件设置区的基板制作工艺，还包括：
设置至少一电子元件于该元件设置槽内，且该电子元件与该些接垫形成电连接。
10.如权利要求9所述的具有元件设置区的基板制作工艺，其中该电子元件通过打线接合或倒装接合的方式与该些接垫形成电连接。
CN201210508903.1A 2012-12-03 2012-12-03 具有元件设置区的基板结构及其制作工艺 Active CN103855099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210508903.1A CN103855099B (zh) 2012-12-03 2012-12-03 具有元件设置区的基板结构及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210508903.1A CN103855099B (zh) 2012-12-03 2012-12-03 具有元件设置区的基板结构及其制作工艺

Publications (2)

Publication Number Publication Date
CN103855099A true CN103855099A (zh) 2014-06-11
CN103855099B CN103855099B (zh) 2017-05-24

Family

ID=50862575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210508903.1A Active CN103855099B (zh) 2012-12-03 2012-12-03 具有元件设置区的基板结构及其制作工艺

Country Status (1)

Country Link
CN (1) CN103855099B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304602A (zh) * 2014-07-18 2016-02-03 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
CN105321915A (zh) * 2014-08-01 2016-02-10 三星电机株式会社 嵌入式板及其制造方法
CN111326640A (zh) * 2018-12-13 2020-06-23 同泰电子科技股份有限公司 在发光二极管载板形成开窗的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US20090026604A1 (en) * 2007-07-24 2009-01-29 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
CN102548253A (zh) * 2010-12-28 2012-07-04 富葵精密组件(深圳)有限公司 多层电路板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US20090026604A1 (en) * 2007-07-24 2009-01-29 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
CN102548253A (zh) * 2010-12-28 2012-07-04 富葵精密组件(深圳)有限公司 多层电路板的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304602A (zh) * 2014-07-18 2016-02-03 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
CN105321915A (zh) * 2014-08-01 2016-02-10 三星电机株式会社 嵌入式板及其制造方法
CN111326640A (zh) * 2018-12-13 2020-06-23 同泰电子科技股份有限公司 在发光二极管载板形成开窗的方法
CN111326640B (zh) * 2018-12-13 2022-08-09 同泰电子科技股份有限公司 在发光二极管载板形成开窗的方法

Also Published As

Publication number Publication date
CN103855099B (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
US9646852B2 (en) Manufacturing process for substrate structure having component-disposing area
TWI532142B (zh) Manufacturing method of semiconductor device
CN103458628B (zh) 多层电路板及其制作方法
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
CN104576596B (zh) 半导体基板及其制造方法
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
US20110154658A1 (en) Circuit substrate and manufacturing method thereof
CN103327741A (zh) 一种基于3d打印的封装基板及其制造方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
CN101115353A (zh) 多层印制布线板及其制造方法
CN103517582B (zh) 多层电路板及其制作方法
JP2016111332A (ja) パッケージ構造およびその製造方法
CN104602446A (zh) 基板结构及其制作方法
TW201410097A (zh) 柔性多層電路板及其製作方法
CN108538803A (zh) 一种芯片后组装扇出型封装结构及制作方法
CN104659000A (zh) 具有球焊盘的基板、半导体封装体以及制造方法
CN104299919B (zh) 无芯层封装结构及其制造方法
CN103579173A (zh) 半导体封装件及其制法
CN103579171A (zh) 半导体封装件及其制造方法
CN103855099A (zh) 具有元件设置区的基板结构及其制作工艺
CN105304583A (zh) 封装结构及其制法
CN104124212A (zh) 半导体封装件及其制法
CN105655258B (zh) 嵌入式元件封装结构的制作方法
CN103889169B (zh) 封装基板及其制作方法
CN104576402A (zh) 封装载板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant