DE102004031436B4 - Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts - Google Patents

Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts Download PDF

Info

Publication number
DE102004031436B4
DE102004031436B4 DE102004031436A DE102004031436A DE102004031436B4 DE 102004031436 B4 DE102004031436 B4 DE 102004031436B4 DE 102004031436 A DE102004031436 A DE 102004031436A DE 102004031436 A DE102004031436 A DE 102004031436A DE 102004031436 B4 DE102004031436 B4 DE 102004031436B4
Authority
DE
Germany
Prior art keywords
channel
calibration
time
test
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004031436A
Other languages
English (en)
Other versions
DE102004031436A1 (de
Inventor
Thorsten Bucksch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004031436A priority Critical patent/DE102004031436B4/de
Priority to US11/167,930 priority patent/US7375508B2/en
Publication of DE102004031436A1 publication Critical patent/DE102004031436A1/de
Application granted granted Critical
Publication of DE102004031436B4 publication Critical patent/DE102004031436B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Abstract

Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Testgeräts (4), welches die Schritte aufweist:
– Ausgeben eines Kalibrier-Signals an einem Treiberkanal (8a, 8b) eines Halbleiter-Bauelement-Test-Geräts (4);
– Rückführen des Kalibrier-Signals an das Halbleiter-Bauelement-Test-Gerät (4) über eine an den Treiberkanal (8a, 8b) angeschlossene probecard (2), eine an diese angeschlossene Einrichtung (1), und einen an die probecard (2) angeschlossenen Komparatorkanal (9a, 9b) des Halbleiter-Bauelement-Test-Geräts (4), wobei das Verfahren außerdem den Schritt aufweist:
– Verändern der durch eine an den Komparatorkanal (9a, 9b) angeschlossenen Verzögerungseinrichtung bewirkten Signal-Verzögerungszeit so, dass die Signallaufzeit des Kalibrier-Signals durch den Treiberkanal (8a, 8b) und den Komparatorkanal (9a, 9b) einem vorbestimmten Wert (tx) entspricht.

Description

  • Die Erfindung betrifft Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Testgeräts.
  • Halbleiter-Bauelemente, z.B. entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise, Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) und Tabellenspeicher-Bauelemente (z.B. ROMs und RAMs, insbesondere SRAMs und DRAMs), etc. werden – z.B. im halbfertigen, und/oder im fertigen Zustand – an mehreren Test-Stationen umfangreichen Tests unterzogen.
  • Zum Testen der Halbleiter-Bauelemente kann an der jeweiligen Test-Station jeweils ein entsprechendes Halbleiter-Bauelement-Testgerät vorgesehen sein, welches die zum Testen der Halbleiter-Bauelemente erforderlichen Test-Signale erzeugt.
  • Beispielsweise können – an einer ersten Test-Station – die zum Testen von noch auf dem entsprechenden Wafer befindlicher, Halbleiter-Bauelemente erforderlichen Signale z.B. von einem mit einer entsprechenden Halbleiter-Bauelement-Test-Karte („probecard") verbundenen Testgerät erzeugt, und mittels entsprechenden, an der Test-Karte vorgesehenen nadelförmigen Anschlüssen („Kontakt-Nadeln") in die jeweiligen Pads der Halbleiter-Bauelemente eingegeben werden.
  • Die in Reaktion auf die eingegebenen Test-Signale von den Halbleiter-Bauelementen an entsprechenden Pads ausgegebenen Signale werden von entsprechenden, nadelförmigen Anschlüssen („Kontakt-Nadeln") der probecard abgegriffen, und (z.B. über eine entsprechende, die probecard mit dem Testgerät verbindende Signalleitung) an das Testgerät weitergeleitet, wo eine Auswertung der entsprechenden Signale stattfinden kann.
  • Nach dem Zersägen des Wafers können die – dann einzeln zur Verfügung stehenden – Bauelemente jeweils einzeln in sog. Carrier (d.h. eine entsprechende Umverpackung) geladen, und an eine weitere Test-Station weitertransportiert werden.
  • An der weiteren Test-Station werden die Carriers in entsprechende – mit einem (weiteren) Testgerät verbundene – Adapter bzw. Sockel eingesteckt, und dann das in dem jeweiligen Carrier befindliche Bauelement entsprechenden. (weiteren) Testverfahren unterzogen.
  • Zum Testen der in den Carriern befindlichen Halbleiter-Bauelemente werden die entsprechenden, vom Testgerät ausgegebenen Test-Signale über den Adapter, und den Carrier (bzw. entsprechende Anschlüsse des Carriers) an die entsprechenden Pads des jeweiligen Halbleiter-Bauelements weitergeleitet.
  • Die in Reaktion auf die eingegebenen Test-Signale von den Halbleiter-Bauelementen an entsprechenden Pads ausgegebenen Signale werden von entsprechenden Carrier-Anschlüssen abgegriffen, und über den Adapter (und eine entsprechende, den Adapter mit dem Testgerät verbindende Signalleitung) an das Testgerät weitergeleitet, wo eine Auswertung der entsprechenden Signale stattfinden kann.
  • Auf entsprechend ähnliche Weise können die Halbleiter-Bauelemente z.B. auch nach deren endgültigen Einbau in entsprechende Bauelement-Gehäuse (z.B. entsprechende steck- oder oberflächenmontierbare Gehäuse) getestet werden, und/oder nach dem Einbau der – mit entsprechenden Halbleiter-Bauelementen versehenen – Gehäuse in entsprechende, elektronische Module, etc.
  • Um bei den o.g. Testverfahren eine hohe Genauigkeit zu erreichen (insbesondere eine hohe Genauigkeit bei den bei den o.g. Testverfahren verwendeten bzw. gemessenen Signalen), kann das jeweilige Testgerät – vor Beginn des eigentlichen Testverfahrens – einem Kalibrier- bzw. Setup-Prozess unterzogen werden.
  • Beispielsweise kann vom jeweilige Testgerät an einer – das entsprechende Testgerät mit der jeweiligen probecard, dem jeweiligen Adapter (z.B. dem jeweiligen Carrier- oder Gehäuse-Adapter), etc. verbindenden – Signalleitung ein entsprechendes Kalibrier-Signal ausgegeben werden, und vom Testgerät das durch das Kalibrier-Signal hervorgerufene Reflexions-Signal gemessen, und ausgewertet werden.
  • Dieses Verfahren ist relativ ungenau.
  • Alternativ können sog. Punkt-zu-Punkt-Kalibrier- bzw. Punkt-zu-Punkt-Setup-Verfahren verwendet werden.
  • Bei diesen Verfahren wird das vom Testgerät an der o.g. Signalleitung ausgegebene Kalibrier-Signal (z.B. von einer entsprechenden Kalibrier-Einrichtung) dort – bzw. ungefähr dort – gemessen, und ausgewertet, wo es – beim späteren, eigentlichen Test – jeweils vom jeweiligen Bauelement empfangen werden würde.
  • Dadurch kann sichergestellt werden, dass die vom jeweiligen Bauelement – beim späteren, eigentlichen Test – vom Testgerät empfangenen Signale den für den jeweiligen Test jeweils gewünschten Test-Signalen entsprechen (mit möglichst exakt den jeweils gewünschten Spannungshöhen, und/oder mit möglichst exakt dem jeweils gewünschten, zeitlichen Verlauf, etc.).
  • Das Testen von noch auf einem entsprechenden Wafer befindlichen Halbleiter-Bauelementen mit Hilfe der o.g. probecards (und entsprechend auch das Kalibrieren des jeweils verwendeten Testgeräts) kann in einem – von der Umwelt abgeschlossenen – Sub-System (z.B. einem entsprechenden Mikro-Reinraum-System) stattfinden.
  • Zur Durchführung der o.g. Kalibrier- bzw. Setup-Verfahren ist das jeweilige Testgerät – über eine entsprechende Signalleitung – mit einer entsprechenden (innerhalb des Sub-Systems bewegbaren), mehrere (z.B. drei) nadelförmige Anschlüsse bzw. Kontakt-Nadeln aufweisenden Einrichtung verbunden (z.B. einer SPP bzw. short pin plate).
  • Zum Kalibrieren des Testgeräts wird die SPP (short pin plate) so zu einer Kalibrier-Einrichtung (z.B. einer NAC- bzw. needle auto calibration-Einrichtung), insbesondere deren NAC-Platte (needle auto calibration plate) hin bewegt, dass die – jeweils gewünschten – Anschlüsse bzw. Kontakt-Nadeln der SPP die – jeweils gewünschten – Anschlüsse (Pads) der Kalibrier-Einrichtung (NAC) (bzw. die – jeweils gewünschten – Anschlüsse von deren Kontakt-Platte (needle auto calibration plate)) kontaktieren.
  • Ein von dem Testgerät – über die o.g. Signalleitung – ausgegebenes Kalibrier-Signal kann dann von der Kalibrier-Einrichtung gemessen, und ausgewertet werden.
  • Auf entsprechend umgekehrte Weise kann z.B. auch ein von der Kalibrier-Einrichtung ausgegebenes (weiteres) Kalibrier-Signal (über ein entsprechendes NAC-Pad, und eine entsprechende SPP-Kontakt-Nadel) an das Testgerät weitergeleitet, und dort gemessen, und ausgewertet werden.
  • Nach der Kalibrierung des Testgeräts kann dann die SPP wieder von der NAC-Einrichtung, insbesondere der NAC-Platte entfernt werden, und daraufhin z.B. ein entsprechendes probecard-Kalibrier- bzw. Setup-Verfahren durchgeführt werden.
  • Hierzu kann die probecard (entsprechend ähnlich wie vorher die SPP) so zur o.g. Kalibrier-Einrichtung (NAC-Einrichtung, insbesondere deren NAC-Platte (needle auto calibration plate)) hin bewegt werden, dass die – jeweils gewünschten – Anschlüsse bzw. Kontakt-Nadeln der probecard die – jeweils gewünschten – Anschlüsse (Pads) der Kalibrier-Einrichtung kontaktieren.
  • Ein entsprechendes, von der Kalibrier-Einrichtung (NAC-Einrichtung) ausgesendetes Kalibrier-Signal wird dann – über ein entsprechendes NAC-Pad, und eine entsprechende, dieses kontaktierende probecard-Kontakt-Nadel an die probecard weitergeleitet.
  • Das in Reaktion auf das eingegebene Kalibrier-Signal von der probecard an einer entsprechenden Kontakt-Nadel ausgegebene Signal wird von einem entsprechenden – mit der Kontakt-Nadel in Kontakt stehenden – NAC-Pad abgegriffen, und dann durch die Kalibrier-Einrichtung gemessen und ausgewertet.
  • Von Nachteil bei der o.g. Vorgehensweise ist u.a., dass beim Kalibrieren des Test-Geräts die Kalibrier-Signale über zusätzliche Pins (nämlich die o.g. SPP-Kontakt-Nadeln) geleitet werden müssen, was zu Ungenauigkeiten führen kann.
  • Die Druckschrift DE 100 56882 C2 zeigt ein Verfahren zum Kalibrieren eines Testsystems, das zum Testen von Halbleiterbauelementen verwendet wird, und bei dem ein zu testendes Bauelement mittels einer Nadelkarte kontaktiert wird.
  • Zum Kalibrieren des Testsystems wird ein Testsubstrat, z.B. eine Siliziumscheibe verwendet, welche mehrere Anschlusskontaktflächen, und mehrere weitere Anschlusskontaktflächen aufweist, die paarweise einander zugeordnet, und elektrisch leitend miteinander verbunden sind.
  • Auf die Anschlusskontaktflächen wird jeweils eine Nadel einer Nadelkarte aufgesetzt, die mit einer elektrischen Anschlussleitung zu dem Testsystem versehen ist. Auf die weitere Anschlusskontaktfläche, die der jeweiligen Anschlusskontaktfläche zugeordnet ist, wird eine Referenznadel einer ebenfalls über eine Anschlussleitung mit dem Testsystem verbundenen Vorrichtung aufgesetzt.
    •
  • Die Erfindung hat zur Aufgabe, neuartige Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Testgeräts zur Verfügung zu stellen, insbesondere Verfahren, mit denen eine genaue und schnelle Kalibrierung des Testgeräts erreicht werden kann.
  • Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1 und 4.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    •
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Darstellung des prinzipiellen Aufbaus eines – gemäß dem Stand der Technik – zum Testen von auf einem Wafer angeordneten Halbleiter-Bauelementen verwendeten Halbleiter-Bauelement-Test-Systems, mit einer probecard, und einem daran angeschlossenen Testgerät;
  • 2 eine schematische Darstellung des prinzipiellen Aufbaus von – gemäß einem Ausführungsbeispiel der Erfindung – zum Kalibrieren des in 1 gezeigten Test-Systems, bzw. des dort gezeigten Testgeräts bzw. der probecard verwendeten Einrichtungen; und
  • 3 eine schematische Darstellung eines – zum Kalibrieren des in 1 gezeigten Test-Systems, bzw. des dort gezeigten Testgeräts bzw. der probecard verwendeten – Wafers, von oben her betrachtet, zur Veranschaulichung von auf dem Wafer vorgesehenen Kalibrier-Routing-Strukturen.
  • In 1 ist eine schematische Darstellung des prinzipiellen Aufbaus eines – gemäß dem Stand der Technik – an einer Test-Station 3 zum Testen von auf einem – herkömmlichen – Wafer 11 angeordneten bzw. gefertigten Halbleiter-Bauelementen verwendeten Halbleiter-Bauelement-Test-Systems 5 gezeigt.
  • Bei den – noch auf dem Wafer 11 (d.h. der entsprechenden Silizium-Scheibe) befindlichen, zu testenden – Halbleiter-Bauelementen kann es sich z.B. um entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise handeln, und/oder um Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) oder Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMS), insbesondere um SRAMs oder DRAMs (hier z.B. um DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher) mit doppelter Datenrate (DDR-DRAMs = Double Data Rate – DRAMs)).
  • Die zum Testen der – noch auf der Silizium-Scheibe bzw. dem Wafer 11 befindlichen – Halbleiter-Bauelemente benötigten Test-Signale werden von einem Testgerät 4 (hier: ein DC-Testgerät) über eine oder mehrere entsprechende Signalleitungen („Treiberkanäle" 8a, 8b, 8c) an eine Halbleiter-Bauelement-Test-Karte bzw. probecard 2 weitergeleitet, und – über entsprechende, an der probecard vorgesehene Kontakt-Nadeln 7a, 7b, 7c, 7d, 7e – an entsprechende auf den Halbleiter-Bauelementen vorgesehene Anschlüsse bzw. Pads.
  • Wie aus 1 (und 2) hervorgeht, erstrecken sich die Kontakt-Nadeln 7a, 7b, 7c, 7d, 7e von der Unterseite der probecard 2 aus nach unten.
  • Die in Reaktion auf die eingegebenen Test-Signale an entsprechenden (z.B. den o.g., oder hiervon unterschiedlichen) Halbleiter-Bauelement-Anschlüssen bzw. Pads ausgegebenen Signale werden – entsprechend umgekehrt wie oben beschrieben – von entsprechenden Kontakt-Nadeln 7a, 7b, 7c, 7d, 7e der probecard 2 abgegriffen, und über die o.g. oder eine oder mehrere weitere Signalleitungen („Komparatorkanäle" 9a, 9b, 9c) dem Testgerät 4 zugeführt, wo dann eine Auswertung der entsprechenden Signale stattfinden kann.
  • Wie aus 1 hervorgeht, sind die o.g. probecard 2, die zu testenden Halbleiter-Bauelemente (bzw. der Wafer 11) (sowie ggf. auch das o.g Testgerät 4) an der Test-Station 3 in einem – von der Umwelt abgeschlossenen – Sub-System (z.B. einem entsprechenden Mikro-Reinraum-System) angeordnet.
  • Zum Kalibrieren des Test-Systems 5, bzw. des dort gezeigten Testgeräts 4 bzw. der probecard 2 (z.B. vor der Durchführung der o.g. Test-Verfahren (und/oder zwischen mehreren, an der o.g. Test-Station 3 durchgeführten Test-Verfahren)) kann gemäß einem Ausführungsbeispiel der Erfindung z.B. das anhand von 2 und 3 im folgenden genauer beschriebene Verfahren eingesetzt werden (unter Verwendung z.B. des in 2 gezeigten, z.B. einem entsprechenden Mikro-Reinraum-System angeordneten Aufbaus, bzw. – insbesondere – unter Verwendung des in 2 und 3 gezeigten, speziellen Kalibrier-Wafers 1 mit speziellen Kalibrier-Routing-Strukturen (bzw. mit einer speziell strukturierten Metallisierungsschicht)).
  • Aus den vorhandenen Testerkanälen (d.h. den Treiberkanälen 8a, 8b, 8c, und den Komparatorkanälen 9a, 9b, 9c) wird jeweils ein Treiberkanal, und jeweils ein Komparatorkanal als Referenz-Treiberkanal und als Referenz-Komparatorkanal ausgewählt (z.B. der Treiberkanal 8a als Referenz-Treiberkanal, und der Komparatorkanal 9a als Referenz-Komparatorkanal).
  • Wie im folgenden noch genauer erläutert wird, wird das Kalibrierverfahren in mehreren Schritten Ia, Ib, Ic, IIa, IIb, IIc, etc. durchgeführt, für die – wie in 3 gezeigt ist – ein dem jeweiligen Verfahrensschritt zugeordnetes Wafer-Strukturfeld Ia, Ib, Ic, IIa, IIb, IIc (von mehreren, auf dem Wafer 1 vorgesehenen Strukturfeldern Ia, Ib, Ic, IIa, IIb, IIc) verwendet wird.
  • Gemäß 2 ist jeder Testerkanal (genauer: jeder Treiberkanal 8a, 8b, 8c, und jeder Komparatorkanal 9a, 9b, 9c) elektrisch mit einer jeweils zugeordneten Kontakt-Nadel der probecard 2 verbunden.
  • Wie im folgenden noch genauer erläutert wird, kann im Testgerät 4 – für jeden Treiber- und für jeden Komparatorkanal 8a, 8b, 8c, 9a, 9b, 9c – ein entsprechendes, separates Verzögerungs-Glied vorgesehen sein.
  • Die für die Treiberkanäle 8a, 8b, 8c vorgesehenen Verzögerungsglieder beaufschlagen die vom Testgerät 4 über den jeweiligen Treiberkanal ausgegebenen Signale (z.B. entsprechende Kalibrier-Test-Signale) mit einer entsprechend variabel einstellbaren Verzögerungszeit; auf entsprechend ähnliche Weise beaufschlagen auch die für die Komparatorkanäle 9a, 9b, 9c vorgesehenen Verzögerungsglieder die vom Testgerät 4 über den jeweiligen Komparatorkanal empfangenen Signale (z.B. entsprechende Kalibrier-Test-Signale) mit einer entsprechend variabel einstellbaren Verzögerungszeit.
  • Bei einem (ersten) Schritt Ia des Kalibrierverfahrens wird der Wafer 1 (vorteilhaft automatisch, d.h. durch eine entsprechende Maschine) so zur Unterseite der probecard 2 hin bewegt (vgl. z.B. die in 2 gezeigten Pfeile A, B), dass die dem Referenz-Treiberkanal 8a zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in einem (ersten) Strukturfeld Ia des Wafers 1 – ein für den Referenz-Treiberkanal 8a vorgesehenes Kontakt-Feld 6a kontaktiert, und dass eine einem ((ersten) Nicht-Referenz-) Komparatorkanal (z.B, dem Komparatorkanal 9b) zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in dem (ersten) Strukturfeld Ia des Wafers 1 – ein für diesen Komparatorkanal 9b vorgesehenes Kontakt-Feld 6b kontaktiert.
  • Wie aus 3 hervorgeht, ist das für den Referenz-Treiberkanal 8a vorgesehene Kontakt-Feld 6a – im ersten Strukturfeld Ia des Wafers 1 – über eine entsprechende, durch die Kalibrier-Routing-Struktur auf dem Wafer 1 geschaffene Leitung 10a elektrisch mit dem für den ((ersten) Nicht- Referenz-) Komparatorkanal 9b vorgesehenen Kontakt-Feld 6b verbunden.
  • Ein vom Testgerät 4 am Referenz-Treiberkanal 8a (zu einem bestimmten, z.B. in Bezug zu einem Referenz-Takt (z.B. dessen positive Flanke) gewählten Zeitpunkt t0) angelegtes – durch ein entsprechendes, für den Referenz-Treiberkanal 8a vorgesehenes Verzögerungs-Glied entsprechend zeitlich verzögert ausgegebenes – Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal wird über den Referenz-Treiberkanal 8a und die diesem zugeordnete Kontakt-Nadel der probecard 2 an das für den Referenz-Treiberkanal 8a vorgesehene Kontakt-Feld 6a weitergeleitet.
  • Von dem Kontakt-Feld 6a aus wird das Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal über die o.g. Wafer-Leitung 10a an das für den o.g. Komparatorkanal 9b vorgesehene Kontakt-Feld 6b weitergeleitet, und dort von der dem Komparatorkanal 9b zugeordneten Kontakt-Nadel der probecard 2 abgegriffen, und zu einem (z.B. auf den Referenz-Takt (z.B. dessen positive Flanke beziehbaren, aufgrund der Signal-Laufzeit gegenüber dem o.g. Kalibrier-Test-Signal-Ausgabe-Zeitpunkt verzögerten) Zeitpunkt tx,1,1 („Test-Signal-Eingabe-Zeitpunkt") über den o.g. Komparatorkanal 9b dem Testgerät 4 zugeführt (wobei das Kalibrier-Test-Signal durch ein entsprechendes, für den Komparatorkanal 9b vorgesehenes Verzögerungs-Glied entsprechend zeitlich verzögert in das Testgerät 4 eingegeben wird).
  • Im Testgerät 4 wird der Test-Signal-Eingabe-Zeitpunkt tx,1,1 des durch den Komparatorkanal 9b zugeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen (beispielsweise durch Messung der seit der letzten, positiven Flanke des Referenz-Takts vergangenen Zeit), und mit einem – vorbestimmten (ebenfalls auf z.B. die positive Flanke des Referenz-Takts bezogenen) – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-Schritt Ia,1).
  • Ist der Wert des Test-Signal-Eingabe-Zeitpunkts tx,1,1 größer als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Komparatorkanal 9b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend verringert.
  • Ist demgegenüber der Wert des Test-Signal-Eingabe-Zeitpunkts tx,1,1 kleiner als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Komparatorkanal 9b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht.
  • Daraufhin wird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a (zu einem entsprechend identischen, z.B. in Bezug zum Referenz-Takt (z.B. dessen positive Flanke) gewählten Zeitpunkt t0, wie oben) ein – durch das Verzögerungs-Glied entsprechend (identisch) zeitlich verzögertes – Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und über den Referenz-Treiberkanal 8a und die diesem zugeordnete Kontakt-Nadel der probecard 2, das für den Referenz-Treiberkanal 8a vorgesehene Kontakt-Feld 6a, die Wafer-Leitung 10a, das für den o.g. Komparatorkanal 9b vorgesehene Kontakt-Feld 6b, die dem Komparatorkanal 9b zugeordnete Kontakt-Nadel der probecard 2, und den Komparatorkanal 9b dem Testgerät 4 zugeführt (wobei das Kalibrier-Test-Signal durch das entsprechende, für den Komparatorkanal 9b vorgesehene Verzögerungs-Glied entsprechend mehr oder weniger stark, als vorher zeitlich verzögert zu einem Test-Signal-Eingabe-Zeitpunkt tx,1,2 in das Testgerät 4 eingegeben wird).
  • Im Testgerät 4 wird der Test-Signal-Eingabe-Zeitpunkt tx,1,2 des durch den Komparatorkanal 9b zugeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen (beispielsweise durch Messung der seit der letzten, positiven Flanke des Referenz-Takts vergangenen Zeit), und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-Schritt Ia,2).
  • Ist der Wert des Test-Signal-Eingabe-Zeitpunkts tx,1,2 größer als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Komparatorkanal 9b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend verringert.
  • Ist demgegenüber der Wert des Test-Signal-Eingabe-Zeitpunkts tx,1,2 kleiner als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Komparatorkanal 9b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht.
  • Daraufhin wird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a ein entsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und im Testgerät 4 der Test-Signal-Eingabe-Zeitpunkt tx,1,3 des durch den Komparatorkanal 9b rückgeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, usw., usw., bis ermittelt wird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkt tx identisch bzw. im Wesentlichen identisch sind (Kalibrier-Verfahren-Sub-Schritt Ia,3).
  • Die durch das dem Komparatorkanal 9b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit tdelay,1,1 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden in einer entsprechenden Speichereinrichtung des Testgeräts 4 abgespeichert (Kalibrier-Verfahren-Sub-Schritt Ia,4).
  • Daraufhin wird – absichtlich – die Einstellung des dem Komparatorkanal 9b zugeordneten Verzögerungsglieds wieder entsprechend geändert, z.B. die durch das Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht oder verringert, und erneut den o.g. Kalibrier-Verfahren-Sub-Schritten Ia,1–Ia,4 entsprechende Schritte durchgeführt.
  • Mit anderen Worten wird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a ein entsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und im Testgerät 4 der Test-Signal-Eingabe-Zeitpunkt des durch den Komparatorkanal 9b rückgeführten, und durch das entsprechende Verzögerungsglied entsprechend – anders als vorher – verzögerten Kalibrier-Test-Signals gemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, etc., etc., bis – erneut – ermittelt wird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkt tx identisch bzw. im Wesentlichen identisch sind.
  • Die durch das dem Komparatorkanal 9b zugeordnete Verzögerungsglied dann hervorgerufene Verzögerungszeit tdelay,1,2 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden – erneut – in der o.g. Speichereinrichtung des Testgeräts 4 abgespeichert.
  • Daraufhin kann – erneut – absichtlich die Einstellung des dem Komparatorkanal 9b zugeordneten Verzögerungsglieds wieder entsprechend geändert, z.B. die durch das Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht oder verringert werden, und können erneut den o.g. Kalibrier-Verfahren-Sub-Schritten Ia,1–Ia,4 entsprechende Schritte durchgeführt werden.
  • Die – bei Identität des Test-Signal-Eingabe-Zeitpunkts, und Referenz-Zeitpunkts tx – für das dem Komparatorkanal 9b zugeordnete Verzögerungsglied dann ermittelte Verzögerungszeit tdelay,1,3 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden – erneut – in der Speichereinrichtung des Testgeräts 4 abgespeichert, usw.
  • Als letztes wird ein Mittelwert der in der Speichereinrichtung abgespeicherten, für das dem Komparatorkanal 9b zugeordnete Verzögerungsglied ermittelten Verzögerungszeiten tdelay,1,1, tdelay,1,2, tdelay,1,3 etc. gebildet, und die so ermittelte (Mittelwerts-)Verzögerungszeit (bzw. die dieser zugeordnete Einstellung des Verzögerungsglieds) für den Normalbetrieb des Testgeräts 4 (beim Testen von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechende Verzögerungsglied fest eingestellt.
  • Durch die mehrfache Durchführung der o.g. Kalibrier-Verfahren-Sub-Schritte, und die o.g. Verzögerungszeit-Berechung können bei Einzel-Messungen auftretende Fehler und Meß-Abweichungen herausgemittelt werden, und dadurch die Kalibrier-Genauigkeit erhöht werden.
  • Daraufhin wird ein zweiter (Haupt-) Schritt Ib des Kalibrierverfahrens durchgeführt:
    Hierbei wird der Wafer 1 (vorteilhaft automatisch, d.h. durch eine entsprechende Maschine) zunächst wieder von der Unterseite der probecard weg-, und dann in seitlicher Richtung bewegt, und daraufhin so zur Unterseite der probecard 2 hin bewegt (vgl. z.B. die in 2 gezeigten Pfeile A, B), dass die dem Referenz-Treiberkanal 8a zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in einem (zweiten) Strukturfeld Ib des Wafers 1 – ein für den Referenz-Treiberkanal 8a vorgesehenes Kontakt-Feld 6c kontaktiert, und dass eine einem ((zweiten) Nicht-Referenz-) Komparatorkanal (z.B. dem Komparatorkanal 9c) zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in dem (zweiten) Strukturfeld Ib des Wafers 1 – ein für diesen Komparatorkanal 9c vorgesehenes Kontakt-Feld 6d kontaktiert.
  • Wie aus 3 hervorgeht, ist das für den Referenz-Treiberkanal 8a vorgesehene Kontakt-Feld 6c – im zweiten Strukturfeld Ib des Wafers 1 – über eine entsprechende, durch die Kalibrier-Routing-Struktur auf dem Wafer 1 geschaffene Leitung 10b elektrisch mit dem für den ((zweiten) Nicht-Referenz-) Komparatorkanal 9c vorgesehenen Kontakt-Feld 6d verbunden.
  • Ein vom Testgerät 4 am Referenz-Treiberkanal 8a (zu einem bestimmten, z.B. in Bezug zu einem Referenz-Takt (z.B, dessen positive Flanke) gewählten, dem o.g. Referenz-Zeitpunkt entsprechenden Zeitpunkt t0) angelegtes – durch das entsprechende, für den Referenz-Treiberkanal 8a vorgesehene Verzögerungs-Glied entsprechend zeitlich verzögert ausgegebene – Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal wird über den Referenz-Treiberkanal 8a und die diesem zugeordnete Kontakt-Nadel der probecard 2 an das für den Referenz-Treiberkanal 8a vorgesehene Kontakt-Feld 6c weitergeleitet.
  • Von dem Kontakt-Feld 6c aus wird das Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal über die o.g. Wafer-Leitung 10b an das für den o.g. Komparatorkanal 9c vorgesehene Kontakt-Feld 6d weitergeleitet, und dort von der dem Komparatorkanal 9c zugeordneten Kontakt-Nadel der probecard 2 abgegriffen, und zu einem (z.B. auf den Referenz-Takt (z.B. dessen positive Flanke) beziehbaren, aufgrund der Signal-Laufzeit gegenüber dem o.g. Kalibrier-Test-Signal-Ausgabe-Zeitpunkt verzögerten) Zeitpunkt tx,2,1 („Test-Signal-Eingabe-Zeitpunkt") über den o.g. Komparatorkanal 9c dem Testgerät 4 zugeführt (wobei das Kalibrier-Test-Signal durch ein entsprechendes, für den Komparatorkanal 9c vorgesehenes Verzögerungs-Glied entsprechend zeitlich verzögert in das Testgerät 4 eingegeben wird).
  • Im Testgerät 4 wird der Test-Signal-Eingabe-Zeitpunkt tx,2,1 des durch den Komparatorkanal 9c zugeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen (beispielsweise durch Messung der seit der letzten, positiven Flanke des Referenz-Takts vergangenen Zeit), und mit dem – o.g., vorbestimmten (ebenfalls auf die z.B. die positive Flanke des Referenz-Takts bezogenen) – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-Schritt Ib,1).
  • Ist der Wert des Test-Signal-Eingabe-Zeitpunkts tx,2,1 größer als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Komparatorkanal 9c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend verringert.
  • Ist demgegenüber der Wert des Test-Signal-Eingabe-Zeitpunkts tx,2,1 kleiner als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Komparatorkanal 9c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht.
  • Daraufhin wird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a (zu einem entsprechend identischen, z.B. in Bezug zum Referenz-Takt (z.B. dessen positive Flanke) gewählten Zeitpunkt t0, wie oben) ein – durch das Verzögerungs-Glied entsprechend (identisch) zeitlich verzögertes – Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und über den Referenz-Treiberkanal 8a und die diesem zugeordnete Kontakt-Nadel der probecard 2, das für den Referenz-Treiberkanal 8a vorgesehene Kontakt-Feld 6c, die Wafer-Leitung 10b, das für den o.g. Komparatorkanal 9c vorgesehene Kontakt-Feld 6d, die dem Komparatorkanal 9c zugeordnete Kontakt-Nadel der probecard 2, und den Komparatorkanal 9c dem Testgerät 4 zugeführt (wobei das Kalibrier-Test-Signal durch das entsprechende, für den Komparatorkanal 9c vorgesehene Verzögerungs-Glied entsprechend mehr oder weniger stark, als vorher zeitlich verzögert zu einem Test-Signal-Eingabe-Zeitpunkt tx,2,2 in das Testgerät 4 eingegeben wird).
  • Im Testgerät 4 wird der Test-Signal-Eingabe-Zeitpunkt tx,2,2 des durch den Komparatorkanal 9c zugeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen (beispielsweise durch Messung der seit der letzten, positiven Flanke des Referenz-Takts vergangenen Zeit), und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-Schritt Ib,2).
  • Ist der Wert des Test-Signal-Eingabe-Zeitpunkts tx,2,2 größer als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Komparatorkanal 9c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend verringert.
  • Ist demgegenüber der Wert des Test-Signal-Eingabe-Zeitpunkts tx,2,2 kleiner als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Komparatorkanal 9c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht.
  • Daraufhin wird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a ein entsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und im Testgerät 4 der Test-Signal-Eingabe-Zeitpunkt tx,2,3 des durch den Komparatorkanal 9c rückgeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, usw., usw., bis ermittelt wird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkt tx identisch bzw. im Wesentlichen identisch sind (Kalibrier-Verfahren-Sub-Schritt Ib,3).
  • Die durch das dem Komparatorkanal 9c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit tdelay,2,1 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden in einer entsprechenden Speichereinrichtung des Testgeräts 4 abgespeichert (Kalibrier-Verfahren-Sub-Schritt Ib,4).
  • Daraufhin wird – absichtlich – die Einstellung des dem Komparatorkanal 9c zugeordneten Verzögerungsglieds wieder entsprechend geändert, z.B. die durch das Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht oder verringert, und erneut den o.g. Kalibrier-Verfahren-Sub-Schritten Ib,1–Ib,4 entsprechende Schritte durchgeführt.
  • Mit anderen Worten wird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a ein entsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und im Testgerät 4 der Test-Signal-Eingabe-Zeitpunkt des durch den Komparatorkanal 9c rückgeführten, und durch das entsprechende Verzögerungsglied entsprechend – anders als vorher – verzögerten Kalibrier-Test-Signals gemessen, mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, bis – erneut – ermittelt wird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkt tx identisch bzw. im Wesentlichen identisch sind.
  • Die durch das dem Komparatorkanal 9c zugeordnete Verzögerungsglied dann hervorgerufene Verzögerungszeit tdelay,2,2 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden – erneut – in der o.g. Speichereinrichtung des Testgeräts 4 abgespeichert.
  • Daraufhin kann – erneut – absichtlich die Einstellung des dem Komparatorkanal 9c zugeordneten Verzögerungsglieds wieder entsprechend geändert, z.B. die durch das Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht oder verringert werden, und können erneut den o.g. Kalibrier-Verfahren-Sub-Schritten Ib,1–Ib,4 entsprechende Schritte durchgeführt werden.
  • Die – bei Identität des Test-Signal-Eingabe-Zeitpunkts, und Referenz-Zeitpunkts tx – für das dem Komparatorkanal 9c zugeordnete Verzögerungsglied dann ermittelte Verzögerungszeit tdelay,2,3 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden – erneut – in der Speichereinrichtung des Testgeräts 4 abgespeichert, usw.
  • Als letztes wird ein Mittelwert der in der Speichereinrichtung abgespeicherten, für das dem Komparatorkanal 9c zugeordnete Verzögerungsglied ermittelten Verzögerungszeiten tdelay,2,1, tdelay,2,2, tdelay,2,3, etc. gebildet, und die so ermittelte (Mittelwerts-)Verzögerungszeit (bzw. die dieser zugeordnete Einstellung des Verzögerungsglieds) für den Normalbetrieb des Testgeräts 4 (beim Testen von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechende Verzögerungsglied fest eingestellt.
  • Daraufhin kann ein dritter (Haupt-) Schritt Ic des Kalibrierverfahrens durchgeführt werden: Hierbei wird der Wafer 1 (vorteilhaft automatisch, d.h. durch eine entsprechende Maschine) zunächst wieder von der Unterseite der probecard weg-, und dann in seitlicher Richtung bewegt, und daraufhin so zur Unterseite der probecard 2 hin bewegt (vgl. z.B. die in 2 gezeigten Pfeile A, B), dass die dem Referenz-Treiberkanal 8a zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in einem (dritten) Strukturfeld Ic des Wafers 1 – ein für den Referenz-Treiberkanal 8a vorgesehenes Kontakt-Feld 6e kontaktiert, und dass eine einem ((dritten) Nicht-Referenz-) Komparatorkanal zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in dem (dritten) Strukturfeld Ic des Wafers 1 – ein für diesen (dritten) Komparatorkanal vorgesehenes Kontakt-Feld 6f kontaktiert.
  • Wie aus 3 hervorgeht, ist das für den Referenz-Treiberkanal 8a vorgesehene Kontakt-Feld 6e – im dritten Strukturfeld Ic des Wafers 1 – über eine entsprechende, durch die Kalibrier-Routing-Struktur auf dem Wafer 1 geschaffene Leitung 10c elektrisch mit dem für den ((dritten) Nicht-Referenz-) Komparatorkanal vorgesehenen Kontakt-Feld 6f verbunden.
  • Als nächstes können – für den ((dritten) Nicht-Referenz-) Komparatorkanal – dann entsprechend mehrfach hintereinander entsprechende Kalibrier-Verfahren-Sub-Schritte durchgeführt werden, wie oben für den ersten und zweiten Nicht-Referenz-Komparatorkanal anhand der Kalibrier-Verfahren-Subschritte Ia,1–Ia,4 bzw. Ib,1–Ib,4 erläutert (d.h. – mehrfach hintereinander – den o.g. Kalibrier-Verfahren-Subschritten Ia,1–Ia,4 bzw. Ib,1–Ib,4 entsprechende Kalibrier-Verfahren-Subschritte).
  • Dabei können – entsprechend wie oben erläutert – für den ((dritten) Nicht-Referenz-) Komparatorkanal, bzw. das diesem zugeordnete Verzögerungsglied Verzögerungszeiten ermittelt werden, für die der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkts tx identisch bzw. im Wesentlichen identisch sind.
  • Daraufhin kann – wiederum – ein Mittelwert der entsprechenden, ermittelten Verzögerungszeiten gebildet werden, und die so ermittelte (Mittelwerts-)Verzögerungszeit (bzw. die dieser zugeordnete Einstellung des Verzögerungsglieds) für den Normalbetrieb des Testgeräts 4 (beim Testen von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechende Verzögerungsglied fest eingestellt werden.
  • Den o.g. Verfahrensschritten Ia, Ib, Ic entsprechende Schritte (mit jeweils mehrfach hintereinander durchgeführten, den o.g. Kalibrier-Verfahren-Subschritten Ia,1–Ia,4 bzw. Ib,1–Ib,4 entsprechenden Kalibrier-Verfahren-Subschritten) werden – unter Verwendung des o.g. Referenz-Treiberkanals 8a – für sämtliche Nicht-Referenz-Komparatorkanäle durchgeführt.
  • Daraufhin (oder alternativ bereits vor den o.g. Verfahrens-Schritten Ia, Ib, Ic) werden – unter Verwendung des o.g. Referenz-Komparatorkanals (hier: des Komparatorkanals 9a) anstelle des Referenz-Treiberkanals (hier: des Treiberkanals 8a) – den o.g. Verfahrens-Schritten Ia, Ib, Ic entsprechende Verfahrens-Schritte IIa, IIb, IIc durchgeführt: Beispielsweise wird bei einem – z.B. im Anschluß an die o.g. Verfahrens-Schritte Ia, Ib, Ic durchgeführten – Verfahrens-Schritt IIa des Kalibrierverfahrens der Wafer 1 (vorteilhaft automatisch, d.h. durch eine entsprechende Maschine) so zur Unterseite der probecard 2 hin bewegt (vgl. z.B. die in 2 gezeigten Pfeile A, B), dass die einem ((ersten) Nicht-Referenz-) Treiberkanal 8b zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in einem (vierten) Strukturfeld IIa des Wafers 1 – ein für diesen Treiberkanal 8b vorgesehenes Kontakt-Feld 6g kontaktiert, und dass eine dem Referenz-Komparatorkanal 9a zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in dem (vierten) Strukturfeld IIa des Wafers 1 – ein für diesen Komparatorkanal 9a vorgesehenes Kontakt-Feld 6h kontaktiert.
  • Wie aus 3 hervorgeht, ist das für den Treiberkanal 8b vorgesehene Kontakt-Feld 6g – im vierten Strukturfeld IIa des Wafers 1 – über eine entsprechende, durch die Kalibrier-Routing-Struktur auf dem Wafer 1 geschaffene Leitung 10d elektrisch mit dem für den Referenz-Komparatorkanal 9a vorgesehenen Kontakt-Feld 6h verbunden.
  • Ein vom Testgerät 4 am Treiberkanal 8b (zu einem bestimmten, z.B. in Bezug zu einem Referenz-Takt (z.B. dessen positive Flanke) gewählten Zeitpunkt t0) angelegtes – durch ein entsprechendes, für den Treiberkanal 8b vorgesehenes Verzögerungs-Glied entsprechend zeitlich verzögert ausgegebenes – Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal wird über den Treiberkanal 8b und die diesem zugeordnete Kontakt-Nadel der probecard 2 an das für den Treiberkanal 8b vorgesehene Kontakt-Feld 6g weitergeleitet.
  • Von dem Kontakt-Feld 6g aus wird das Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal über die o.g. Wafer-Leitung 10d an das für den o.g. Referenz-Komparatorkanal 9a vorgesehene Kontakt-Feld 6h weitergeleitet, und dort von der dem Referenz-Komparatorkanal 9a zugeordneten Kontakt-Nadel der probecard 2 abgegriffen, und zu einem (z.B. auf den Referenz-Takt (z.B. dessen positive Flanke) beziehbaren, aufgrund der Signal-Laufzeit gegenüber dem o.g. Kalibrier-Test-Signal-Ausgabe-Zeitpunkt verzögerten) Zeitpunkt tx,4,1 („Test-Signal-Eingabe-Zeitpunkt") über den o.g. Referenz-Komparatorkanal 9a dem Testgerät 4 zugeführt (wobei das Kalibrier-Test-Signal durch ein entsprechendes, für den Referenz-Komparatorkanal 9a vorgesehenes Verzögerungs-Glied entsprechend zeitlich verzögert in das Testgerät 4 eingegeben wird).
  • Im Testgerät 4 wird der Test-Signal-Eingabe-Zeitpunkt tx,4,1 des durch den Referenz-Komparatorkanal 9a zugeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen (beispielsweise durch Messung der seit der letzten, positiven Flanke des Referenz-Takts vergangenen Zeit), und mit einem – vorbestimmten (ebenfalls auf z.B. die positive Flanke des Referenz-Takts bezogenen, zum o.g. Referenz-Zeitpunkt identischen) – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-Schritt IIa,1).
  • Ist der Wert des Test-Signal-Eingabe-Zeitpunkts tx,4,1 größer als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Treiberkanal 8b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend verringert.
  • Ist demgegenüber der Wert des Test-Signal-Eingabe-Zeitpunkts tx,4,1 kleiner als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Treiberkanal 8b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht.
  • Daraufhin wird erneut vom Testgerät 4 am Treiberkanal 8b (zu einem entsprechend identischen, z.B. in Bezug zum Referenz-Takt (z.B. dessen positive Flanke) gewählten Zeitpunkt t0, wie oben) ein – durch das Verzögerungs-Glied entsprechend unterschiedlich stark, z.B. entsprechend mehr oder weniger stark, als vorher zeitlich verzögertes – Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und über den Treiberkanal 8b und die diesem zugeordnete Kontakt-Nadel der probecard 2, das für den Treiberkanal 8b vorgesehene Kontakt-Feld 6g, die Wafer-Leitung 10d, das für den o.g. Referenz-Komparatorkanal 9a vorgesehene Kontakt-Feld 6h, die dem Referenz-Komparatorkanal 9a zugeordnete Kontakt-Nadel der probecard 2, und den Referenz-Komparatorkanal 9a dem Testgerät 4 zugeführt (wobei das Kalibrier-Test-Signal durch das entsprechende, für den Referenz-Komparatorkanal 9a vorgesehene Verzögerungs-Glied identisch wie vorher zeitlich verzögert wird, und zu einem vom o.g. Test-Signal-Eingabe-Zeitpunkt tx,4,1 unterschiedlichen Signal-Eingabe-Zeitpunkt tx,4,2 in das Testgerät 4 eingegeben wird).
  • Im Testgerät 4 wird der Test-Signal-Eingabe-Zeitpunkt tx,4,2 des durch den Referenz-Komparatorkanal 9b zugeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen (beispielsweise durch Messung der seit der letzten, positiven Flanke des Referenz-Takts vergangenen Zeit), und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-Schritt IIa,2).
  • Ist der Wert des Test-Signal-Eingabe-Zeitpunkts tx,4,2 größer als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Treiberkanal 8b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend verringert.
  • Ist demgegenüber der Wert des Test-Signal-Eingabe-Zeitpunkts tx,4,2 kleiner als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Treiberkanal 8b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht.
  • Daraufhin wird erneut vom Testgerät 4 am Treiberkanal 8b ein entsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und im Testgerät 4 der Test-Signal-Eingabe-Zeitpunkt tx,4,3 des durch den Referenz-Komparatorkanal 9a rückgeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, usw., usw., bis ermittelt wird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkt tx identisch bzw. im Wesentlichen identisch sind (Kalibrier-Verfahren-Sub-Schritt IIa,3).
  • Die durch das dem Treiberkanal 8b zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit tdelay,4,1 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden in einer entsprechenden Speichereinrichtung des Testgeräts 4 abgespeichert (Kalibrier-Verfahren-Sub-Schritt IIa,4).
  • Daraufhin wird – absichtlich – die Einstellung des dem Treiberkanal 8b zugeordneten Verzögerungsglieds wieder entsprechend geändert, z.B. die durch das Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht oder verringert, und erneut den o.g. Kalibrier-Verfahren-Sub-Schritten IIa,1–IIa,4 entsprechende Schritte durchgeführt.
  • Mit anderen Worten wird erneut vom Testgerät 4 am Treiberkanal 8b ein entsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und im Testgerät 4 der Test-Signal-Eingabe-Zeitpunkt des durch den Komparatorkanal 9a rückgeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, etc., etc., bis – erneut – ermittelt wird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkt tx identisch bzw. im Wesentlichen identisch sind.
  • Die durch das dem Treiberkanal 8b zugeordnete Verzögerungsglied dann hervorgerufene Verzögerungszeit tdelay,4,2 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden – erneut – in der o.g. Speichereinrichtung des Testgeräts 4 abgespeichert.
  • Daraufhin kann – erneut – absichtlich die Einstellung des dem Treiberkanal 8b zugeordneten Verzögerungsglieds wieder entsprechend geändert, z.B. die durch das Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht oder verringert werden, und können erneut den o.g. Kalibrier-Verfahren-Sub-Schritten IIa,1–IIa,4 entsprechende Schritte durchgeführt werden.
  • Die – bei Identität des Test-Signal-Eingabe-Zeitpunkts, und Referenz-Zeitpunkts tx – für das dem Treiberkanal 8b zugeordnete Verzögerungsglied dann ermittelte Verzögerungszeit tdelay,4,3 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden – erneut – in der Speichereinrichtung des Testgeräts 4 abgespeichert, usw.
  • Als letztes wird ein Mittelwert der in der Speichereinrichtung abgespeicherten, für das dem Treiberkanal 9b zugeordnete Verzögerungsglied ermittelten Verzögerungszeiten tdelay,4,1, tdelay,4,2, tdelay,4,3, etc. gebildet, und die so ermittelte (Mittelwerts-)Verzögerungszeit (bzw. die dieser zugeordnete Einstellung des Verzögerungsglieds) für den Normalbetrieb des Testgeräts 4 (beim Testen von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechende Verzögerungsglied fest eingestellt.
  • Daraufhin wird ein weiterer Kalibrierverfahrens-Hauptschritt IIb durchgeführt:
    Hierbei wird der Wafer 1 (vorteilhaft automatisch, d.h. durch eine entsprechende Maschine) zunächst wieder von der Unterseite der probecard weg-, und dann in seitlicher Richtung bewegt, und daraufhin so zur Unterseite der probecard 2 hin bewegt (vgl. z.B. die in 2 gezeigten Pfeile A, B), dass die einem ((zweiten) Nicht-Referenz-) Treiberkanal (z.B, dem Treiberkanal 8c) zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in einem (fünften) Strukturfeld IIb des Wafers 1 – ein für diesen Treiberkanal 8c vorgesehenes Kontakt-Feld 6i kontaktiert, und dass die dem o.g. Referenz-Komparatorkanal 9a zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in dem (fünften) Strukturfeld IIb des Wafers 1 – ein für diesen Komparatorkanal 9a vorgesehenes Kontakt-Feld 6k kontaktiert.
  • Wie aus 3 hervorgeht, ist das für den Treiberkanal 8c vorgesehene Kontakt-Feld 6i – im fünften Strukturfeld IIb des Wafers 1 – über eine entsprechende, durch die Kalibrier-Routing-Struktur auf dem Wafer 1 geschaffene Leitung 10e elektrisch mit dem für den Referenz-Komparatorkanal 9a vorgesehenen Kontakt-Feld 6k verbunden.
  • Ein vom Testgerät 4 am Treiberkanal 8c (zu einem bestimmten, z.B. in Bezug zu einem Referenz-Takt (z.B. dessen positive Flanke) gewählten, dem o.g. Referenz-Zeitpunkt entsprechenden Zeitpunkt t0) angelegtes – durch das entsprechende, für den Treiberkanal 8c vorgesehene Verzögerungs-Glied entsprechend zeitlich verzögert ausgegebene – Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal wird über den Treiberkanal 8c und die diesem zugeordnete Kontakt-Nadel der probecard 2 an das für den Treiberkanal 8c vorgesehene Kontakt-Feld 6i weitergeleitet.
  • Von dem Kontakt-Feld 6i aus wird das Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal über die o.g. Wafer-Leitung 10e an das für den Referenz-Komparatorkanal 9a vorgesehene Kontakt-Feld 6k weitergeleitet, und dort von der dem Referenz-Komparatorkanal 9a zugeordneten Kontakt-Nadel der probecard 2 abgegriffen, und zu einem (z.B. auf den Referenz-Takt (z.B. dessen positive Flanke) beziehbaren, aufgrund der Signal-Laufzeit gegenüber dem o.g. Kalibrier-Test-Signal-Ausgabe-Zeitpunkt verzögerten) Zeitpunkt tx,5,1 („Test-Signal-Eingabe-Zeitpunkt") über den o.g. Referenz-Komparatorkanal 9a dem Testgerät 4 zugeführt (wobei das Kalibrier-Test-Signal durch das entsprechende, für den Referenz-Komparatorkanal 9a vorgesehene Verzögerungs-Glied entsprechend zeitlich verzögert in das Testgerät 4 eingegeben wird).
  • Im Testgerät 4 wird der Test-Signal-Eingabe-Zeitpunkt tx,5,1 des durch den Referenz-Komparatorkanal 9a zugeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen (beispielsweise durch Messung der seit der letzten, positiven Flanke des Referenz-Takts vergangenen Zeit), und mit dem – o.g., vorbestimmten (ebenfalls auf z.B. die positive Flanke des Referenz-Takts bezogenen) – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-Schritt IIb,1).
  • Ist der Wert des Test-Signal-Eingabe-Zeitpunkts tx,5,1 größer als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Treiberkanal 8c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend verringert.
  • Ist demgegenüber der Wert des Test-Signal-Eingabe-Zeitpunkts tx,5,1 kleiner als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Treiberkanal 8c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht.
  • Daraufhin wird erneut vom Testgerät 4 am o.g. Treiberkanal 8c ein – durch das Verzögerungs-Glied entsprechend (unterschiedlich wie vorher) zeitlich verzögertes – Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und über den Treiberkanal 8c und die diesem zugeordnete Kontakt-Nadel der probecard 2, das für den Treiberkanal 8c vorgesehene Kontakt-Feld 6i, die Wafer-Leitung 10e, das für den o.g. Referenz-Komparatorkanal 9a vorgesehene Kontakt-Feld 6k, die dem Referenz-Komparatorkanal 9a zugeordnete Kontakt-Nadel der probecard 2, und den Referenz-Komparatorkanal 9a dem Testgerät 4 zugeführt (wobei das Kalibrier-Test-Signal durch das entsprechende, für den Komparatorkanal 9a vorgesehene Verzögerungs-Glied entsprechend verzögert zu einem Test-Signal-Eingabe-Zeitpunkt tx,5,2 in das Testgerät 4 eingegeben wird).
  • Im Testgerät 4 wird der Test-Signal-Eingabe-Zeitpunkt tx,5,2 des durch den Komparatorkanal 9a zugeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen (beispielsweise durch Messung der seit der letzten, positiven Flanke des Referenz-Takts vergangenen Zeit), und mit dem – vorbestimmten – Referenz- Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-Schritt IIb,2).
  • Ist der Wert des Test-Signal-Eingabe-Zeitpunkts tx,5,2 größer als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Treiberkanal 8c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend verringert.
  • Ist demgegenüber der Wert des Test-Signal-Eingabe-Zeitpunkts tx,5,2 kleiner als der Wert des Referenz-Zeitpunkts tx, wird die durch das dem Treiberkanal 8c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht.
  • Daraufhin wird erneut vom Testgerät 4 am Treiberkanal 8c ein entsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und im Testgerät 4 der Test-Signal-Eingabe-Zeitpunkt tx,5,3 des durch den Referenz-Komparatorkanal 9a rückgeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, usw., usw., bis ermittelt wird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkt tx identisch bzw. im Wesentlichen identisch sind (Kalibrier-Verfahren-Sub-Schritt IIb,3).
  • Die durch das dem Treiberkanal 8c zugeordnete Verzögerungsglied hervorgerufene Verzögerungszeit tdelay,5,1 (bzw.: die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden in einer entsprechenden Speichereinrichtung des Testgeräts 4 abgespeichert (Kalibrier-Verfahren-Sub-Schritt IIb,4).
  • Daraufhin wird – absichtlich – die Einstellung des dem Treiberkanal 8c zugeordneten Verzögerungsglieds wieder entsprechend geändert, z.B. die durch das Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht oder verringert, und erneut den o.g. Kalibrier-Verfahren-Sub-Schritten IIb,1–IIb,4 entsprechende Schritte durchgeführt.
  • Mit anderen Worten wird erneut vom Testgerät 4 am Treiberkanal 8c ein entsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt, und im Testgerät 4 der Test-Signal-Eingabe-Zeitpunkt des durch den Referenz-Komparatorkanal 9a rückgeführten, und durch das entsprechende Verzögerungsglied entsprechend verzögerten Kalibrier-Test-Signals gemessen, mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, etc., etc., bis – erneut – ermittelt wird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkt tx identisch bzw. im Wesentlichen identisch sind.
  • Die durch das dem Treiberkanal 8c zugeordnete Verzögerungsglied dann hervorgerufene Verzögerungszeit tdelay,5,2 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden – erneut – in der o.g. Speichereinrichtung des Testgeräts 4 abgespeichert.
  • Daraufhin kann – erneut – absichtlich die Einstellung des dem Treiberkanal 8c zugeordneten Verzögerungsglieds wieder entsprechend geändert, z.B. die durch das Verzögerungsglied hervorgerufene Verzögerungszeit entsprechend erhöht oder verringert werden, und können erneut den o.g. Kalibrier-Verfahren-Sub-Schritten IIb,1–IIb,4 entsprechende Schritte durchgeführt werden.
  • Die – bei Identität des Test-Signal-Eingabe-Zeitpunkts, und Referenz-Zeitpunkts tx – für das dem Treiberkanal 8c zugeordnete Verzögerungsglied dann ermittelte Verzögerungszeit tdelay,5,3 (bzw. die jeweilige Einstellung des Verzögerungsglieds charakterisierende Daten) werden – erneut – in der Speichereinrichtung des Testgeräts 4 abgespeichert, usw.
  • Als letztes wird ein Mittelwert der in der Speichereinrichtung abgespeicherten, für das dem Treiberkanal 8c zugeordnete Verzögerungsglied ermittelten Verzögerungszeiten tdelay,5,1, tdelay,5,2, tdelay,5,31, etc. gebildet, und die so ermittelte (Mittelwerts-)Verzögerungszeit (bzw. die dieser zugeordnete Einstellung des Verzögerungsglieds) für den Normalbetrieb des Testgeräts 4 (beim Testen von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechende Verzögerungsglied fest eingestellt.
  • Als nächstes können – für einen weiteren ((dritten) Nicht-Referenz-) Treiberkanal (und unter Verwendung des – in 3 gezeigten – sechsten Wafer-Strukturfelds IIc, und – weiterhin – des Referenz-Komparatorkanals 9a) – dann entsprechend mehrfach hintereinander entsprechende Kalibrier-Verfahren-Sub-Schritte durchgeführt werden, wie oben für den ersten und zweiten Nicht-Referenz-Treiberkanal 8b, 8c anhand der Kalibrier-Verfahren-Subschritte IIa,1–IIa,4 bzw. IIb,1–IIb,4 erläutert (d.h. – mehrfach hintereinander – den o.g. Kalibrier-Verfahren-Subschritten IIa,1–IIa,4 bzw. IIb,1–IIb,4 entsprechende Kalibrier-Verfahren-Subschritte).
  • Dabei können – entsprechend wie oben erläutert – für den ((dritten) Nicht-Referenz-) Treiberkanal, bzw. das diesem zugeordnete Verzögerungsglied Verzögerungszeiten ermittelt werden, für die der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkts tx identisch bzw. im Wesentlichen identisch sind.
  • Daraufhin kann – wiederum – ein Mittelwert der entsprechenden, ermittelten Verzögerungszeiten gebildet werden, und die so ermittelte (Mittelwerts-)Verzögerungszeit (bzw. die dieser zugeordnete Einstellung des Verzögerungsglieds) für den Normalbetrieb des Testgeräts 4 (beim Testen von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechende Verzögerungsglied fest eingestellt werden.
  • Den o.g. Verfahrensschritten IIa, IIb, IIc entsprechende Schritte (mit jeweils mehrfach hintereinander durchgeführten, den o.g. Kalibrier-Verfahren-Subschritten IIa,1–IIa,4 bzw. IIb,1–IIb,4 entsprechenden Kalibrier-Verfahren-Subschritten) werden – unter Verwendung des o.g. Referenz-Komparatorkanals 9a – für sämtliche Nicht-Referenz-Treiberkanäle durchgeführt.
  • Vorteilhaft können die in 2 gezeigten Treiberkanäle 8a, 8b, 8c, und/oder die Komparatorkanäle 9a, 9b, 9c, alle die gleiche Länge aufweisen, und/oder können die Längen der den Referenz-Treiberkanal 8a mit den jeweiligen (Nicht-Referenz-) Komparatorkanälen 9b, 9c verbindenden Wafer-Leitungen 10a, 10b, 10c jeweils im wesentlichen gleich groß sein, und/oder können die Längen der die jeweiligen (Nicht-Referenz-) Treiberkanäle 8b, 8c mit dem Referenz-Komparatorkanal 9a verbindenden Wafer-Leitungen 10d, 10e, 10f jeweils im wesentlichen gleich groß sein (und z.B. im wesentlichen gleich groß wie diejenigen der den Referenz-Treiberkanal 8a mit den jeweiligen (Nicht-Referenz-) Komparatorkanälen 9b, 9c verbindenden Wafer-Leitungen 10a, 10b, 10c).
  • Bereits vor (oder alternativ nach) der Durchführung der o.g. Verfahrens-Schritte Ia, Ib, Ic, IIa, IIb, IIc, etc. können der Referenz-Treiberkanal 8a und der Referenz-Komparatorkanal 9a so abgeglichen werden, dass (z.B. auf eine positive Flanke des Referenz-Takts bezogen) für beide Referenz-Kanäle 8a, 9a der Wert für den o.g. Referenz-Zeitpunkt tx identisch ist, bzw. für beide Referenz-Kanäle 8a, 9a ein identischer Wert für den o.g. Referenz-Zeitpunkt tx verwendet werden kann.
  • Beispielsweise können hierzu – unter Verwendung herkömmlicher Messverfahren – der Referenz-Kanal 8a, und der Referenz-Kanal 9a so abgeglichen werden (z.B. durch entsprechende Einstellung des dem jeweiligen Referenz-Kanal 8a, 9a zugeordneten Verzögerungsglieds, bzw. Anpassung der durch das dem jeweiligen Referenz-Kanal 8a, 9a zugeordneten Verzögerungsglied hervorgerufenen Verzögerungszeit), dass sich für den Referenz-Treiberkanal 8a und den Referenz-Komparatorkanal 9a – insgesamt – jeweils identische Signal-Laufzeiten bzw. Signal-Verzögerungszeiten ergeben.
  • Mit dem o.g. Verfahren und System wird eine eine relativ hohe Genauigkeit liefernde probecard – und/oder Testgerät-Kalibrierung erreicht, die unabhängig von der jeweils eingesetzten probecard 2 ist, und wobei der für die Kalibrierung notwendige Zeitaufwand insgesamt relativ gering gehalten werden kann.
    • 1
    Kalibrier-Wafer
    2
    probecard
    3
    Test-Station
    4
    Testgerät
    5
    Test-System
    6a
    Kontakt-Feld
    6b
    Kontakt-Feld
    6c
    Kontakt-Feld
    6d
    Kontakt-Feld
    6e
    Kontakt-Feld
    6f
    Kontakt-Feld
    6g
    Kontakt-Feld
    6h
    Kontakt-Feld
    6i
    Kontakt-Feld
    6k
    Kontakt-Feld
    6l
    Kontakt-Feld
    6m
    Kontakt-Feld
    7a
    Kontakt-Nadeln
    7b
    Kontakt-Nadeln
    7c
    Kontakt-Nadeln
    7d
    Kontakt-Nadeln
    7e
    Kontakt-Nadeln
    8a
    Treiberkanal
    8b
    Treiberkanal
    8c
    Treiberkanal
    9a
    Komparatorkanal
    9b
    Komparatorkanal
    9c
    Komparatorkanal
    10a
    Leitung
    10b
    Leitung
    10c
    Leitung
    10d
    Leitung
    10e
    Leitung
    10f
    Leitung
    11
    Wafer
    Ia
    Strukturfeld
    Ib
    Strukturfeld
    Ic
    Strukturfeld
    IIa
    Strukturfeld
    IIb
    Strukturfeld
    IIc
    Strukturfeld

Claims (6)

  1. Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Testgeräts (4), welches die Schritte aufweist: – Ausgeben eines Kalibrier-Signals an einem Treiberkanal (8a, 8b) eines Halbleiter-Bauelement-Test-Geräts (4); – Rückführen des Kalibrier-Signals an das Halbleiter-Bauelement-Test-Gerät (4) über eine an den Treiberkanal (8a, 8b) angeschlossene probecard (2), eine an diese angeschlossene Einrichtung (1), und einen an die probecard (2) angeschlossenen Komparatorkanal (9a, 9b) des Halbleiter-Bauelement-Test-Geräts (4), wobei das Verfahren außerdem den Schritt aufweist: – Verändern der durch eine an den Komparatorkanal (9a, 9b) angeschlossenen Verzögerungseinrichtung bewirkten Signal-Verzögerungszeit so, dass die Signallaufzeit des Kalibrier-Signals durch den Treiberkanal (8a, 8b) und den Komparatorkanal (9a, 9b) einem vorbestimmten Wert (tx) entspricht.
  2. Verfahren nach Anspruch 1, welches außerdem die Schritte aufweist: – Ausgeben eines weiteren Kalibrier-Signals an dem Treiberkanal (8a) des Halbleiter-Bauelement-Test-Geräts (4); – Rückführen des weiteren Kalibrier-Signals an das Halbleiter-Bauelement-Test-Gerät (4) über die an den Treiberkanal (8a) angeschlossene probecard (2), die an diese angeschlossene Einrichtung (1), und einen weiteren, an die probecard (2) angeschlossenen Komparatorkanal (9c) des Halbleiter-Bauelement-Test-Geräts (4).
  3. Verfahren nach Anspruch 2, welches außerdem den Schritt aufweist: Verändern der durch eine an den weiteren Komparatorkanal (9c) angeschlossenen Verzögerungseinrichtung bewirkten Signal-Verzögerungszeit so, dass die Signallaufzeit des weiteren Kalibrier-Signals durch den Treiberkanal (8a) und den weiteren Komparatorkanal (9c) dem vorbestimmten Wert (tx) entspricht.
  4. Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Testgeräts (4), welches die Schritte aufweist: – Ausgeben eines Kalibrier-Signals an einem Treiberkanal (8a, 8b) eines Halbleiter-Bauelement-Test-Geräts (4); – Rückführen des Kalibrier-Signals an das Halbleiter-Bauelement-Test-Gerät (4) über eine an den Treiberkanal (8a, 8b) angeschlossene probecard (2), eine an diese angeschlossene Einrichtung (1), und einen an die probecard (2) angeschlossenen Komparatorkanal (9a, 9b) des Halbleiter-Bauelement-Test-Geräts (4), wobei das Verfahren außerdem den Schritt aufweist: – Verändern der durch eine an den Treiberkanal (8b) angeschlossenen Verzögerungseinrichtung bewirkten Signal-Verzögerungszeit so, dass die Signallaufzeit des Kalibrier-Signals durch den Treiberkanal (8b) und den Komparatorkanal (9a) einem vorbestimmten Wert (tx) entspricht.
  5. Verfahren nach Anspruch 4, welches außerdem die Schritte aufweist: – Ausgeben eines weiteren Kalibrier-Signals an einem weiteren Treiberkanal (8c) des Halbleiter-Bauelement-Test-Geräts (4); – Rückführen des weiteren Kalibrier-Signals an das Halbleiter-Bauelement-Test-Gerät (4) über die an den weiteren Treiberkanal (8c) angeschlossene probecard (2), die an diese angeschlossene Einrichtung (1), und den an die probecard (2) angeschlossenen Komparatorkanal (9a) des Halbleiter-Bauelement-Test-Geräts (4).
  6. Verfahren nach Anspruch 5, welches außerdem den Schritt aufweist: Verändern der durch eine an den weiteren Treiberkanal (8c) angeschlossenen Verzögerungseinrichtung bewirkten Signal-Verzögerungszeit so, dass die Signallaufzeit des weiteren Kalibrier-Signals durch den weiteren Treiberkanal (8c) und den Komparatorkanal (9a) dem vorbestimmten Wert (tx) entspricht.
DE102004031436A 2004-06-29 2004-06-29 Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts Expired - Fee Related DE102004031436B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004031436A DE102004031436B4 (de) 2004-06-29 2004-06-29 Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts
US11/167,930 US7375508B2 (en) 2004-06-29 2005-06-28 Device and a process for the calibration of a semiconductor component test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004031436A DE102004031436B4 (de) 2004-06-29 2004-06-29 Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts

Publications (2)

Publication Number Publication Date
DE102004031436A1 DE102004031436A1 (de) 2006-01-26
DE102004031436B4 true DE102004031436B4 (de) 2006-07-27

Family

ID=35511385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004031436A Expired - Fee Related DE102004031436B4 (de) 2004-06-29 2004-06-29 Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts

Country Status (2)

Country Link
US (1) US7375508B2 (de)
DE (1) DE102004031436B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595629B2 (en) * 2004-07-09 2009-09-29 Formfactor, Inc. Method and apparatus for calibrating and/or deskewing communications channels
KR100843227B1 (ko) * 2007-01-08 2008-07-02 삼성전자주식회사 프로브를 이용한 반도체 메모리 장치의 테스트 방법 및 그방법을 사용하는 반도체 메모리 장치
US7795889B2 (en) 2008-01-25 2010-09-14 Infineon Technologies Ag Probe device
EP2246708A1 (de) * 2009-04-30 2010-11-03 Micronas GmbH Verfahren zur Erstellung einer Defektkarte von auf einem Träger, insbesondere einem Halbleiter-Wafer, befindliche Einzelkomponenten, insbesondere Halbleiter-Bauelementen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19922907A1 (de) * 1998-05-19 1999-12-09 Advantest Corp Einrichtung zum Prüfen einer Halbleiteranordnung und Verfahren zum Kalibrieren der Einrichtung
JP2002107438A (ja) * 2000-09-29 2002-04-10 Ando Electric Co Ltd 半導体試験装置のキャリブレーション装置
DE10141025A1 (de) * 2001-08-22 2003-03-13 Infineon Technologies Ag Verfahren zum Testen von zu testenden Wafern und Kalibriervorrichtung
DE10056882C2 (de) * 2000-11-16 2003-06-05 Infineon Technologies Ag Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
DE10330043A1 (de) * 2003-06-30 2005-02-03 Infineon Technologies Ag Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19922907A1 (de) * 1998-05-19 1999-12-09 Advantest Corp Einrichtung zum Prüfen einer Halbleiteranordnung und Verfahren zum Kalibrieren der Einrichtung
JP2002107438A (ja) * 2000-09-29 2002-04-10 Ando Electric Co Ltd 半導体試験装置のキャリブレーション装置
DE10056882C2 (de) * 2000-11-16 2003-06-05 Infineon Technologies Ag Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
DE10141025A1 (de) * 2001-08-22 2003-03-13 Infineon Technologies Ag Verfahren zum Testen von zu testenden Wafern und Kalibriervorrichtung
DE10330043A1 (de) * 2003-06-30 2005-02-03 Infineon Technologies Ag Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems

Also Published As

Publication number Publication date
US7375508B2 (en) 2008-05-20
DE102004031436A1 (de) 2006-01-26
US20060005089A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
DE102004057772B3 (de) Einsetzbare Kalibriervorrichtung
DE60121064T2 (de) Anordnung und verfahren zur zeitkalibrierung eines halbleiterscheibenprüfgeräts für integrierte schaltungen
DE60200992T2 (de) "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen
DE19915398B4 (de) Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät
DE10153657A1 (de) Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür
DE102007054879B4 (de) Verfahren und Anordnung zur Positionierung einer Probecard
DE19537574C2 (de) Sockel zum Kontaktieren einer elektronischen Schaltung während eines Tests
DE10138556C1 (de) Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
DE10212617A1 (de) Kallibrierung von Anschlüssen von Testgeräten für integrierte Schaltungen
DE102005041614A1 (de) Halbleiter-Bauelement-Testsystem mit Test-Schnittstellen-Einrichtung
DE102005055836B4 (de) Leistungstestplatte
DE19922907B4 (de) Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung
DE102004031436B4 (de) Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts
DE102004035556B3 (de) Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE10214148A1 (de) Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems
DE10141025B4 (de) Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer
DE102006004247A1 (de) Konzept zum Testen einer integrierten Schaltungsanordnung
DE10063102A1 (de) Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung
DE10131712B4 (de) Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung
DE102007045756B4 (de) Elektronische Leiterplatte und Verfahren für das automatische Prüfen
DE19808664A1 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE19813503C1 (de) Schaltungsanordnung zum Verhindern von bei Kontaktfehlern auftretenden falschen Ergebnissen beim Testen einer integrierten Schaltung
DE102004052246B3 (de) Halbleiterbauelement, Anordnung und Verfahren zur Charakterisierung eines Prüfgerätes für Halbleiterbauelemente
DE10243603B4 (de) Verfahren zur Verwendung beim Trimmen, Halbleiter-Bauelement-Test-Gerät zum Durchführen des Verfahrens und Halbleiter-Bauelement-Test-System

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee