JP2000040717A - Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法 - Google Patents

Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法

Info

Publication number
JP2000040717A
JP2000040717A JP10208419A JP20841998A JP2000040717A JP 2000040717 A JP2000040717 A JP 2000040717A JP 10208419 A JP10208419 A JP 10208419A JP 20841998 A JP20841998 A JP 20841998A JP 2000040717 A JP2000040717 A JP 2000040717A
Authority
JP
Japan
Prior art keywords
tip
needle
tab tape
pad
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10208419A
Other languages
English (en)
Inventor
Masashi Yoshizawa
正志 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10208419A priority Critical patent/JP2000040717A/ja
Publication of JP2000040717A publication Critical patent/JP2000040717A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】本発明は、ＴＡＢテープにおいて、デバイスと
の接触によって生じるプローブカードの接触抵抗の増大
と、パッドの削りかすの付着とを軽減させる方法と、そ
の試験方法を提供する。 【解決手段】本発明の構成は、図２のようにＴＡＢテー
プと、ＴＡＢテープに実装されたデバイスとＴＡＢテー
プ上で占めるＩＰ数分の幅の針先研磨用パッドを持つチ
ップとからなる。針先研磨用のチップを適度な間隔でデ
バイスとの間に入れて置くことにより自動的にプローブ
カードの針先研磨が可能となる。 【効果】本発明のＴＡＢテープを電気的特性測定試験を
行うことによって、デバイスとの接触によって生じるプ
ローブカードの接触抵抗の増大と、パッドの削りかすの
付着とを軽減させる効果を有している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路検査
に関し、特にＴＡＢテープの形状における技術に関する
ものである。
【０００２】
【従来の技術】デバイスの電気的特性検査を行う場合、
プローブカードがデバイスのパッドに接触する。これが
繰り返されることにより、徐々にプローブカードの接触
抵抗が高くなる。また、プローブカードの針先はデバイ
スのパッド表面に比べ固いので、プローブカードの針先
でパッド表面を削る。この削りかすがプローブカードに
付着し、次のデバイスに移動する。これによって、隣接
するパッド同士でのリークの原因になる。ウエハ検査の
場合、この様な現象を回避するために一定回数に１回の
間隔で自動的に針先研磨用のステージに移動して、針先
研磨を行う。ＴＡＢテープの電気的特性測定試験の場合
には、１本のリールが終了するまで針先研磨を行わな
い、あるいは途中で測定装置を止めてプローブカードの
針先研磨を行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方法では、一度測定装置を止めなければプローブカード
の針先研磨は出来ないので、針先研磨を行っている間分
稼働率が低下する。また、針先研磨を行わなければ、接
触抵抗の増加により、本来の特性的には良品であろうデ
バイスまで不良と判断され、歩留まりが低下する。
【０００４】また、針先研磨の作業は定期的に行わなけ
ればならないので、そのたびに工数がかかる。
【０００５】
【課題を解決するための手段】この問題を解決するため
に本発明は、 ａ）ＴＡＢテープの形状において、 ｂ）請求項１記載のデバイスと針先研磨用チップを実装
したＴＡＢテープを製造し ｃ）電気的特性測定試験を行うと同時にプローブカード
の針先研磨を行うことを特徴とする。
【０００６】
【発明の実施の形態】本発明の実施例を図２に示す。図
２において１はＴＡＢに実装されたデバイス、２は研削
用のパッドを含むチップである。
【０００７】まず、ＴＡＢテープの製造段階において、
針先研磨用のパッドのついたチップを製造する。これ
は、デバイスのパッドの座標に、針先研磨用のパッドを
実装したチップとする。針先研磨用のパッドの高さは、
デバイスのパッドの高さと同一とする。次に針先研磨の
頻度を決定する。デバイスの出力トランジスタの能力等
によって抵抗値が異なるので、適当な間隔を設定する必
要がある。その後、針先研磨用パッドを含むチップをデ
バイスと同様にしてＴＡＢテープに実装する。
【０００８】針先研磨用のパッドを含むチップをも実装
したＴＡＢテープの電気的特性測定は、それを含まない
ＴＡＢテープと同様に行う。測定においてすべての試験
がパスしなかったチップについては、何回かコンタクト
を行い、試験を最初からし直す。
【０００９】それでもパスしなかったチップについては
不良品としてリジェクトする。ここで何回かコンタクト
をさせることによって、プローブカードの針先が研磨さ
れ、針先に付着したパッドのかすをも削り取ることが可
能となる。針先研磨用のパッドのついたチップは、電気
的特性測定をするとコンタクト試験でフェイルをするの
で、不良品として確実にリジェクトできる。
【００１０】
【発明の効果】以上説明したように、プローブカードの
針先研磨用のチップを実装したＴＡＢテープを製造し、
そのＴＡＢテープの電気的特性測定試験を行うことによ
り、プローブカードの針先が研磨され、針先に付着した
パッドの削りかすを自動的に落とすことができる効果を
有する。
【００１１】ＴＡＢテープに針先研磨用のチップを実装
することにより、テープ内に実デバイス数は減少するこ
とになるが、わずか数チップの実装によりこれらの効果
が得られるので、針先研磨を行う工数と比較するとその
時間的効果は大きい。
【図面の簡単な説明】
【図１】針先研磨用のチップを含まないＴＡＢテープの
図。
【図２】本発明における針先研磨用のチップを含むＴＡ
Ｂテープの図。
【符号の説明】
１ デバイスを実装したチップ ２ 針先研磨用のチップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】被測定ＣＭＯＳデバイス（以下デバイスと
    記述）の製品形態の一つであるＴＡＢにおいて、プロー
    ブカードの針先研磨用のチップをつけたことを特徴とす
    るＴＡＢテープ。
  2. 【請求項２】請求項１記載のＴＡＢテープの電気的特性
    測定試験を行うことにより、針先研磨も同時に行うこと
    を特徴とするＴＡＢテープの電気的特性測定試験方法。
JP10208419A 1998-07-23 1998-07-23 Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法 Withdrawn JP2000040717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10208419A JP2000040717A (ja) 1998-07-23 1998-07-23 Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10208419A JP2000040717A (ja) 1998-07-23 1998-07-23 Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法

Publications (1)

Publication Number Publication Date
JP2000040717A true JP2000040717A (ja) 2000-02-08

Family

ID=16555926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10208419A Withdrawn JP2000040717A (ja) 1998-07-23 1998-07-23 Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法

Country Status (1)

Country Link
JP (1) JP2000040717A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621261B2 (en) 2000-07-21 2003-09-16 Tokyo Weld Co., Ltd. Work inspection apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621261B2 (en) 2000-07-21 2003-09-16 Tokyo Weld Co., Ltd. Work inspection apparatus

Similar Documents

Publication Publication Date Title
Mann et al. The leading edge of production wafer probe test technology
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
JP2004006857A (ja) 集積回路チップ及びそれの製造方法
JP2005538562A (ja) ウェーハレベルでの短縮されたチップテスト方式
JPH02211648A (ja) 半導体装置
JP2007049161A (ja) ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法
JP2000040717A (ja) Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法
US6340604B1 (en) Contactor and semiconductor device inspecting method
JP2007096190A (ja) プローブカードの針先研磨方法、及びプローブ装置
US7112975B1 (en) Advanced probe card and method of fabricating same
JPS614969A (ja) プロ−ブ装置
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
JPH0689932A (ja) パワーｍｏｓｆｅｔのバーンイン装置
JP3012242B2 (ja) 半導体集積回路の製造方法
KR100641471B1 (ko) 반도체 소자의 입력 ｉｃ 구조
JPS61152034A (ja) ウエハプロ−バ装置
JPS6222448A (ja) Ｉｃの形成されたウエ−ハ
JPS63170933A (ja) ウエ−ハプロ−バ
JP2004031463A (ja) 半導体集積回路の検査方法
JP4574302B2 (ja) 半導体装置の製造方法
KR100255558B1 (ko) 반도체칩의 본드패드 구조
JPH05243356A (ja) 半導体集積回路装置及びその試験方法
KR100934793B1 (ko) 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법
JPS5814608Y2 (ja) ウエハ−検査装置
JPH0673361B2 (ja) 半導体ウェーハ上の集積回路の試験方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040531