JPH05243356A - 半導体集積回路装置及びその試験方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、半導体集積回路装置及びその試験
方法に関し、全ての製品チップに渡ってゲート絶縁膜不
良をモニターすることができる半導体集積回路装置及び
その試験方法を提供することを目的する。 【構成】 半導体基板表面に形成され、該半導体基板表
面に形成されたゲート絶縁膜が最も薄いＭＩＳ型半導体
装置の該ゲート絶縁膜の厚さよりもゲート絶縁膜厚が薄
いかあるいは略等しいＭＩＳ型半導体装置と、該ＭＩＳ
型半導体装置のゲートと電気的に接続され、前記半導体
基板表面の他の回路からは絶縁されてなる第１の電極パ
ッドとを有する様に構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置及
びその試験方法に係り、詳しくは、集積回路を構成する
ＭＩＳトランジスタにおけるゲート絶縁膜の静電気破壊
が生じているか否かをモニターすることができる半導体
集積回路装置及びその試験方法に関する。

【０００２】近年、ＭＩＳトランジスタは高駆動能力と
高集積化のためにゲート長の縮小が計られており、これ
に起因するソースとドレイン間のパンチスルーを防止す
る目的として、ゲート絶縁膜は薄膜化の一途を辿ってい
る。このゲート絶縁膜の薄膜化に伴い、電極配線工程に
用いられるドライエッチャー、アッシャー、スパッタ装
置、ＣＶＤ装置等の静電気ダメージにより、ゲート絶縁
膜不良が生じ易くなっており、トランジスタとして動作
しなくなったり、特性変動を起こし易くなったりする傾
向にある。このため、これらの不良トランジスタを有す
る集積回路を検出することができるうえ、除去すること
ができる半導体集積回路装置及びその試験方法が要求さ
れている。

【０００３】

【従来の技術】集積回路を構成するＭＩＳトランジスタ
のゲート絶縁膜不良は、プロセス製造工程における例え
ばウェーハとチャックの密着不良等の装置の異常や装置
の設定条件の変動、あるいは電荷の集中し易いチャンバ
ー内の突起物等により助長されている。

【０００４】一方、集積回路を構成する大面積の配線を
フローティングなＭＩＳトランジスタのゲート電極に接
続すると、ゲート絶縁膜が破壊され易い。そして、この
ようにゲート絶縁膜が破壊されると、ゲートとソース、
ドレイン及びバックゲート間に貫通電流が流れてしまう
という現象が生じる。また、仮にゲート絶縁膜が破壊に
到らずとも、トランジスタ特性が顕著に変動する。

【０００５】このため、従来のＩＣ製造工程では、ゲー
ト絶縁膜不良が生じているか否かをモニターするための
ＭＩＳトランジスタを有するＩＣを定期的に流し、製造
工程の管理をしていた。

【０００６】

【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体集積回路装置では、定期的にモニターＩ
Ｃのゲート絶縁膜不良が生じているか否かをチェックす
ることにより、全ての製品チップにおけるゲート絶縁膜
の品質保証の目安にしていたため、作業ミス等に対して
のゲート絶縁膜不良を全ての製品チップに渡ってモニタ
ーすることができず、全ての製品チップの品質保証を確
実に行い難いという問題があった。

【０００７】そこで、本発明は、全ての製品チップに渡
ってゲート絶縁膜不良をモニターすることができる半導
体集積回路装置及びその試験方法を提供することを目的
としている。

【０００８】

【課題を解決するための手段】本発明による半導体集積
回路装置は上記目的達成のため、半導体基板表面に形成
され、該半導体基板表面に形成されたゲート絶縁膜が最
も薄いＭＩＳ型半導体装置の該ゲート絶縁膜の厚さより
もゲート絶縁膜厚が薄いかあるいは略等しいＭＩＳ型半
導体装置と該ＭＩＳ型半導体装置のゲートと電気的に接
続され、前記半導体基板表面の他の回路からは絶縁され
てなる第１の電極パッドと、を有するものである。

【０００９】本発明による半導体集積回路装置の試験方
法は上記目的達成のため、前記モニター用ＭＩＳトラン
ジスタのゲートと電気的に接続されてなる第１の電極パ
ッドと該ＭＩＳトランジスタのドレインと電気的に接続
されてなる第２の電極パッド間、該第１の電極パッドと
該ＭＩＳトランジスタのソースと電気的に接続されてな
る第３の電極パッド間、及び該第１の電極パッドと該Ｍ
ＩＳトランジスタのバックゲートと電気的に接続されて
なる第４の電極パッド間の内、少なくとも一つの電極パ
ッド間の貫通電流を測定することによりゲート絶縁膜不
良が生じているか否かをモニターする場合に好ましく適
用させることができる。

【００１０】

【作用】本発明では、後述する図１に示すように、モニ
ター用ＭＯＳトランジスタ１のゲート電極２と電気的に
接続させてなる第１の電極パッド３とドレイン５と電気
的に接続されてなる第２の電極パッド６間、第１の電極
パッド３とソース７と電気的に接続されてなる第３の電
極パッド８間、及び第１の電極パッド３とバックゲート
９と電気的に接続させてなる第４の電極パッド10間の貫
通電流をＩＣテスターにて測定するようにしたため、モ
ニター用ＭＯＳトランジスタ１にゲート絶縁膜不良が生
じているか否かをモニターすることができ、これを目安
として製品となるＭＯＳトランジスタにゲート絶縁膜不
良が生じているか否かをモニターすることができる。し
かも、全ての製品チップに渡ってモニター用トランジス
タを形成してモニターすることができるため、全ての製
品チップに渡って製品となるＭＯＳトランジスタのゲー
ト絶縁膜に不良が生じているか否かモニターすることが
できる。

【００１１】

【実施例】（第１実施例）以下、本発明を図面に基づい
て説明する。図１は本発明の第１実施例に則した半導体
チップの構成を示す概略図であり、ここでは製品チップ
の一部を示している。図１において、１はゲート絶縁膜
不良が生じているか否かをモニターするモニター用ＭＯ
Ｓトランジスタであり、２はこのモニター用ＭＯＳトラ
ンジスタ１に形成されたゲート電極であり、３はこのゲ
ート電極２と配線４を介して電気的に接続されてなる電
源ライン取り出し用の第１の電極パッドである。次い
で、５はモニター用ＭＯＳトランジスタ１に形成された
ドレインであり、６はこのドレイン５と電気的に接続さ
れてなるドレイン取り出し用の第２の電極パッドであ
り、７はモニター用ＭＯＳトランジスタ１に形成された
ソースであり、８はこのソース７と電気的に接続されて
なるソース取り出し用の第３の電極パッドである。そし
て、９はモニター用ＭＯＳトランジスタ１に形成された
バックゲートであり、10はこのバックゲート９と電気的
に接続されてなるバックゲート取り出し用の第４の電極
パッドである。

【００１２】本実施例では、ゲート絶縁膜不良が生じる
か否かをモニターするモニター用ＭＯＳトランジスタ１
を全ての製品チップコーナ部分（スクライブライン領域
等でもよい）に１箇所設けており、電極配線として大面
積を有する電源ラインを用いて、ゲート絶縁膜不良をモ
ニターするようにしている。そして、図１に示す如く、
大面積を有する電極配線が保護素子を介さず、直接モニ
ター用ゲート電極（フローティング状態）と接続されて
いるため、ＩＣ内部の製品トランジスタのゲートよりも
配線工程におけるダメージが大きく、不良となり易い。
このため、モニター用ＭＯＳトランジスタ１のゲート電
極２と電気的に接続されてなる第１の電極パッド３とド
レイン５と電気的に接続されてなる第２の電極パッド６
間、第１の電極パッド３とソース７と電気的に接続され
てなる第３の電極パッド８間、及び第１の電極パッド３
とバックゲート９と電気的に接続されてなる第４の電極
パッド10間の貫通電流をＩＣテスターにて測定するよう
にしたため、モニター用ＭＯＳトランジスタ１にゲート
絶縁膜不良が生じているか否かをモニターすることがで
き、これを目安として製品となるＭＯＳトランジスタに
ゲート絶縁膜不良が生じているか否かをモニターするこ
とができる。しかも、全ての製品チップに渡ってモニタ
ー用トランジスタを形成してモニターすることができる
ため、全ての製品はチップに渡って製品となるＭＯＳト
ランジスタのゲート絶縁膜に不良が生じているか否かを
モニターすることができる。なお、モニター用ＭＯＳト
ランジスタ１にゲート絶縁膜不良が生じていない場合に
は通常のモニターとして、ＭＯＳトランジスタ特性を測
定することができる。

【００１３】また、ゲート絶縁膜不良で電源ラインから
バックゲート９へ微小の貫通電流が流れることも考えら
れるため、ＩＣテスターにて貫通電流を測定した後、良
品チップの高品質保証のために配線４部分の一部を切断
してもよい。なお、上記実施例においては、第３の電極
パッド８と第４の電極パッド10が同電位の場合は、ショ
ートして一つに纏めることができ、また配線の切断に
は、レーザを利用してカバー膜上から切断するのが好ま
しい。また、ＩＣの配線工程は必ずしも単層配線である
必要はなく、多層配線でも適用することができる。

【００１４】（第２実施例）図２は本発明の第２実施例
に則した半導体チップの構成を示す概略図であり、ここ
では製品チップの一部を示している。図２において、図
１と同一符号は同一または相当部分を示し、21〜23は各
々第１，第２，第３のダミー配線である。上記第１実施
例では、電源ラインをモニター用トランジスタのゲート
電極に接続する場合について説明したが、本実施例のよ
うに、ＩＣ内部で使用しないダミーの大面積配線を接続
するようにしてもよく、本実施例も上記第１実施例と同
様の効果を得ることができる。

【００１５】図２に示す如く、ダミーの大面積配線取り
出し用の第１の電極パッド３は第１のダミー配線21を介
して接続されており、第２，第３のダミー配線22，23は
スルー・ホールを介して第１のダミー配線21に接続され
た２層目，３層目の配線である。なお、配線総数に合わ
せて適宜増減してもよく、第１のダミー配線21は製品Ｉ
Ｃの動作には無関係であるため切断する必要はない。

【００１６】なお、本発明においては、ゲート絶縁膜は
必ずしも酸化膜でなくてもよく、窒化膜や酸窒化といっ
た他の材料をゲート絶縁膜に用いたものでもよい。

【００１７】

【発明の効果】本発明によれば、全ての製品チップに渡
ってゲート絶縁膜不良をモニターすることができるとい
う効果がある。

【図面の簡単な説明】

【図１】本発明の第１実施例に則した半導体チップの構
成を示す概略図である。

【図２】本発明の第２実施例に則した半導体チップの構
成を示す概略図である。

【符号の説明】 １ モニター用ＭＯＳトランジスタ ２ ゲート電極 ３ 第１の電極パッド ４ 配線 ５ ドレイン ６ 第２の電極パッド ７ ソース ８ 第３の電極パッド ９ バックゲート 10 第４の電極パッド 21 第１のダミー配線 22 第２のダミー配線 23 第３のダミー配線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板表面に形成され、該半導体基
   板表面に形成されたゲート絶縁膜が最も薄いＭＩＳ型半
   導体装置の該ゲート絶縁膜の厚さよりもゲート絶縁膜厚
   が薄いかあるいは略等しいＭＩＳ型半導体装置と、 該ＭＩＳ型半導体装置のゲートと電気的に接続され、前
   記半導体基板表面の他の回路からは絶縁されてなる第１
   の電極パッドと、 を有する半導体集積回路装置。
2. 【請求項２】 モニター用ＭＩＳトランジスタ（１）の
   ゲート（２）と電気的に接続されてなる第１の電極パッ
   ド（３）と該ＭＩＳトランジスタ（１）のドレイン
   （５）と電気的に接続されてなる第２の電極パッド
   （６）間、該第１の電極パッド（３）と該ＭＩＳトラン
   ジスタ（１）のソース（７）と電気的に接続されてなる
   第３の電極パッド（８）間、及び該第１の電極パッド
   （３）と該ＭＩＳトランジスタ（１）のバックゲート
   （９）と電気的に接続されてなる第４の電極パッド（1
   0）間の内、少なくとも一つの電極パッド間の貫通電流
   を測定することによりゲート絶縁膜不良が生じているか
   否かをモニターすることを特徴とする半導体集積回路装
   置の試験方法。