JP2007243099A - 半導体集積回路の自動レイアウト方法、プログラム、および装置 - Google Patents

半導体集積回路の自動レイアウト方法、プログラム、および装置 Download PDF

Info

Publication number
JP2007243099A
JP2007243099A JP2006067188A JP2006067188A JP2007243099A JP 2007243099 A JP2007243099 A JP 2007243099A JP 2006067188 A JP2006067188 A JP 2006067188A JP 2006067188 A JP2006067188 A JP 2006067188A JP 2007243099 A JP2007243099 A JP 2007243099A
Authority
JP
Japan
Prior art keywords
contact holes
wiring
contact
contact hole
automatic layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006067188A
Other languages
English (en)
Inventor
Tadashi Kadota
匡史 門田
Fumihiro Kimura
文浩 木村
Kazuhisa Fujita
藤田  和久
Hirofumi Miyashita
裕文 宮下
Hirofumi Taguchi
浩文 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006067188A priority Critical patent/JP2007243099A/ja
Publication of JP2007243099A publication Critical patent/JP2007243099A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】コンタクトホールの数を接続対象の配線幅をパラメータとして算出した場合、空孔によるコンタクトホールの導通不良対策が不十分となり、半導体の製造歩留まり向上に有効でない場合がある。
【解決手段】入力されたレイアウトデータ101に対し、配線と接続される異レイヤ配線の線分面積から接続に使用するコンタクトホールの数をコンタクト数算出部S101にて算出し、コンタクト生成処理部S102にてコンタクトを生成する。その後、コンタクト修正処理部S103にてコンタクト形状を修正しコンタクト生成後レイアウトデータ105を出力する。
【選択図】図1

Description

本発明は、半導体集積回路の設計に際して、配線の導通不良を抑制することによる信頼性向上を目的とし、コンタクトホールの配置方法を決定する自動レイアウト方法、プログラム、および装置に関するものである。
半導体集積回路において、ある配線層の微細配線と異なる配線層の太幅配線との接続部において、層間を結ぶコンタクトホールの数を複数個設置し、電気的な接続不良を防止する方法は一般的である。これは、配線材料として銅配線を使用する近年の半導体製造方法において、顕著に用いられている方法である。
デュアルダマシン法を始めとする近年の半導体集積回路の製造過程において、コンタクトホール生成時に太幅配線中の空孔(金属イオンが存在しない部分)がコンタクトホールに集中することにより、金属の欠損が生じ、導通不良を発生させる可能性がある。
この現象を抑制するための1つの手段として、コンタクトホールを複数個配置するという方法がある。この方法を用いることにより、空孔の集中を複数のコンタクトホールに分散することができ、金属の欠損が生じにくい。
一般的に、いくつコンタクトホールを配置すれば良いかはプロセス特性に依存しており、金属の量が多ければ多いほど空孔が多く存在するため、従来は太幅配線の幅をパラメータとして空孔の量を見積もり、幅に応じて配置すべきコンタクトホールの個数を決定していた(例えば、特許文献1参照)。
特開2004−253688号公報
半導体プロセスの微細化が進み、微細配線の幅が狭くなったことにより、コンタクトホールの大きさも微細になり、導通不良の発生確率が増加してきた。また、銅配線が採用されるようになり、金属中の空孔の量も増加してきた。これらのことに伴い、太幅配線の幅と配置すべきコンタクトホールの数との間に、従来に比べて相関性が低くなってきた。すなわち、太幅配線をパラメータとして空孔の量を模式的に表現することが、導通不良の抑制および配線品質の向上に直接的に貢献できなくなりつつある。
本発明は上記の点に鑑みてなされたものであり、金属の欠損を生じさせる可能性のある空孔の存在領域を定義し、これをパラメータとすることで配置すべきコンタクトホールの数、またコンタクトホール同士の位置関係を決定し、より信頼性の高い半導体集積回路を提供することを目的としている。
本願第1の発明である自動レイアウト方法は、半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト方法であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する工程と、算出されたコンタクトホール数に基づきコンタクトホールを生成する工程と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する工程を備え、前記コンタクトホール数を算出する工程において、前記データ内の或る配線に対して接続関係にある異レイヤ配線の面積の少なくとも一部または体積の少なくとも一部をパラメータとして前記コンタクトホール数を算出することを特徴としている。
本願第2の発明である自動レイアウト方法は、第1の発明における前記パラメータとして前記異レイヤ配線の全面積または全体積を用いることを特徴としている。
本願第3の発明である自動レイアウト方法は、第1の発明における前記パラメータとして前記異レイヤ配線と前記異レイヤ配線と同じレイヤで前記異レイヤ配線に接続された分岐配線の全面積の和または全体積の和を用いることを特徴としている。
本願第4の発明である自動レイアウト方法は、第1の発明における前記コンタクトホール数を算出する工程において、前記異レイヤ配線の少なくとも一部を含む二次元または三次元の仮想的な領域を考え、前記パラメータとして前記異レイヤ配線の前記仮想的な領域に含まれた部分の面積または体積を用いることを特徴としている。
本願第5の発明である自動レイアウト方法は、第1の発明における前記コンタクトホール数を算出する工程において、前記異レイヤ配線及び前記異レイヤ配線と同じレイヤで前記異レイヤ配線に接続された分岐配線の少なくとも一部を含む二次元または三次元の仮想的な領域を考え、前記パラメータとして前記異レイヤ配線及び前記分岐配線の前記仮想的な領域に含まれた部分の面積または体積を用いることを特徴としている。
本願第6の発明である自動レイアウト方法は、第4または第5の発明における前記仮想的な領域は配置すべきコンタクトホール数が最も多くなるよう定義することを特徴としている。
本願第7の発明である自動レイアウト方法は、半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト方法であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する工程と、算出されたコンタクトホール数に基づきコンタクトホールを生成する工程と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する工程を備え、前記コンタクトホール数を算出する工程において、前記データ内の或る配線に対して接続関係にある異レイヤ配線の長辺長さ及び短辺長さをパラメータとして前記コンタクトホール数を算出することを特徴としている。
本願第8の発明である自動レイアウト方法は、第1の発明または第7の発明における前記異レイヤ配線が前記或る配線以外の配線とも接続関係にあり複数の接続箇所を有する場合には、前記コンタクトホール数を算出する工程において、算出されたコンタクトホール数を前記複数の接続箇所に配分することを特徴としている。
本願第9の発明である自動レイアウト方法は、半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト方法であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する工程と、算出されたコンタクトホール数に基づきコンタクトホールを生成する工程と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する工程を備え、前記修正する工程において、前記データ内の或る配線と前記或る配線に対して接続関係にある異レイヤ配線との接続箇所に生成されたコンタクトホール群の配列形状を変形させることを特徴としている。
本願第10の発明である自動レイアウト方法は、第9の発明において一次元配列によって前記コンタクトホール群形状が形成されている場合は、二次元配列にすることで前記コンタクトホール群形状を変形させることを特徴としている。
本願第11の発明である自動レイアウト方法は、第9の発明において前記或る配線を分断することにより前記配列形状を変形させることを特徴としている。
本願第12の発明である自動レイアウト方法は、半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト方法であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する工程と、算出されたコンタクトホール数に基づきコンタクトホールを生成する工程と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する工程を備え、前記修正する工程において、前記データ内の或る配線と、前記或る配線と接続関係にある第一の異レイヤ配線との間に配置するコンタクトホールの位置または数を、前記或る配線を挟んで前記第一の異レイヤ配線とは反対側のレイヤに存在し、前記或る配線に接続されている第二の異レイヤ配線と前記或る配線との間に配置するコンタクトホールの位置に応じて修正することを特徴としている。
本願第13の発明である自動レイアウト方法は、第12の発明において前記第一の異レイヤ配線との間に配置するコンタクトホールの位置を修正する際に、前記第二の異レイヤ配線との間に配置するコンタクトホールを含む仮想的な二次元領域を考え、前記第一の配線との間に配置するコンタクトホール座標の二次元成分が前記二次元領域を除く座標になるよう修正されることを特徴としている。
本願第14の発明である自動レイアウト方法は、第12の発明における前記第一の異レイヤ配線との間に配置するコンタクトホール数の修正は、前記第二の異レイヤ配線との間に配置するコンタクトホールを含む仮想的な二次元領域を考え、前記二次元領域内に前記第一の異レイヤ配線との間に配置するコンタクトホール座標の二次元成分が含まれていた場合に行うことを特徴としている。
本願第15の発明である自動レイアウト装置は、半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト装置であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出するコンタクト算出処理部と、算出されたコンタクトホール数に基づきコンタクトホールを生成するコンタクト生成処理部と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正するコンタクト修正処理部を備え、前記コンタクト数算出処理部において前記データ内の或る配線に対して接続関係にある異レイヤ配線の面積の少なくとも一部または体積の少なくとも一部をパラメータとして前記コンタクトホール数を算出することを特徴としている。
本願第16の発明である自動レイアウト装置は、半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト装置であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出するコンタクト数算出処理部と、算出されたコンタクトホール数に基づきコンタクトホールを生成するコンタクト生成処理部と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正するコンタクト修正処理部を備え、前記コンタクト数算出処理部において前記データ内の或る配線に対して接続関係にある異レイヤ配線の長辺長さ及び短辺長さをパラメータとして前記コンタクトホール数を算出することを特徴としている。
本願第17の発明である自動レイアウト装置は、半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト装置であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出するコンタクト数算出処理部と、算出されたコンタクトホール数に基づきコンタクトホールを生成するコンタクト生成処理部と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正するコンタクト修正処理部を備え、前記コンタクト修正処理部において前記データ内の或る配線と前記或る配線に対して接続関係にある異レイヤ配線との接続箇所に生成されたコンタクトホール群の配列形状を変形させることを特徴としている。
本願第18の発明である自動レイアウト装置は、半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト装置であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出するコンタクト数算出処理部と、算出されたコンタクトホール数に基づきコンタクトホールを生成するコンタクト生成処理部と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正するコンタクト修正処理部を備え、前記コンタクト修正処理部において前記データ内の或る配線と前記或る配線と接続関係にある第一の異レイヤ配線との間に配置するコンタクトホールの位置または数を、前記或る配線を挟んで前記第一の異レイヤ配線とは反対側のレイヤに存在し、前記或る配線に接続されている第二の異レイヤ配線と前記或る配線との間に配置するコンタクトホールの位置に応じて修正することを特徴としている。
本願第19の発明であるプログラムは、コンピュータに半導体集積回路における互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウトを実行させるためのプログラムであって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する手順と、算出されたコンタクトホール数に基づきコンタクトホールを生成する手順と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する手順を備え、前記算出する手順において前記データ内の或る配線に対して接続関係にある異レイヤ配線の面積の少なくとも一部または体積の少なくとも一部をパラメータとして前記コンタクトホール数を算出することを特徴としている。
本願第20の発明であるプログラムは、コンピュータに半導体集積回路における互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウトを実行させるためのプログラムであって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する手順と、算出されたコンタクトホール数に基づきコンタクトホールを生成する手順と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する手順を備え、前記算出する手順において前記データ内の或る配線に対して接続関係にある異レイヤ配線の長辺長さ及び短辺長さをパラメータとして前記コンタクトホール数を算出することを特徴としている。
本願第21の発明であるプログラムは、コンピュータに半導体集積回路における互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウトを実行させるためのプログラムであって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する手順と、算出されたコンタクトホール数に基づきコンタクトホールを生成する手順と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する手順を備え、前記修正する手順において前記データ内の或る配線と前記或る配線に対して接続関係にある異レイヤ配線との接続箇所に生成されたコンタクトホール群の配列形状を変形させることを特徴としている。
本願第22の発明であるプログラムは、コンピュータに半導体集積回路における互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウトを実行させるためのプログラムであって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する手順と、算出されたコンタクトホール数に基づきコンタクトホールを生成する手順と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する手順を備え、前記修正する手順において前記データ内の或る配線と前記或る配線と接続関係にある第一の異レイヤ配線との間に配置するコンタクトホールの位置または数を、前記或る配線を挟んで前記第一の異レイヤ配線とは反対側のレイヤに存在し、前記或る配線に接続されている第二の異レイヤ配線と前記或る配線との間に配置するコンタクトホールの位置に応じて修正することを特徴としている。
本発明によれば、半導体集積回路の設計において、空孔による金属損失による導通不良を抑制することができ、より信頼性の高い半導体集積回路の製造が可能となる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
まず、全体のフローについて図1を用いて説明する。図1は本発明における全体のフロー及び構成を表した図である。
まず、コンタクト生成の対象となるコンタクト生成対象レイアウトデータ101が、レイアウト処理部102に入力される。レイアウト処理部102は、コンタクト数算出処理部S101、コンタクト生成処理部S102、コンタクト修正処理部S103から構成されており、コンタクト数算出処理部S101は異なる配線層(以下、レイヤ)同士の接続箇所に配置するコンタクトホールの数を決定し、コンタクト生成処理部S102は従来技術に基づきコンタクトホールを生成し、コンタクト修正処理部S103はコンタクトホール群形状の修正、コンタクトホール数の調整、及びコンタクトホールの位置調整を行う。ここでレイアウトデータ及び途中の処理結果はデータ記憶装置103に、処理プログラムはプログラム記憶装置104に格納される。そして、レイアウト処理部102によって生成されたレイアウトデータは、コンタクト生成後レイアウトデータ105として出力される。なお、以上の処理はコンピュータの演算処理装置が行う。
次に、レイアウト処理部102における処理の詳細について、実施の形態1から13において説明する。コンタクト数算出処理部S101に関しては、実施の形態1から11において、コンタクト修正処理部S103に関しては、実施の形態12、13において説明する。なお、コンタクト生成処理部S102においては、従来技術を用いてコンタクトホールを生成する処理を行うので、ここでは詳細な説明は省略する。
(実施の形態1)
本実施形態について、図2を用いて説明する。図2は本実施形態に関わる配線構成と、コンタクトホール数決定に使用するデータベースを表した図である。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、配線201に接続される異なる配線層の太幅配線線(以下、異レイヤ配線)202の面積から、接続に使用するコンタクトホールの数を決定する。コンタクトホールの数については、例えばテーブル形式のデータベース203を用いて決定する。データベース203には、各レイヤと各レイヤ面積と各レイヤ面積に応じた必要なコンタクトホール数が格納されており、異レイヤ配線202のレイヤとその面積から必要なコンタクトホール数を算出する。
本実施形態により、従来技術に比べてコンタクト導通不良の原因となる配線内の空孔量をより正確に考慮したコンタクトホール数を算出することができる。
(実施の形態2)
本実施形態について、図3を用いて説明する。図3は本実施形態に関わる配線構成と、コンタクトホール数決定に使用するデータベースを表した図である。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、配線301に接続される異レイヤ配線302の面積と、異レイヤ配線302と同レイヤで接続された分岐配線303の面積を加算した面積から接続に使用するコンタクトホールの数を決定する。コンタクトホールの数については、例えばテーブル形式のデータベース304を用いて決定する。データベース304には、各レイヤと各レイヤ面積と各レイヤ面積に応じた必要なコンタクトホール数が格納されており、異レイヤ配線302のレイヤと、異レイヤ配線302の面積と分岐配線303の面積を加算した面積から必要なコンタクトホール数を算出する。
本実施形態により、異レイヤ配線に加え、同レイヤで接続された分岐配線分の空孔量をより正確に考慮したコンタクトホール数を算出することができる。
(実施の形態3)
本実施形態について、図4を用いて説明する。図4は本実施形態に関わる配線構成と、コンタクトホール数決定に使用するデータベースを表した図である。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、配線401に接続される異レイヤ配線402との接続箇所を含む仮想的な窓領域403に含まれる異レイヤ配線面積から接続に使用するコンタクトホールの数を決定する。ここで窓領域403とはある二次元の領域であり、あらかじめ設計規約として事前に大きさを設定することとし、最もコンタクトホールが多く生成できるように異レイヤ配線402面積を最も多く含む開始位置とする。なお、窓領域403に関しては、任意に大きさ、形状、及び開始位置を変更できることを可能とする。領域内コンタクトホールの数については、例えばテーブル形式のデータベース404を用いて決定する。データベース404には、各レイヤと各レイヤ面積と各レイヤ面積に応じた必要なコンタクトホール数が格納されており、異レイヤ配線402のレイヤと窓領域403内の異レイヤ配線面積から必要なコンタクトホール数を算出する。
本実施形態により、実際は配線接続箇所から離れているため導通不良対策の対象とならない空孔が含まれる配線領域を省くことが可能となり、過剰なコンタクトホールの生成を防ぐことができる。
(実施の形態4)
本実施形態について、図5を用いて説明する。図5は本実施形態に関わる配線構成と、コンタクトホール数決定に使用するデータベースを表した図である。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、配線501に接続される異レイヤ配線502の接続箇所を含む仮想的な窓領域504に含まれる異レイヤ配線502面積と異レイヤ配線502と同レイヤで接続された分岐配線503面積を加算した面積から接続に使用するコンタクトホールの数を決定する。ここで窓領域504とはある二次元の領域であり、あらかじめ設計規約として事前に大きさを設定することとし、最もコンタクトホールが多く生成できるように異レイヤ配線502及び分岐配線503面積を最も多く含む開始位置とする。なお、窓領域に関しては任意に大きさ、形状、及び領域開始位置を変更できることを可能とする。領域内コンタクトホールの数については、例えばテーブル形式のデータベース505を用いて決定する。データベース505には、各レイヤと各レイヤ面積と各レイヤ面積に応じた必要なコンタクトホール数が格納されており、異レイヤ配線502のレイヤと窓領域504内の異レイヤ配線502面積と分岐配線503面積から必要なコンタクトホール数を算出する。
本実施形態により、異レイヤ配線に加え、同レイヤで接続された配線分の空孔量をより正確に考慮したコンタクト数を算出することができる。更に、実際は配線接続箇所から離れているため導通不良対策の対象とならない空孔が含まれる配線領域を省くことが可能となり、過剰なコンタクトホールの生成を防ぐことができる。
(実施の形態5)
本実施形態について、図6を用いて説明する。図6は本実施形態に関わる配線構成と、コンタクトホール数決定に使用するデータベースを表した図である。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、配線601に接続される異レイヤ配線602体積から接続に使用するコンタクトホールの数を決定する。コンタクトホールの数については、例えばテーブル形式のデータベース603を用いて決定する。データベース603には、各レイヤと各レイヤ体積と各レイヤ体積に応じた必要なコンタクトホール数が格納されており、異レイヤ配線602のレイヤとその体積から必要なコンタクトホール数を算出する。
本実施形態により、体積を用いて算出することで面積を用いた算出では考慮できなかった配線膜圧を考慮することが可能となり、コンタクト導通不良の原因となる配線内の空孔量をより正確に考慮したコンタクトホール数を算出することができる。
(実施の形態6)
本実施形態について、図7を用いて説明する。図7は本実施形態に関わる配線構成と、コンタクトホール数決定に使用するデータベースを表した図である。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、配線701に接続される異レイヤ配線702体積と、異レイヤ配線702と同レイヤで接続された分岐配線703体積を加算した体積から接続に使用するコンタクトホールの数を決定する。コンタクトホールの数については、例えばテーブル形式のデータベース704を用いて決定する。データベース704には、各レイヤと各レイヤ体積と各レイヤ体積に応じた必要なコンタクトホール数が格納されており、異レイヤ配線702のレイヤと異レイヤ配線702体積と分岐配線703体積を加算した体積から必要なコンタクトホール数を算出する。
本実施形態により、体積を用いて算出することで面積を用いた算出では考慮できなかった配線膜圧を考慮することが可能となる。更に、異レイヤ配線体積に加え同レイヤで接続された分岐配線分の体積を考慮するので、配線内の空孔量をより正確に考慮したコンタクトホール数を算出することができる。
(実施の形態7)
本実施形態について、図8を用いて説明する。図8は本実施形態に関わる配線構成と、コンタクトホール数決定に使用するデータベースを表した図である。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、配線801に接続される異レイヤ配線802の接続箇所を含む仮想的な窓領域803に含まれる異レイヤ配線体積から接続に使用するコンタクトホールの数を決定する。窓領域803とは、ある三次元の空間であり、あらかじめ設計規約として事前に大きさを設定することとし、最もコンタクトホールが多く生成できるように異レイヤ配線802体積を最も多く含む開始位置とする。なお、窓領域803に関しては、任意に大きさ、形状、及び領域開始位置を変更できることを可能とする。領域内コンタクトホールの数については、例えばテーブル形式のデータベース804を用いて決定する。データベース804には、各レイヤと各レイヤ体積と各レイヤ体積に応じた必要なコンタクトホール数が格納されており、異レイヤ配線802のレイヤと窓領域803内の異レイヤ配線体積から必要なコンタクトホール数を算出する。
本実施形態により、体積を用いて算出することで面積を用いた算出では考慮できなかった配線膜圧を考慮することが可能となる。更に、配線線分の全体積を考慮する場合に比べて、実際は配線接続箇所から離れているため導通不良対策の対象とはならない空孔が含まれる配線領域を省くことが可能となり、過剰なコンタクトホールの生成を防ぐことができる。
(実施の形態8)
本実施形態について、図9を用いて説明する。図9は本実施形態に関わる配線構成と、コンタクトホール数決定に使用するデータベースを表した図である。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、配線901に接続される異レイヤ配線902の接続箇所を含む仮想的な窓領域904に含まれる異レイヤ配線体積と異レイヤ配線904と同レイヤで接続された分岐配線903体積を加算した体積から接続に使用するコンタクトホールの数を決定する。窓領域904とはある3次元の空間を示すものであり、あらかじめ設計規約として事前に大きさを設定することとし、最もコンタクトホールが多く生成できるように異レイヤ配線902及び分岐配線903体積を最も多く含む開始位置とする。なお、窓領域904に関しては、任意に大きさ、形状、及び領域開始位置を変更できることを可能とする。コンタクトホールの数については、例えばテーブル形式のデータベース905を用いて決定する。データベース905には、各レイヤと各レイヤ体積と各レイヤ体積に応じた必要なコンタクトホール数が格納されており、異レイヤ配線902のレイヤと窓領域904内に含まれる異レイヤ配線902と分岐配線903体積から必要なコンタクトホール数を算出する。
本実施形態により、体積を用いて算出することで面積を用いて算出では考慮できなかった配線膜圧を考慮することが可能となる。更に、配線の全体積を考慮する場合に比べて、実際は配線接続箇所から離れているため導通不良対策の対象とはならない空孔が含まれる配線領域を省くことが可能となり、過剰なコンタクトホールの生成を防ぐことができる。
(実施の形態9)
本実施形態について、図10を用いて説明する。図10は本実施形態に関わる配線構成と、コンタクトホール数決定に使用するデータベースを表した図である。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、配線1001に接続される異レイヤ配線1002の長辺長さ1003と短辺長さ1004から接続に使用するコンタクトホールの数を決定する。コンタクトホールの数については、例えばテーブル形式のデータベース1005を用いて決定する。データベース1005には、各レイヤと各レイヤ配線の長辺長さ及び短辺長さと各レイヤ配線の長辺長さ及び短辺長さに応じた必要なコンタクトホール数が格納されており、異レイヤ配線1002のレイヤと異レイヤ配線の長辺長さ及び短辺長さから必要なコンタクトホール数を算出する。
一般的に配線膜圧は、配線の短辺長さに起因して製造時に変動するが、本実施形態により配線の短辺長さに応じたコンタクトホール数を算出することができ、結果的に配線膜圧の変化を考慮したコンタクトホール数を算出することができる。なお本実施形態において、短辺長さと長辺長さの比(アスペクト比)を、コンタクトホール数決定のパラメータとして用いても良い。
以上実施の形態1から9においては、1本の配線に対して1本の異レイヤ配線が接続する場合について説明してきた。それぞれの場合においては、配線が下層の異レイヤ配線に接続する場合を想定しており、必要なコンタクトホール数の算出に203、304、404、505、603、704、804、905、1005のデータベースを使用している。本来、コンタクトホールが配線の上に存在するか下に存在するかによって、配線とコンタクトホールとの導電不良発生度合いは変化する。そのため、配線が上層の異レイヤ配線に接続する場合は、これまでのデータベースにおいて必要コンタクトホール数のみ上層配線接続用の値が入ったものを使用するか、これまでのデータベースの必要コンタクトホール数に上層配線接続用に予め規定された係数をかけて必要なコンタクトホール数を算出する。このような方法により、配線とコンタクトホールの上下関係を考慮したコンタクトホール数を算出することができる。
(実施の形態10)
本実施形態について、図11を用いて説明する。図11は本実施形態に関わる配線構成を示したものである。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、異レイヤ配線が2本の配線と接続する場合について説明する。図11のように二本の配線1101、1102が共通の異レイヤ配線1103に接続している。ここでは共通配線の面積もしくは体積に基づいて接続に使用する総コンタクトホール数を算出する。まず、実施の形態1もしくは5と同様に、配線1101と異レイヤ配線1103との接続に必要なコンタクトホール数を算出する。ここで求めたコンタクトホール数が総コンタクトホール数である。もう一方の配線1102と異レイヤ配線1103の接続に必要なコンタクトホール数と配線1101と異レイヤ配線1103の接続に必要なコンタクトホール数との和が総コンタクトホール数であるので、先ほど求めた総コンタクトホール数を配線1101との接続箇所と配線1102との接続箇所で分配する。このように共通配線が複数の配線と接続している場合は、まず一接続箇所において必要なコンタクトホール数を算出し、このコンタクトホール数を複数の接続箇所に分配するという方法を用いる。
本実施形態により、複数の接続箇所が発生する配線において、過剰なコンタクトホールを生成することを防ぐことができる。
(実施の形態11)
本実施形態について、図12を用いて説明する。図12は本実施形態に関わる配線構成を示したものである。レイアウト処理部102に入力されたコンタクト生成対象レイアウトデータ101はコンタクト数算出処理部S101によって、異なる配線レイヤ同士の接続箇所に配置するコンタクトホールの数が算出される。本実施形態においては、異レイヤ配線が2本の配線と接続する場合について説明する。図12のように二本の配線1201、1202が共通の異レイヤ配線1203に接続している。この場合一方の配線(例えば1201)と異レイヤ配線との接続箇所における必要なコンタクトホール数を求める。更に先ほど算出したコンタクトホール数を、配線1201と異レイヤ配線1203の接続箇所及び配線1202と異レイヤ配線1203の接続箇所で分配する。これらの一連の流れは、実施の形態10で説明したとおりである。本実施形態では、配線1201に接続される異レイヤ配線1203の接続箇所を含む窓領域1204内の異レイヤ配線面積または体積から接続に使用するコンタクトホールの数を決定する。ここで窓領域1204とは、ある二次元または三次元の領域であり、あらかじめ設計規約として事前に大きさを設定することとする。
本実施形態により、実際は配線接続箇所から離れているため導電不良対策の対象とならない空孔が含まれる配線領域を省くことが可能となるとともに、複数の接続箇所が発生する配線において、過剰なコンタクトホールを生成することを防ぐことができる。
(実施の形態12)
本実施形態について、図13、14、15を用いて説明する。図13は本実施形態に関わる配線構成において、複数のコンタクトホール即ちコンタクトホール群が生成された状態を表す図である。また、図14、15は本実施形態に関わる配線構成において、コンタクトホール群形状が修正された状態を表す図である。コンタクト生成処理部S102において生成されたコンタクトホールに関して、コンタクトホール群形状の修正、コンタクトホール数の調整、及びコンタクトホールの位置調整をコンタクト修正処理部S103が行う。本実施形態においては、コンタクトホール群形状の修正について説明する。
図13のように、配線1301と異レイヤ配線1302との接続箇所にコンタクトホール群1303が生成された場合、周辺の配線混雑状況に応じて図14のような別の形状のコンタクトホール群1401に修正する。この際、コンタクトホール数は変更せず、コンタクト数算出処理部S101で算出されたコンタクトホール数に従うものとする。また、周辺の配線混雑状況に応じてコンタクトホール群1303を図15のように分断した分割配線1501と分割ホール群1502に修正する。こうすることによって、新たな配線空き領域1503が発生する。
本実施形態により、コンタクトホール群の形状を変化させることで、コンタクト導通不良対策に必要なコンタクトホール数を維持したまま、局所的に配線通過領域を増加させることができる。
(実施の形態13)
本実施形態について、図16、17、18を用いて説明する。図16、17、18は本実施形態に関わる配線構成の断面図である。コンタクト生成処理部S102において生成されたコンタクトホールに関して、コンタクトホール群形状の修正、コンタクトホール数の調整、及びコンタクトホールの位置調整をコンタクト修正処理部S103が行う。本実施形態においては、コンタクトホール数の調整及びコンタクトホールの位置調整について説明する。
まず、コンタクトホールの位置調整について説明する。図16のように、配線1601と上レイヤ配線1604との接続用コンタクトホール1605の生成座標を中心として事前に規定された2次元領域1606内に、配線1601と下レイヤ配線1602との接続用コンタクトホール1603の生成座標の2次元成分が含まれていた場合、配線1601と下レイヤ配線1602との接続用コンタクトホール1603の2次元座標を修正し、図17のように、配線1601と上レイヤ配線1604との接続用コンタクトホール1605の生成座標の2次元成分を中心とした領域1606内に重ならない新たな座標位置に同数のコンタクトホール1701を生成する。領域1606は、例えばテーブル形式のデータベース1609を用いて決定する。データベース1607には各コンタクトホールレイヤ、各コンタクトホール座標と領域の中心との相対位置の2次元成分、領域の中心から外枠までの長さ1608が格納されている。なお、図16には領域1606が長方形である場合を示しているが、その他の形状でもよい。
また、配線1601と上レイヤ配線1604との接続コンタクトホール1605の座標から算出した領域1606だけでなく、配線1601と下配線レイヤ1602との接続用コンタクトホール1603の座標を領域生成の基準とし、上配線レイヤ1604との接続用コンタクトホール1605の位置修正を行うことも可能である。
次に、コンタクトホール数の調整について説明する。図18のように、配線1601と下レイヤ配線1602との接続用コンタクトホール1603の数を増加させ新たな接続用のコンタクトホール1801を生成させる。ここではコンタクトホール数を1個増やした場合を示している。なお、コンタクトホールの増加数に関しては、例えばテーブル形式のデータベース1802を用いて決定される。データベース1802にはコンタクトホール1603の座標の二次元成分がコンタクトホール1605の生成座標の2次元成分を中心とした領域1606内に含まれた場合に必要なコンタクトホール数が各レイヤごとに格納されており、このデータベース1802を用いてコンタクトホール数を決定する。なお、配線1601と上レイヤ配線1604と接続コンタクトホール1605からの領域1606だけでなく、配線1601と下配線レイヤ1602との接続用コンタクトホール1603を領域生成の基準とし、上配線レイヤ1604との接続用コンタクトホール1605の数修正を行うことも可能とする。
本実施形態のように、コンタクトホール位置または数を修正することで、上下レイヤのコンタクトホール座標の二次元成分が重なる場合のストレスに起因するコンタクト導通不良を防ぐことができる。
実施の形態1から13においてはレイアウト処理部102における一連の処理について説明してきたが、レイアウト処理部102によって生成されたコンタクト生成後レイアウトデータ105はコンタクト生成対象レイアウトデータ101として、再度コンタクトホール形状修正及びコンタクトホール数修正を行うことができる。
また、実施の形態1から13はそれぞれ臨機応変に組み合わせて実施することも可能である。
本発明によれば、コンタクト導通不良対策の原因となる空孔を的確に反映して、配置すべきコンタクトホールの数及び位置関係を決定することが可能となり、微細プロセスにおける半導体集積回路の製造時の歩留まり向上に有効である。
本発明における全体のフロー及び構成を表す図 実施の形態1に関わる配線構成とコンタクトホール数決定に使用するデータベースを表す図 実施の形態2に関わる配線構成とコンタクトホール数決定に使用するデータベースを表す図 実施の形態3に関わる配線構成とコンタクトホール数決定に使用するデータベースを表す図 実施の形態4に関わる配線構成とコンタクトホール数決定に使用するデータベースを表す図 実施の形態5に関わる配線構成とコンタクトホール数決定に使用するデータベースを表す図 実施の形態6に関わる配線構成とコンタクトホール数決定に使用するデータベースを表す図 実施の形態7に関わる配線構成とコンタクトホール数決定に使用するデータベースを表す図 実施の形態8に関わる配線構成とコンタクトホール数決定に使用するデータベースを表す図 実施の形態9に関わる配線構成とコンタクトホール数決定に使用するデータベースを表す図 実施の形態10に関わる配線構成を表す図 実施の形態11に関わる配線構成を表す図 実施の形態12に関わる配線構成を表す図 実施の形態12に関わる配線構成を表す図 実施の形態12に関わる配線構成を表す図 実施の形態13に関わる配線構成を表す断面図 実施の形態13に関わる配線構成を表す断面図 実施の形態13に関わる配線構成を表す断面図
符号の説明
101 コンタクト生成対象レイアウトデータ
102 レイアウト処理部
103 データ記憶装置
104 プログラム記憶装置
105 コンタクト生成後レイアウトデータ
201 配線
202 異レイヤ配線
203 データベース
301 配線
302 異レイヤ配線
303 分岐配線
304 データベース
401 配線
402 異レイヤ配線
403 窓領域
404 データベース
501 配線
502 異レイヤ配線
503 分岐配線
504 窓領域
505 データベース
601 配線
602 異レイヤ配線
603 データベース
701 配線
702 異レイヤ配線
703 分岐配線
704 データベース
801 配線
802 異レイヤ配線
803 窓領域
804 データベース
901 配線
902 異レイヤ配線
903 分岐配線
904 窓領域
905 データベース
1001 配線
1002 異レイヤ配線
1003 長辺長さ
1004 短辺長さ
1005 データベース
1101 配線
1102 配線
1103 異レイヤ配線
1201 配線
1202 配線
1203 異レイヤ配線
1204 窓領域
1301 配線
1302 異レイヤ配線
1303 コンタクトホール群
1401 コンタクトホール群
1501 分割配線
1502 分割コンタクトホール群
1503 空き領域
1601 配線
1602 下レイヤ配線
1603 コンタクトホール
1604 上レイヤ配線
1605 コンタクトホール
1606 領域
1607 データベース
1608 外枠までの長さ
1701 コンタクトホール
1801 コンタクトホール
1802 データベース

Claims (22)

  1. 半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト方法であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する工程と、算出されたコンタクトホール数に基づきコンタクトホールを生成する工程と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する工程を備え、前記コンタクトホール数を算出する工程において、前記データ内の或る配線に対して接続関係にある異レイヤ配線の面積の少なくとも一部または体積の少なくとも一部をパラメータとして前記コンタクトホール数を算出することを特徴とする半導体集積回路の自動レイアウト方法。
  2. 請求項1に記載の自動レイアウト方法であって、前記パラメータとして前記異レイヤ配線の全面積または全体積を用いることを特徴とする半導体集積回路の自動レイアウト方法。
  3. 請求項1に記載の自動レイアウト方法であって、前記パラメータとして前記異レイヤ配線と前記異レイヤ配線と同じレイヤで前記異レイヤ配線に接続された分岐配線の全面積の和または全体積の和を用いることを特徴とする半導体集積回路の自動レイアウト方法。
  4. 請求項1に記載の自動レイアウト方法であって、前記コンタクトホール数を算出する工程において、前記異レイヤ配線の少なくとも一部を含む二次元または三次元の仮想的な領域を考え、前記パラメータとして前記異レイヤ配線の前記仮想的な領域に含まれた部分の面積または体積を用いることを特徴とする半導体集積回路の自動レイアウト方法。
  5. 請求項1に記載の自動レイアウト方法であって、前記コンタクトホール数を算出する工程において、前記異レイヤ配線及び前記異レイヤ配線と同じレイヤで前記異レイヤ配線に接続された分岐配線の少なくとも一部を含む二次元または三次元の仮想的な領域を考え、前記パラメータとして前記異レイヤ配線及び前記分岐配線の前記仮想的な領域に含まれた部分の面積または体積を用いることを特徴とする半導体集積回路の自動レイアウト方法。
  6. 請求項4または5に記載の自動レイアウト方法であって、前記仮想的な領域は配置すべきコンタクトホール数が最も多くなるよう定義することを特徴とする半導体集積回路の自動レイアウト方法。
  7. 半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト方法であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する工程と、算出されたコンタクトホール数に基づきコンタクトホールを生成する工程と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する工程を備え、前記コンタクトホール数を算出する工程において、前記データ内の或る配線に対して接続関係にある異レイヤ配線の長辺長さ及び短辺長さをパラメータとして前記コンタクトホール数を算出することを特徴とする半導体集積回路の自動レイアウト方法。
  8. 請求項1または7に記載の自動レイアウト方法であって、前記異レイヤ配線が前記或る配線以外の配線とも接続関係にあり複数の接続箇所を有する場合には、前記コンタクトホール数を算出する工程において、算出されたコンタクトホール数を前記複数の接続箇所に配分することを特徴とする半導体集積回路の自動レイアウト方法。
  9. 半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト方法であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する工程と、算出されたコンタクトホール数に基づきコンタクトホールを生成する工程と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する工程を備え、前記修正する工程において、前記データ内の或る配線と前記或る配線に対して接続関係にある異レイヤ配線との接続箇所に生成されたコンタクトホール群の配列形状を変形させることを特徴とする半導体集積回路の自動レイアウト方法。
  10. 請求項9に記載の自動レイアウト方法であって、一次元配列によって前記コンタクトホール群形状が形成されている場合は、二次元配列にすることで前記コンタクトホール群形状を変形させることを特徴とする半導体集積回路の自動レイアウト方法。
  11. 請求項9に記載の自動レイアウト方法であって、前記或る配線を分断することにより前記配列形状を変形させることを特徴とする半導体集積回路の自動レイアウト方法。
  12. 半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト方法であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する工程と、算出されたコンタクトホール数に基づきコンタクトホールを生成する工程と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する工程を備え、前記修正する工程において、前記データ内の或る配線と、前記或る配線と接続関係にある第一の異レイヤ配線との間に配置するコンタクトホールの位置または数を、前記或る配線を挟んで前記第一の異レイヤ配線とは反対側のレイヤに存在し、前記或る配線に接続されている第二の異レイヤ配線と前記或る配線との間に配置するコンタクトホールの位置に応じて修正することを特徴とする半導体集積回路の自動レイアウト方法。
  13. 請求項12に記載の自動レイアウト方法であって、前記第一の異レイヤ配線との間に配置するコンタクトホールの位置を修正する際に、前記第二の異レイヤ配線との間に配置するコンタクトホールを含む仮想的な二次元領域を考え、前記第一の配線との間に配置するコンタクトホール座標の二次元成分が前記二次元領域を除く座標になるよう修正されることを特徴とする半導体集積回路の自動レイアウト方法。
  14. 請求項12に記載の自動レイアウト方法であって、前記第一の異レイヤ配線との間に配置するコンタクトホール数の修正は、前記第二の異レイヤ配線との間に配置するコンタクトホールを含む仮想的な二次元領域を考え、前記二次元領域内に前記第一の異レイヤ配線との間に配置するコンタクトホール座標の二次元成分が含まれていた場合に行うことを特徴とする半導体集積回路の自動レイアウト方法。
  15. 半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト装置であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出するコンタクト算出処理部と、算出されたコンタクトホール数に基づきコンタクトホールを生成するコンタクト生成処理部と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正するコンタクト修正処理部を備え、前記コンタクト数算出処理部において前記データ内の或る配線に対して接続関係にある異レイヤ配線の面積の少なくとも一部または体積の少なくとも一部をパラメータとして前記コンタクトホール数を算出することを特徴とする半導体集積回路の自動レイアウト装置。
  16. 半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト装置であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出するコンタクト数算出処理部と、算出されたコンタクトホール数に基づきコンタクトホールを生成するコンタクト生成処理部と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正するコンタクト修正処理部を備え、前記コンタクト数算出処理部において前記データ内の或る配線に対して接続関係にある異レイヤ配線の長辺長さ及び短辺長さをパラメータとして前記コンタクトホール数を算出することを特徴とする半導体集積回路の自動レイアウト装置。
  17. 半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト装置であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出するコンタクト数算出処理部と、算出されたコンタクトホール数に基づきコンタクトホールを生成するコンタクト生成処理部と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正するコンタクト修正処理部を備え、前記コンタクト修正処理部において前記データ内の或る配線と前記或る配線に対して接続関係にある異レイヤ配線との接続箇所に生成されたコンタクトホール群の配列形状を変形させることを特徴とする半導体集積回路の自動レイアウト装置。
  18. 半導体集積回路において互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウト装置であって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出するコンタクト数算出処理部と、算出されたコンタクトホール数に基づきコンタクトホールを生成するコンタクト生成処理部と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正するコンタクト修正処理部を備え、前記コンタクト修正処理部において前記データ内の或る配線と前記或る配線と接続関係にある第一の異レイヤ配線との間に配置するコンタクトホールの位置または数を、前記或る配線を挟んで前記第一の異レイヤ配線とは反対側のレイヤに存在し、前記或る配線に接続されている第二の異レイヤ配線と前記或る配線との間に配置するコンタクトホールの位置に応じて修正することを特徴とする半導体集積回路の自動レイアウト装置。
  19. コンピュータに半導体集積回路における互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウトを実行させるためのプログラムであって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する手順と、算出されたコンタクトホール数に基づきコンタクトホールを生成する手順と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する手順を備え、前記算出する手順において前記データ内の或る配線に対して接続関係にある異レイヤ配線の面積の少なくとも一部または体積の少なくとも一部をパラメータとして前記コンタクトホール数を算出することを特徴とする半導体集積回路の自動レイアウトプログラム。
  20. コンピュータに半導体集積回路における互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウトを実行させるためのプログラムであって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する手順と、算出されたコンタクトホール数に基づきコンタクトホールを生成する手順と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する手順を備え、前記算出する手順において前記データ内の或る配線に対して接続関係にある異レイヤ配線の長辺長さ及び短辺長さをパラメータとして前記コンタクトホール数を算出することを特徴とする半導体集積回路の自動レイアウトプログラム。
  21. コンピュータに半導体集積回路における互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウトを実行させるためのプログラムであって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する手順と、算出されたコンタクトホール数に基づきコンタクトホールを生成する手順と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する手順を備え、前記修正する手順において前記データ内の或る配線と前記或る配線に対して接続関係にある異レイヤ配線との接続箇所に生成されたコンタクトホール群の配列形状を変形させることを特徴とする半導体集積回路の自動レイアウトプログラム。
  22. コンピュータに半導体集積回路における互いに異なるレイヤに存在する配線同士を接続するためのコンタクトホールを生成する自動レイアウトを実行させるためのプログラムであって、前記異なるレイヤに存在する配線同士の接続関係を表したデータに基づいて、接続箇所に配置するコンタクトホール数を算出する手順と、算出されたコンタクトホール数に基づきコンタクトホールを生成する手順と、生成されたコンタクトホールの位置または算出されたコンタクトホール数を修正する手順を備え、前記修正する手順において前記データ内の或る配線と前記或る配線と接続関係にある第一の異レイヤ配線との間に配置するコンタクトホールの位置または数を、前記或る配線を挟んで前記第一の異レイヤ配線とは反対側のレイヤに存在し、前記或る配線に接続されている第二の異レイヤ配線と前記或る配線との間に配置するコンタクトホールの位置に応じて修正することを特徴とする半導体集積回路の自動レイアウトプログラム。
JP2006067188A 2006-03-13 2006-03-13 半導体集積回路の自動レイアウト方法、プログラム、および装置 Pending JP2007243099A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006067188A JP2007243099A (ja) 2006-03-13 2006-03-13 半導体集積回路の自動レイアウト方法、プログラム、および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006067188A JP2007243099A (ja) 2006-03-13 2006-03-13 半導体集積回路の自動レイアウト方法、プログラム、および装置

Publications (1)

Publication Number Publication Date
JP2007243099A true JP2007243099A (ja) 2007-09-20

Family

ID=38588303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006067188A Pending JP2007243099A (ja) 2006-03-13 2006-03-13 半導体集積回路の自動レイアウト方法、プログラム、および装置

Country Status (1)

Country Link
JP (1) JP2007243099A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039757A (ja) * 2009-08-11 2011-02-24 Fujitsu Semiconductor Ltd 設計支援プログラム、設計支援装置、および設計支援方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039757A (ja) * 2009-08-11 2011-02-24 Fujitsu Semiconductor Ltd 設計支援プログラム、設計支援装置、および設計支援方法

Similar Documents

Publication Publication Date Title
US7469397B2 (en) Automatic trace determination method and apparatus for automatically determining optimal trace positions on substrate using computation
US8312408B2 (en) Method and design system for semiconductor integrated circuit
JP2008171170A (ja) ダミーパターンの配置方法、半導体設計装置及び半導体装置
US7698679B2 (en) Method and apparatus for automatic routing yield optimization
US9185808B2 (en) Printed circuit board compensation processing method, device, and PCB
JP2012028479A (ja) 半導体集積回路のレイアウト設計方法
JP2007243099A (ja) 半導体集積回路の自動レイアウト方法、プログラム、および装置
JP2002110801A (ja) 配線抵抗補正方法
JP6054596B2 (ja) 半導体装置および半導体装置設計方法
US6925626B2 (en) Method of routing a redistribution layer trace in an integrated circuit die
US20160307853A1 (en) Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium
JP2008210983A (ja) 信頼性設計支援方法
JP2007165487A (ja) 半導体装置及びその設計方法
US20040188849A1 (en) Semiconductor device and pattern generating method
JP6745614B2 (ja) 基板設計装置および基板設計プログラム
US7409662B1 (en) Systems and methods involving designing shielding profiles for integrated circuits
JP3485311B2 (ja) ダミーパターンレイアウト方法
US9378319B2 (en) Contact window arranging apparatus and contact window arranging method thereof
JP2006294707A (ja) 半導体集積回路の配線方法および半導体集積回路
JP5309728B2 (ja) レチクルデータ作成方法及びレチクルデータ作成装置
JP2009295854A (ja) スルーホール配置装置およびスルーホール配置方法
JP2005309730A (ja) 基板設計装置、基板設計方法および基板設計プログラム
JP2008270439A (ja) 半導体装置の電極配置方法
KR20100079779A (ko) 반도체 소자의 설계 방법
JP2008147331A (ja) 半導体集積回路及び半導体集積回路の修正方法