JP2012028479A - 半導体集積回路のレイアウト設計方法 - Google Patents

半導体集積回路のレイアウト設計方法 Download PDF

Info

Publication number
JP2012028479A
JP2012028479A JP2010164483A JP2010164483A JP2012028479A JP 2012028479 A JP2012028479 A JP 2012028479A JP 2010164483 A JP2010164483 A JP 2010164483A JP 2010164483 A JP2010164483 A JP 2010164483A JP 2012028479 A JP2012028479 A JP 2012028479A
Authority
JP
Japan
Prior art keywords
wiring
power supply
dummy metal
virtual dummy
global
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010164483A
Other languages
English (en)
Inventor
Keisuke Takagi
啓介 高木
Nobuhiko Saeki
暢彦 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010164483A priority Critical patent/JP2012028479A/ja
Publication of JP2012028479A publication Critical patent/JP2012028479A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】電源補強配線となる、幅の広いダミーメタルを生成することのできる半導体集積回路のレイアウト設計方法を提供する。
【解決手段】実施形態の半導体集積回路のレイアウト設計方法は、セルの配置後に、少なくとも1層の信号配線層を用いてグローバル配線を行い、グローバル配線に使用する配線層ごとに、メッシュ状電源配線の格子点で囲まれる最小四角形を配置単位として、グローバル配線の未配線領域に、信号配線と同じ幅の仮想ダミーメタルを配置する。次に、連続して配置されている複数の仮想ダミーメタルを配線幅の広い1つの仮想ダミーメタルにマージし、マージした仮想ダミーメタルを電源補強配線としてメッシュ状電源配線に接続する。その後、グローバル配線にもとづいて詳細配線を行い、詳細配線の未配線領域にダミーメタルを配置する。
【選択図】 図1

Description

本発明の実施形態は、半導体集積回路のレイアウト設計方法に関する。
近年、製造プロセスの微細化の進展による集積度の向上により、半導体集積回路の消費電流は増大する傾向にある。これに伴い、電源配線に流れる電流と電源配線の抵抗により生じる電圧降下(IRドロップ)が回路動作に与える影響が大きくなっている。
従来、このIRドロップへの対策として、レイアウト設計時に、チップ全面にメッシュ状の電源配線を配線し、電源配線の抵抗を下げることが一般的に行われている。
このほか、製造プロセスの微細化により発生する別の問題として、配線パターンの被覆率が不均一であると、配線パターンのエッチングレートが不均一になるという問題や、CMP(Chemical Mechanical Polishing)の研磨特性が不均一になるという問題などがある。
この問題に対しては、レイアウト設計時に、配線パターンの被覆率が低い領域にダミーメタルを追加し、被覆率を均一化するという対策が一般的にとられている。
このダミーメタルの追加に際し、従来、追加したダミーメタルを電源配線に接続して電源配線を補強し、電圧降下対策に利用することも提案されている。
しかし、通常、ダミーメタルは、レイアウト設計の最終工程で信号配線後の空き領域に、信号配線幅と同じ配線幅で生成されるため、配線幅が細く、必ずしも十分な電圧降下対策にならないという問題がある。
特開2008−270827号公報
そこで、本発明の目的は、電源補強配線となる、幅の広いダミーメタルを生成することのできる半導体集積回路のレイアウト設計方法を提供することにある。
実施形態の半導体集積回路のレイアウト設計方法は、セルの配置後に、少なくとも1層の信号配線層を用いてグローバル配線を行い、グローバル配線に使用する配線層ごとに、メッシュ状電源配線の格子点で囲まれる最小四角形を配置単位として、グローバル配線の未配線領域に、信号配線と同じ幅の仮想ダミーメタルを配置する。次に、連続して配置されている複数の仮想ダミーメタルを配線幅の広い1つの仮想ダミーメタルにマージし、マージした仮想ダミーメタルを電源補強配線としてメッシュ状電源配線に接続する。その後、グローバル配線にもとづいて詳細配線を行い、詳細配線の未配線領域にダミーメタルを配置する。
本発明の第1の実施形態に係る半導体集積回路のレイアウト設計方法の処理の流れの例を示すフローチャート。 メッシュ状電源配線の概念を示す模式的レイアウト図。 グローバル配線終了後のレイアウトパターンの例を示す図。 仮想ダミーメタルの配置の例を示す図。 仮想ダミーメタルの配置の例を示す図。 電源補強配線の接続の例を示す図。 電源補強配線の接続の例を示す図。 電源補強配線の接続の例を示す図。 電源補強配線の接続の例を示す図。 ダミーメタルの配置の例を示す図。 ダミーメタルの配置の例を示す図。 本発明の第2の実施形態に係る半導体集積回路のレイアウト設計方法の処理の流れの例を示すフローチャート。 グローバル配線の配線位置の変更の例を示す図。 仮想ダミーメタルの再配置の例を示す図。 仮想ダミーメタルの再配置の例を示す図。 電源補強配線の接続の例を示す図。 電源補強配線の接続の例を示す図。 本発明の第3の実施形態に係る半導体集積回路のレイアウト設計方法の処理の流れの例を示すフローチャート。 IRドロップ解析結果の例を示す図。
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体集積回路のレイアウト設計方法の処理の流れの例を示すフローチャートである。以下、このフローチャートの各ステップの処理を順を追って詳細に説明する。
ステップS01:
まず、周知の手法を用いて、異なる配線層の互いに直交する電源配線により、メッシュ状電源配線を形成する。
図2に、半導体集積回路100のチップ平面上に配線されたメッシュ状電源配線110の例を概念的に示す。
ここで、本実施形態では、横方向の電源配線を1層目の配線層で形成し、縦方向の電源配線を3層目の配線層で形成するものとする。また、VDD電源配線とVSS電源配線をペアにしてメッシュ状電源配線110を形成するものとする。
例えば、1層目の配線層ではVDD1aとVSS1a、VDD1bとVSS1b、3層目の配線層ではVDD3aとVSS3a、VDD3bとVSS3b、VDD3cとVSS3cが、それぞれ1つのペアとなる。
なお、本実施形態では、3層目のVDD電源配線とVSS電源配線は、1列ごとに、その配置を入れ替えるものとする。
1層目の配線層と3層目の配線層は、その格子点に2層目の配線層を配し、この2層目の配線層を介してビア120により接続する。
ステップS02:
続いて、セルの配置およびグローバル配線を行う。
図3に、グローバル配線の例を示す。ここでは、縦方向の配線に2層目の配線層を用い、横方向の配線に3層目の配線層を用いた例を示す。
図3に示す例では、2層目の配線21と23が、3層目の配線31およびビア41、42により接続され、2層目の配線22と24が、3層目の配線32およびビア43、43により接続されている。
ステップS03:
グローバル配線に使用する配線層ごとに、メッシュ状電源配線110の格子点で囲まれる最小四角形(図3の太点線で示す領域)を配置単位200として、グローバル配線の未配線領域に、信号配線と同じ幅の仮想ダミーメタルを配置する。
図4は、2層目の配線層における仮想ダミーメタルの配置の例である。この例では、配置単位200内に、仮想ダミーメタルk21〜k26を配置する。
図5は、3層目の配線層における仮想ダミーメタルの配置の例である。この例では、配置単位200内に、仮想ダミーメタルk31〜k34を配置する。
ステップS04:
各配線層に配置された仮想ダミーメタルのうち、隣り合って連続して配置されている複数の仮想ダミーメタルを配線幅の広い1つの仮想ダミーメタルにマージする。
ステップS05:
続いて、マージした仮想ダミーメタルを電源補強配線としてメッシュ状電源配線110に接続する。
図6に、2層目の配線層における電源補強配線の例を示す。この例では、仮想ダミーメタルk23、k24をマージして配線幅を広くして、電源補強配線h21とし、この電源補強配線h21をVDD1aおよびVDD1bの配置位置まで延長して、ビア44、ビア45によりVDD1aおよびVDD1bに接続している。この電源補強配線h21により、VDD電源線が補強される。
また、図7に、2層目の配線層におけるVSS電源線の補強例を示す。VSS電源線を補強する場合は、上述の電源補強配線h21をVSS1aおよびVSS1bの配置位置まで延長し、ビア44、ビア45によりVSS1aおよびVSS1bに接続する。
図8は、3層目の配線層における電源補強配線の例である。この例では、仮想ダミーメタルk32、k33をマージして配線幅を広くして、電源補強配線h31とし、VSS3aおよびVSS3bに接続する。この電源補強配線h31により、VSS電源線が補強される。
また、図9に、3層目の配線層におけるVDD電源線の補強例を示す。本実施形態では、図2に示したように、3層目のVDD電源配線とVSS電源配線は、1列ごとに、その配置が入れ替わっている。したがって、VDD3b、VSS3bと、その次に配線されるVDD3c、VSS3cとの間では、図9に示すように、配置単位200を挟んでVDD3bとVDD3cが対向している。そのため、この配置単位200における電源補強配線h32は、VDD3bとVDD3cとを結ぶ配線となる。
ステップS06:
次に、グローバル配線の配線経路の見直しなどを行って、最終的な詳細配線を行う。
ステップS07:
最後に、詳細配線の未配線領域にダミーメタルを配置し、本フローの処理を終了する。
図10は、2層目の配線層におけるダミーメタルの配置の例である。この例では、配置単位200内に、ダミーメタルd21〜d24を配置する。
図11は、3層目の配線層におけるダミーメタルの配置の例である。この例では、配置単位200内に、ダミーメタルd31、d32を配置する。
このような本実施形態によれば、グローバル配線終了後に、メッシュ状電源配線の格子点で囲まれる最小四角形を配置単位として仮想ダミーメタルを配置し、複数の仮想ダミーメタルが連続して配置されているときは、これをマージして幅の広い仮想ダミーメタルとし、この幅の広い仮想ダミーメタルを電源補強配線として、メッシュ状電源配線に接続することができる。これにより、上述の配置単位を囲むメッシュ状電源配線が幅の広い電源補強配線で接続されて配線抵抗が低下し、この領域の電源配線のIRドロップによる電圧降下を低減させることができる。
(第2の実施形態)
第1の実施形態で説明したように、電源補強配線は、連続する複数の仮想ダミーメタルをマージすることにより得られる。仮想ダミーメタルは、グローバル配線の未配線領域に配置される。したがって、同じグローバル配線であっても、その配線位置が異なると、連続して配置される仮想ダミーメタルの数が異なる。連続して配置される仮想ダミーメタルの数が多いほど、より幅の広い電源補強配線が得られ、IRドロップによる電圧降下をより低減させることができる。
そこで、本実施形態では、当初のグローバル配線に対して仮想ダミーメタルが不連続に配置されているときは、仮想ダミーメタルが連続して配置されるようにグローバル配線の配線位置を変更し、仮想ダミーメタルの再配置を行う。
図12は、本発明の第2の実施形態に係る半導体集積回路のレイアウト設計方法の処理の流れの例を示すフローチャートである。図12に示すフローは、図1に示したフローのステップS03とステップS04の処理の間に、ステップS11およびステップS12の処理を追加したものである。以下、ステップS11およびステップS12の処理について説明する。
ステップS11:
ステップS03における仮想ダミーメタルの配置の結果、仮想ダミーメタルが不連続に配置されているときは、仮想ダミーメタルが連続して配置されるようにグローバル配線の配線位置を変更する。
図13に、図3に示したグローバル配線に対する配線位置変更の例を示す。この例では、2層目配線21、23の配線位置を左側へ移動させ、3層目配線31の配線位置を上側へ、3層目配線32の配線位置を下側へ、それぞれ移動させている。
ステップS12:
配線位置変更後のグローバル配線の未配線領域に、仮想ダミーメタルを再配置する。
図14に、2層目の配線層における仮想ダミーメタルの再配置の例を示す。この例では、3個の仮想ダミーメタルk22、k23、k24が連続して配置されている。図4と比較して、仮想ダミーメタルの連続配置数が1個増加している。
図15は、3層目の配線層における仮想ダミーメタルの再配置例である。この例では、4個の仮想ダミーメタルk31、k32、k33、k34が連続して配置されている。図5と比較して、仮想ダミーメタルの連続配置数が2個増加している。
本実施形態では、この再配置後の仮想ダミーメタルに対して、ステップS04の「連続する仮想ダミーメタルのマージ」およびステップS05の「マージした仮想ダミーメタルを電源補強配線としてメッシュ状電源配線110に接続する」処理が行われる。
図16に、2層目の配線層における電源補強配線の例を示す。この例では、電源補強配線h22を、ビア44、ビア45によりVDD1aおよびVDD1bに接続している。
図17は、3層目の配線層における電源補強配線の例である。この例では、電源補強配線h32を、VSS3aおよびVSS3bに接続している。
このように、本実施形態では、当初のグローバル配線に対して仮想ダミーメタルが不連続に配置されているときは、仮想ダミーメタルが連続して配置されるようにグローバル配線の配線位置を変更し、仮想ダミーメタルの再配置を行う。
これにより、当初、連続して配置された仮想ダミーメタルがなくて、電源補強配線が生成されていなかった場合には、電源補強配線を生成することができる。また、当初よりも連続して配置される仮想ダミーメタルの数が増加する場合には、より幅の広い電源補強配線を生成することができる。その結果、電源配線のIRドロップによる電圧降下を、より低減させることができる。
(第3の実施形態)
第1の実施形態および第2の実施形態では、可能な限り電源補強配線を生成する例を示したが、一方では、電源補強配線の増加は、詳細配線禁止領域の増加を意味し、その後の詳細配線の配線困難さを増加させる。そこで、本実施の形態では、電源補強配線を必要とする領域にのみ電源補強配線を生成し、詳細配線の配線困難さを緩和させる。
図18は、本発明の第3の実施形態に係る半導体集積回路のレイアウト設計方法の処理の流れの例を示すフローチャートである。図18に示すフローは、図1に示したフローのステップS03とステップS04の処理の間に、ステップS21およびステップS22の処理を追加したものである。以下、ステップS21およびステップS22の処理について説明する。
ステップS22:
IRドロップ解析を行い、配置単位200ごとに、メッシュ状電源配線110のIRドロップの大きさを見積もる。
ステップS23:
見積もられたIRドロップの大きさが所定の基準値より大きな配置単位200を、電源補強必要領域として抽出する。
図19に、IRドロップ解析の結果、電源補強必要領域として抽出された領域の例を示す。図19で斜線を施した配置単位200が、電源補強の必要な領域である。
本実施形態では、この電源補強必要領域に対してのみ、ステップS04以降の処理を行い、電源補強配線を生成する。
なお、上述のステップS21およびステップS22の処理は、図12に示したフローのステップS03とステップS11の処理の間に追加するようにしてもよい。その場合、電源補強必要領域に対してのみ、ステップS11以降の処理が実行される。
このような本実施形態によれば、電源補強配線を必要とする領域にのみ電源補強配線を生成するので、詳細配線禁止領域の増加を抑制することができ、詳細配線の配線困難さを緩和することができる。
以上説明した少なくとも1つの実施形態の半導体集積回路のレイアウト設計方法によれば、連続して配置された仮想ダミーメタルをマージして、配線幅の広い電源補強配線とすることができるので、電源配線のIRドロップによる電圧降下を低減させることができる。
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
21〜24 2層目配線
31〜34 3層目配線
41〜48 ビア
k21〜k26、k31〜k34 仮想ダミーメタル
h21、h22、h31、h32 電源補強配線
d21〜d24、d31、d32 ダミーメタル
100 半導体集積回路
110 メッシュ状電源配線
120 ビア
200 配置単位
VDD1a、VDD1b、VDD2a〜VDD2d、VDD3a〜VDD3c VDD電源配線
VSS1a、VSS1b、VSS2a〜VSS2d、VSS3a〜VSS3c VSS電源配線

Claims (3)

  1. 異なる配線層に配線された互いに直交する電源配線によりメッシュ状電源配線が形成される半導体集積回路のレイアウト設計方法であって、
    セルの配置後に、少なくとも1層の信号配線層を用いてグローバル配線を行うグローバル配線ステップと、
    前記グローバル配線に使用する配線層ごとに、前記メッシュ状電源配線の格子点で囲まれる最小四角形を配置単位として、前記グローバル配線の未配線領域に、信号配線と同じ幅の仮想ダミーメタルを配置する仮想ダミーメタル配置ステップと、
    連続して配置されている複数の前記仮想ダミーメタルを配線幅の広い1つの仮想ダミーメタルにマージする仮想ダミーメタルマージステップと、
    前記マージした仮想ダミーメタルを電源補強配線として前記メッシュ状電源配線に接続する電源補強配線接続ステップと、
    前記グローバル配線にもとづいて詳細配線を行う詳細配線ステップと、
    前記詳細配線の未配線領域にダミーメタルを配置するダミーメタル配置ステップと
    を有することを特徴とする半導体集積回路のレイアウト設計方法。
  2. 前記仮想ダミーメタル配置ステップにおいて、
    複数の前記仮想ダミーメタルが不連続に配置されているときは、前記仮想ダミーメタルが連続して配置されるように前記グローバル配線の配線位置を変更し、前記仮想ダミーメタルを再配置する
    ことを特徴とする請求項1に記載の半導体集積回路のレイアウト設計方法。
  3. 前記配置単位ごとに前記メッシュ状電源配線のIRドロップを見積もって、所定の基準値より大きなIRドロップの発生が見込まれる前記配置単位に限って、前記電源補強配線接続工程を実行する
    ことを特徴とする請求項1または2に記載の半導体集積回路のレイアウト設計方法。
JP2010164483A 2010-07-22 2010-07-22 半導体集積回路のレイアウト設計方法 Pending JP2012028479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010164483A JP2012028479A (ja) 2010-07-22 2010-07-22 半導体集積回路のレイアウト設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164483A JP2012028479A (ja) 2010-07-22 2010-07-22 半導体集積回路のレイアウト設計方法

Publications (1)

Publication Number Publication Date
JP2012028479A true JP2012028479A (ja) 2012-02-09

Family

ID=45781077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010164483A Pending JP2012028479A (ja) 2010-07-22 2010-07-22 半導体集積回路のレイアウト設計方法

Country Status (1)

Country Link
JP (1) JP2012028479A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9690896B2 (en) 2015-04-09 2017-06-27 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured by the same
US9698056B2 (en) 2015-04-09 2017-07-04 Samsung Electronics., Ltd. Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
US9773772B2 (en) 2015-04-09 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10204920B2 (en) 2015-04-09 2019-02-12 Samsung Electronics Co., Ltd. Semiconductor device including polygon-shaped standard cell
US10679940B2 (en) 2015-10-05 2020-06-09 Samsung Electronics Co., Ltd. Mask and metal wiring of a semiconductor device formed using the same
US11043428B2 (en) 2015-04-09 2021-06-22 Samsung Electronics Co., Ltd. Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
DE102016212796B4 (de) 2015-07-16 2024-03-21 Samsung Electronics Co., Ltd. Halbleitervorrichtung mit Struktur zum Verbessern von Spannungsabfall und Vorrichtung, die diese umfasst

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9690896B2 (en) 2015-04-09 2017-06-27 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured by the same
US9698056B2 (en) 2015-04-09 2017-07-04 Samsung Electronics., Ltd. Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
US9773772B2 (en) 2015-04-09 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10026688B2 (en) 2015-04-09 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10204920B2 (en) 2015-04-09 2019-02-12 Samsung Electronics Co., Ltd. Semiconductor device including polygon-shaped standard cell
US10332798B2 (en) 2015-04-09 2019-06-25 Samsung Electronics Co., Ltd. Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
US11043428B2 (en) 2015-04-09 2021-06-22 Samsung Electronics Co., Ltd. Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
USRE49545E1 (en) 2015-04-09 2023-06-06 Samsung Electronics Co., Ltd. Semiconductor device including polygon-shaped standard cell
DE102016212796B4 (de) 2015-07-16 2024-03-21 Samsung Electronics Co., Ltd. Halbleitervorrichtung mit Struktur zum Verbessern von Spannungsabfall und Vorrichtung, die diese umfasst
US10679940B2 (en) 2015-10-05 2020-06-09 Samsung Electronics Co., Ltd. Mask and metal wiring of a semiconductor device formed using the same

Similar Documents

Publication Publication Date Title
JP2012028479A (ja) 半導体集積回路のレイアウト設計方法
US20230108658A1 (en) Integrated circuit having non-integral multiple pitch
JP4882455B2 (ja) 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム
JP2003007750A (ja) 半導体装置
US6763511B2 (en) Semiconductor integrated circuit having macro cells and designing method of the same
US10157252B2 (en) Method and apparatus of a three dimensional integrated circuit
KR102276030B1 (ko) 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
JP2007173760A (ja) 半導体集積回路及びその設計方法
JP2007234777A (ja) 半導体集積回路装置およびその設計方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
US11450633B2 (en) Package structure of semiconductor device with improved bonding between the substrates
JP6361508B2 (ja) 半導体集積回路
US6925626B2 (en) Method of routing a redistribution layer trace in an integrated circuit die
JPWO2018180010A1 (ja) 半導体集積回路装置
JPWO2010100849A1 (ja) 半導体集積回路装置
JP2006339252A (ja) 半導体装置及びその製造方法
JPWO2017183352A1 (ja) 半導体チップおよびこれを備えた半導体装置
US6946692B1 (en) Interconnection utilizing diagonal routing
JP2009295854A (ja) スルーホール配置装置およびスルーホール配置方法
JP2008205399A (ja) 半導体集積回路の設計方法
JP5630856B2 (ja) 半導体装置
JP2008098244A (ja) 半導体集積回路
JP2011151065A (ja) 半導体集積回路
JP5021891B2 (ja) 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法
US10720381B2 (en) Semiconductor device and method of manufacturing the same