JPWO2010100849A1 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JPWO2010100849A1
JPWO2010100849A1 JP2011502618A JP2011502618A JPWO2010100849A1 JP WO2010100849 A1 JPWO2010100849 A1 JP WO2010100849A1 JP 2011502618 A JP2011502618 A JP 2011502618A JP 2011502618 A JP2011502618 A JP 2011502618A JP WO2010100849 A1 JPWO2010100849 A1 JP WO2010100849A1
Authority
JP
Japan
Prior art keywords
area
pad
power supply
gate region
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011502618A
Other languages
English (en)
Other versions
JP5358672B2 (ja
Inventor
三資 農添
三資 農添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011502618A priority Critical patent/JP5358672B2/ja
Publication of JPWO2010100849A1 publication Critical patent/JPWO2010100849A1/ja
Application granted granted Critical
Publication of JP5358672B2 publication Critical patent/JP5358672B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651Function
    • H01L2224/06515Bonding areas having different functions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体集積回路装置において、チップ101のゲート領域Gの周辺部Pと中央部Mとでは、電源エリアI/Oパッドの配置関係が変更される。即ち、ゲート領域Gの周辺部Pの2列、2行では、行方向及び列方向共に、高電圧電源VDDに接続されるVDDエリアI/Oパッド103と、接地電源GNDに接続されるGNDエリアI/Oパッド104とが交互に並んで配置される。また、ゲート領域Gの中央部Mでは、行方向に同じVDDエリアI/Oパッド103又はGNDエリアI/Oパッド104が続いて並び、列方向にはVDDエリアI/Oパッド103とGNDエリアI/Oパッド104とが交互に並んで配置される。これ等の電源エリアI/Oパッド配列により、電圧降下が抑えられる。

Description

本発明は、多層配線層を有するフリップチップのエリアI/Oパッド配列とその電源構造とを備えた半導体集積回路装置に関する。
半導体集積回路の設計では、予め、I/Oセルを配置する領域としての周辺I/O領域、及び、スタンダードセルやマクロを配置する領域としてのゲート領域の位置が各々決められている。例えば、周辺I/O領域は、半導体集積回路装置としてのチップの周辺部、ゲート領域は、その周辺I/O領域に囲まれた中央部(内部)である。そして、設計の際に、I/Oセルやスタンダードセル及びマクロは、その決められた周辺I/O領域及びゲート領域の各々の内部において、設計、配置される。
図14は、半導体集積回路装置としてのチップの全体図を示す。同図において、チップ200は、周辺I/O領域201とゲート領域202とを有する。前記周辺I/O領域201には、図示しないがI/OセルやESD保護回路が配置され、ゲート領域202には、同図に示すようにスタンダードセル203やマクロ204が配置される。
また、前記I/OセルやESD保護回路は、チップ200の内外への入出力信号や電源と接続されるI/Oパッドに接続される。以下、電源に繋がるI/Oパッドを電源I/Oパッド、信号に繋がるI/Oパッドを信号I/Oパッドと呼ぶ。特に区別が不要な場合には、単にI/Oパッドと記す。
従来、I/Oパッドは周辺I/O領域上に配置されている。このようなI/Oパッドを用いた半導体集積回路装置では、チップ200の内外への入出力信号数が増えると、I/Oパッドの数も増えるため、チップ辺を長くする必要がある。このとき、長いチップ辺に伴いゲート領域の面積が増加するため、ゲートサイズによってはゲート領域のデッドスペースが増加することが懸念される。また、チップ辺が長くなると、チップ周辺の周辺I/O領域に配置された電源I/Oパッドからチップ中央部までの距離が長くなり、その結果、電源I/Oパッドからチップ中央部に延びる配線での抵抗値が高くなって、電圧降下が増大する。電圧降下が増大すると、チップ内部へ供給される電圧が低くなり、動作速度の低下を招くという問題が生じる。
チップ内部への電源供給能力の向上に関連する技術として、フリップチップパッケージを使用する方法がある。
このフリップチップパッケージは、信号端子数を増やすことが可能になることや、ビルドアップ基板と呼ばれるパッケージとチップとを接続する中間基板に電源プレーンを設けることができ、チップの内部領域の任意の場所に電源I/Oパッドの配置が可能となるので、チップ内部への電源供給能力を向上させることが可能である。
図15は、I/Oパッド周りの構成の一例を示す。同図は、前記図14の周辺I/O領域201の範囲を拡大したものである。
チップ200周辺の周辺I/O領域201には、複数のI/Oセル210やESD保護回路211が配置されており、一方、チップ200の内部のゲート領域202には、図示しないスタンダードセルやマクロセルが前記複数のI/Oセル210と同じ層で配置されている。
図15で四角形状で示すI/Oパッド220a、220b、221a、221bは、前記スタンダードセルやI/Oセルの配置された層とは異なる層に配置されており、前記周辺I/O領域201に平面視で少なくとも一部が重なっているI/Oパッド220a、220bを周辺I/Oパッド、前記周辺I/O領域201に重なっていないI/Oパッド、即ち、ゲート領域202上に配置されたI/Oパッド221a、221bをエリアI/Oパッドと呼ぶ。
デジタル信号用のI/Oパッド220a、221bは、同図に示すようにI/Oセル210及び配線230を介してチップ200内部のゲート領域202のスタンダードセル等と接続されている。電源などのアナログ信号用のI/Oパッド220b、221aは、同図に示すように、ESD保護回路211と接続されると共に配線230を介してチップ200内部のゲート領域202のスタンダードセル等に接続されている。
尚、図15は一例を示し、I/Oパッドが必ずしもI/OセルやESD保護回路に接続されていない場合もある。
以下、電源に繋がるエリアI/Oパッドを電源エリアI/Oパッド、信号に繋がるエリアI/Oパッドを信号エリアI/Oパッド、電源に繋がる周辺I/Oパッドを電源周辺I/Oパッド、信号に繋がる周辺I/Oパッドを信号周辺I/Oパッドと呼ぶ。特に区別が不要な場合は、単にエリアI/Oパッド、周辺I/Oパッド、I/Oパッドと記す。
フリップチップのエリアI/Oパッド配列と電源構造の一例が、例えば特許文献1、特許文献2、特許文献3に記載されている。
それ等の一例として、従来のエリアI/Oパッド配列を図1に示す。図1のチップ200では、周辺I/O領域201で囲まれた領域、即ち、チップ200の内部に位置するゲート領域202において、エリアI/Oパッドとして、信号エリアI/Oパッド(同図のS表記)102と、所定電源VDDに繋がる電源エリアI/OパッドであるVDDエリアI/Oパッド(同図のV表記)103と、接地電源GNDに繋がる電源エリアI/OパッドであるGNDエリアI/Oパッド(同図のG表記)104との3種類が配置されている。VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とは、電源エリアI/Oパッドの一部である。本願では、電源エリアI/Oパッドの配置と電圧降下について述べるので、以下、電源エリアI/Oパッドのみについて話を進める。
図1において、電源エリアI/Oパッド103、104のみの配列に注目した図が図2である。図2は、特許文献3のエリアI/Oパッド配列と同様である。つまり、行方向に同じ電源エリアI/Oパッドが並んでおり、列方向には、異なる電源エリアI/Oパッドが交互に並んでいる配列をしている。行方向には、VDDエリアI/Oパッド103又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とが交互に並んでいる。
図3は、異なる電源エリアI/Oパッドの配列を示す。同図では、行方向及び列方向共に、異なる電源エリアI/Oパッドが交互に並んでいる。つまり、行方向及び列方向共に、VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とが交互に並んでいる。この配列は、特許文献2のエリアI/Oパッド配列と同様である。
尚、半導体集積回路装置は、その用途によって、(1)周辺I/Oパッドを有し、エリアI/Oパッドを有しないもの、(2)周辺I/Oパッド及びエリアI/Oパッドを有するもの、(3)周辺I/Oパッドを有さず、エリアI/Oパッドを有するものなどの種類がある。
特開2003―068852号公報 特開2003―124318号公報 特開2004−047516号公報
しかしながら、図2及び図3の電源エリアI/Oパッド配列では、電源供給が不十分であり、電圧降下が最適ではない箇所がある。以下、詳述する。
図2と図3の電源エリアI/Oパッド配列での電圧降下について述べる。図4に示すように、チップ200のゲート領域202の中央部A点と、ゲート領域202の周辺部B点とについて、図2の電源エリアI/Oパッド401の配置の場合と、図3の電源エリアI/Oパッド401の配置の場合とを比較する。
電圧降下の影響は、VDD電圧の降下と、GND電圧の上昇によって決定される。そこで、VDD電源からの抵抗と、GND電源からの抵抗とを求めて、比較をする。
先ず、図5を用いて、チップの一部501において、各電源エリアI/Oパッドからの中央点xまでの抵抗を考える。各電源エリアI/Oパッドが等間隔に配置されているとし、x点の右隣の電源エリアI/Oパッドからの抵抗をRとする。このとき、抵抗値は距離に比例するので、x点の右斜め上の電源エリアI/Oパッドからの抵抗は、√2Rとなる。また、x点の真上の電源エリアI/Oパッドからの抵抗をkR(k>0)とする。電源エリアI/Oパッド間の間隔より、各配線層間の間隔の方が極く小さいとすると、k<<1となる。
次に、図6を用いて、図4のチップ200の中央部A点での、図2の電源エリアI/Oパッド配列の場合と、図3の電源エリアI/Oパッド配列の場合との、VDD電源からの抵抗と、GND電源からの抵抗を求める。
図6(a)は、図2の電源エリアI/Oパッド配置の場合の図4のチップ101中央部A点での拡大図である。図6(b)は、図3の電源エリアI/Oパッド配置の場合の図4のチップ中央部A点での拡大図である。
図6(a)において、チップ中央部501における符号Xで示した点について、他のVDDエリアI/Oパッド103からの抵抗は、左右の2つのVDDエリアI/Oパッド103からと、真上のVDDエリアI/Oパッド103、計3つの抵抗の合成抵抗になる。3つの抵抗の抵抗値は各々、R、R、kRであるので、VDDエリアI/Oパッド103からの合成抵抗は{k/(2k+1)}・Rとなる。同様にして、GNDエリアI/Oパッド104からの合成抵抗は{√2/2(2+√2)}・Rとなる。
同様に、図6(b)において、チップ中央部501における符号Xで示した点について、VDDエリアI/Oパッド103からの合成抵抗は{√2・k/(4・k+√2)}・R、GNDエリアI/Oパッド104からの合成抵抗は(1/4)・Rとなる。
よって、図6(a)における、VDDエリアI/Oパッド103、GNDエリアI/Oパッド104からの抵抗の和は式(1)となる。また、図6(b)における、VDDエリアI/Oパッド103、GNDエリアI/Oパッド104からの抵抗の和は式(2)となる。
Figure 2010100849
Figure 2010100849
図7に、0<k<0.5の範囲での前記式(1)、(2)のグラフを示す。同図から判るように、0<k<<1の範囲では、式(1)の方が、小さな値になる。つまり、チップの中央部では、図2の電源エリアI/Oパッド配列の方が抵抗が小さく、電圧降下も小さくなる。
次に、図8を用いて、図4のチップ200のゲート領域202の周辺部B点での、図2の電源エリアI/Oパッド配列の場合と、図3の電源エリアI/Oパッド配列の場合との、VDD電源からの抵抗と、GND電源からの抵抗を求める。
図8(a)は、図2の電源エリアI/Oパッド配置の場合の図4のチップ200のゲート領域202の周辺部B点での拡大図である。図8(b)は、図3の電源エリアI/Oパッド配置の場合の図4のゲート領域周辺部B点での拡大図である。図8(a)、(b)では、チップ周辺部502として下辺周辺の図を示しており、図の下辺は、ゲート領域202の下辺である。
図8(a)において、ゲート領域周辺部502における符号Xで示した点について、他のVDDエリアI/Oパッド103からの抵抗は、左右の2つのVDDエリアI/Oパッド103からと、真上のVDDエリアI/Oパッド103、計3つの抵抗の合成抵抗になる。3つの抵抗の抵抗値は各々、R、R、kRであるので、VDDエリアI/Oパッド103からの合成抵抗は{k/(2・k+1)}・Rとなる。同様にして、GNDエリアI/Oパッド104からの合成抵抗は{1/(1+√2)}・Rとなる。
同様に、図8(b)において、ゲート領域周辺部502における、VDDエリアI/Oパッド103からの合成抵抗は{k/(√2・k+1)}・R、GNDエリアI/Oパッド104からの合成抵抗は(1/3)・Rとなる。
よって、図8(a)における、VDDエリアI/Oパッド103、GNDエリアI/Oパッド104からの抵抗の和は式(3)となる。また、図8(b)における、VDDエリアI/Oパッド103、GNDエリアI/Oパッド104からの抵抗の和は式(4)となる。
Figure 2010100849
Figure 2010100849
図9に、0<k<0.5の範囲での式(3)、(4)のグラフを示す。同図から判るように、0<k<<1の範囲では、式(4)の方が小さな値になる。つまり、チップ周辺部502では、図3の電源エリアI/Oパッド配列の方が抵抗が小さく、電圧降下も小さくなる。
このように、図2及び図3の電源エリアI/Oパッド配列では、ゲート領域202の位置に依存して、電圧降下を最小にできないという課題がある。
本発明の半導体集積回路装置は、上述した課題を解決するものであり、その目的は、チップのゲート領域の中央部と周辺部とでエリアI/Oパッド及び電源エリアI/Oパッドの配列を変更することにより、ゲート領域の位置に依存する電圧降下を抑えることにある。
具体的に、本発明の半導体集積回路装置は、I/Oセルを配置する周辺I/O領域と、前記周辺I/O領域に囲まれたゲート領域とを有する半導体集積回路装置であって、前記ゲート領域上に配置された複数のエリアI/Oパッドと、少なくとも第1及び第2の電源とを有し、前記複数のエリアI/Oパッドには、前記第1の電源に接続されたエリアI/Oパッドと、第2の電源に接続されたエリアI/Oパッドとが含まれ、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとの配置関係は、前記ゲート領域の中央部と周辺部とで異なることを特徴とする。
本発明の一実施形態は、前記半導体集積回路装置において、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとは、前記ゲート領域の中央部において、行方向のみ又は列方向のみ、交互に配置されていることを特徴とする。
本発明の一実施形態は、前記半導体集積回路装置において、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとは、前記ゲート領域の周辺部において、行方向及び列方向共に、交互に配置されていることを特徴とする。
本発明の一実施形態は、前記半導体集積回路装置において、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとは、前記ゲート領域の周辺部において、少なくとも2行又は2列分、行方向及び列方向共に、交互に配置されていることを特徴とする。
本発明の一実施形態は、前記半導体集積回路装置において、前記第1の電源は高電圧電源であり、前記第2の電源は接地電源であることを特徴とする。
本発明の一実施形態は、前記半導体集積回路装置において、前記複数のエリアI/Oパッドには、第3の電源に接続されたエリアI/Oパッドが含まれており、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたI/Oパッドと、前記第3の電源に接続されたエリアI/Oパッドとの配置関係は、前記ゲート領域の中央部と周辺部とで異なることを特徴とする。
本発明の一実施形態は、前記半導体集積回路装置において、前記第3の電源に接続されたエリアI/Oパッドは、前記ゲート領域の中央部又は周辺部の何れか一方にしか存在しないことを特徴とする。
本発明の一実施形態は、前記半導体集積回路装置において、前記周辺I/O領域上に配置された複数の周辺I/Oパッドを備えることを特徴とする。
以上により、本発明では、チップのゲート領域において、そのゲート領域の中央部と周辺部とで電源エリアI/Oパッドの配列が変更される。従って、例えば、チップのゲート領域の中央部では前記図2のエリアI/Oパッド配列とし、チップのゲート領域の周辺部では前記図3のエリアI/Oパッド配列となるように、電源エリアI/Oパッドの配列をチップのゲート領域の中央部と周辺部とで変更すれば、チップのゲート領域の中央部及び周辺部の双方で電圧降下を有効に抑えることができる。
以上説明したように、本発明の半導体集積回路装置によれば、チップのゲート領域の中央部と周辺部とで電源エリアI/Oパッドの配列を変更したので、チップ上で局所的に電圧降下が大きくなることを防止することができる。
図1は従来の電源エリアI/Oパッド配列の例を示す図である。 図2は従来の電源エリアI/Oパッド配列の他の例を示す図である。 図3は従来の電源エリアI/Oパッド配列の更に他の例を示す図である。 図4は電源エリアI/Oパッド配列の一例を示す図である。 図5は各電源エリアI/Oパッドからの抵抗の計算のための説明図である。 図6(a)は図2の電源エリアI/Oパッド配置の場合のチップ中央部の拡大図、同図(b)は図3の電源エリアI/Oパッド配置の場合のチップ中央部の拡大図である。 図7は図2及び図3の電源エリアI/Oパッド配置の場合のチップ中央部での抵抗値のグラフを示す図である。 図8(a)は図2の電源エリアI/Oパッド配置の場合のゲート領域周辺部の拡大図、同図(b)は図3の電源エリアI/Oパッド配置の場合のゲート領域周辺部の拡大図である。 図9は図2及び図3の電源エリアI/Oパッド配置の場合のゲート領域周辺部での抵抗値のグラフを示す図である。 図10は本発明の半導体集積回路装置の実施形態1の電源エリアI/Oパッド配列を示す図である。 図11は本発明の半導体集積回路装置の実施形態2の電源エリアI/Oパッド配列を示す図である。 図12は本発明の半導体集積回路装置の実施形態3の電源エリアI/Oパッド配列を示す図である。 図13は本発明の半導体集積回路装置の実施形態4の電源周辺I/Oパッド及び電源エリアI/Oパッドの配列を示す図である。 従来の半導体集積回路のチップの一例を示す概略構成図である。 同チップの周辺I/O領域付近の一例を示す図である。
(第1の実施形態)
以下、本発明の第1の実施形態について添付図面を参照して説明する。
図10は、本発明の半導体集積回路装置のエリアI/Oパッド配列の実施形態1を示す図である。尚、ここでは、電源エリアI/Oパッドの配置に注目しており、信号エリアI/Oパッドは図には描いていない。
図10に示される電源エリアI/Oパッド配列について説明する。図示されているように、チップ101周辺の周辺I/O領域PEで囲まれた領域、即ち、チップ101の内部に位置するゲート領域Gにおいて、そのゲート領域Gの周辺部Pの2列、2行では、行方向及び列方向共に、異なる電源エリアI/Oパッドが交互に並んでいる。つまり、行方向及び列方向共に、第1の電源である高電圧電源VDDに接続されるVDDエリアI/Oパッド103と、第2の電源である接地電源GNDに接続されるGNDエリアI/Oパッド104とが交互に並んでいる。また、チップ101のゲート領域Gの中央部M、即ち、ゲート領域Gの周辺部P以外では、行方向に同じ電源エリアI/Oパッドが並んでおり、列方向には異なる電源エリアI/Oパッドが交互に並んでいる配列をしている。つまり、行方向には、VDDエリアI/Oパッド103又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とが交互に並んでいる。
このような電源エリアI/Oパッド配列にすると、発明が解決しようとする課題でも述べたように、ゲート領域Gの中央部Mでは、図2のエリアI/Oパッド配列になっているので、電圧降下を抑えることができ、ゲート領域Gの周辺部Pでは、図3のエリアI/Oパッド配列になっているので、電圧降下を抑えることができる。
図10の例では、ゲート領域Gの周辺部Pを2列2行としているが、ゲート領域Gの周辺部Pと中央部Mとで、各々電圧降下を最適に抑えるように配置を変更するのであれば、のゲート領域周辺部Pの列数、行数を変えることが可能である。
(第2の実施形態)
以下に、本発明の第2実施形態について添付図面を参照して説明する。
図11は、本発明の半導体集積回路装置のエリアI/Oパッド配列の実施形態2の図である。尚、ここでは、電源エリアI/Oパッドの配置に注目しており、信号エリアI/Oパッドは図には描いていない。
図11に示される電源エリアI/Oパッド配列について説明する。本実施形態では、実施形態1と異なり、電源エリアI/Oパッドとして、VDD1エリアI/Oパッド(図の符号V1で表記)1101、VDD2エリアI/Oパッド(図の符号V2で表記)1102、GNDエリアI/Oパッド104の3種類がある。例えば、デジタル用、アナログ用の高電圧電源がある場合や、通常用、基板用の他の高電圧電源がある場合がこれに相当する。
図示されているように、チップ101のゲート領域Gの周辺部Pの3列、3行では、行方向、列方向共に、異なる電源エリアI/Oパッドが順に並んでいる。つまり、行方向、列方向共に、VDD1エリアI/Oパッド1101、VDD2エリアI/Oパッド1102、GNDエリアI/Oパッド104が交互に並んでいる。また、チップ101のゲート領域Gの中央部M、即ち、ゲート領域Gの周辺部P以外では、行方向に、同じ電源エリアI/Oパッドが並んでおり、列方向には、異なる電源エリアI/Oパッドが順に並んでいる配列をしている。つまり、行方向には、VDD1エリアI/Oパッド1101又はVDD2エリアI/Oパッド1102又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDD1エリアI/Oパッド1101とVDD2エリアI/Oパッド1102とGNDエリアI/Oパッド104とが順に並んでいる。
このような電源エリアI/Oパッド配列にすると、実施形態1と同様に、ゲート領域Gの中央部M、周辺部P共に、電圧降下を抑えることができる。
図11の例では、ゲート領域Gの周辺部Pを3列3行で順にしているが、ゲート領域Gの周辺部Pと中央部Mとで、各々電圧降下を最適に抑えるように配置を変更するのであれば、ゲート領域Gの周辺部Pの列数、行数を変えることが可能である。
(第3の実施形態)
以下に、本発明の第3実施形態について添付図面を参照して説明する。
図12は、本発明の半導体集積回路装置のエリアI/Oパッド配列の実施形態3の図である。尚、ここでは、電源エリアI/Oパッドの配置に注目しており、信号エリアI/Oパッドは図には描いていない。
図12に示される電源エリアI/Oパッド配列について説明する。図示されているように、チップ101のゲート領域Gの周辺部Pの3列、3行では、行方向、列方向共に、異なる電源エリアI/Oパッドが順に並んでいる。つまり、行方向、列方向共に、VDD1エリアI/Oパッド1101、VDD2エリアI/Oパッド1102、GNDエリアI/Oパッド104が交互に並んでいる。また、チップ101のゲート領域Gの中央部M、即ち、ゲート領域Gの周辺部P以外では、行方向に同じ電源エリアI/Oパッドが並んでおり、列方向には異なる電源エリアI/Oパッドが順に並んでいる配列をしている。つまり、行方向には、VDD1エリアI/Oパッド1101又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDD1エリアI/Oパッド1101とGNDエリアI/Oパッド104とが順に並んでいる。
このような電源エリアI/Oパッド配列にすると、実施形態1と同様に、ゲート領域Gの中央部M、周辺部P共に、電圧降下を抑えることができる。
本実施形態では、実施形態2と異なり、VDD2エリアI/Oパッド1102は、チップ101のゲート領域Gの周辺部Pにしか存在しない。例えばVDD2エリアI/Oパッド1102により供給されるブロックがゲート領域Gの周辺にしか存在しない場合などは、ゲート領域Gの周辺部PのみにVDD2エリアI/Oパッド1102を配置することにより、ゲート領域Gの中央部MでVDD1エリアI/Oパッド1101がより多く配置され、全体として電圧降下が最適に抑えられる。尚、本実施形態の例に限らず、VDD2エリアI/Oパッド1102により供給されるブロックがゲート領域Gの中央部にしか存在しない場合には、前記とは逆の構成を採用しても良い。
図12の例では、ゲート領域Gの周辺部Pを3列3行で順にしているが、ゲート領域Gの周辺部Pと中央部Mで、各々電圧降下を最適に抑えるように配置を変更するのであれば、ゲート領域Gの周辺部Pの列数、行数を変えることが可能である。
(第4の実施形態)
以下に、本発明の第4実施形態について添付図面を参照して説明する。
図13は、本発明の半導体集積回路装置のエリアI/Oパッド配列の実施形態4の図である。尚、ここでは、電源周辺I/Oパッド及び電源エリアI/Oパッドの配置に注目しており、信号周辺I/Oパッド、信号エリアI/Oパッドは同図には描いていない。
図13に示される電源周辺I/Oパッドの配列について説明する。図示されているように、ゲート領域Gの周辺部Pの外周に位置する周辺I/Oパッド領域PEにおいて、VDD周辺I/Oパッド1301、GND周辺I/Oパッド1302が交互に並んでいる。次に電源エリアI/Oパッド配列について説明する。図示されているように、ゲート領域Gの周辺部Pの1列、1行では、行方向、列方向共に、異なる電源エリアI/Oパッドが交互に並んでいる。また、隣接する電源周辺I/Oパッドとの関係を見ると、こちらもVDDI/Oバッド1301とGNDエリアI/Oパッド104とが、又はVDDエリアI/Oパッド103とGND周辺I/Oパッド1302とが隣り合うように並んでいる。つまり、行方向、列方向共に、高電圧電源VDDに接続されたエリアI/Oパッド又は周辺I/Oパッド、接地電源GNDに接続された周辺I/Oパッド又はエリアI/Oパッドが交互に並んでいる。また、ゲート領域Gの中央部M、即ち、ゲート領域Gの周辺部P以外では、行方向に、同じ電源エリアI/Oパッドが並んでおり、列方向には、異なる電源エリアI/Oパッドが交互に並んでいる配列をしている。つまり、行方向には、VDDエリアI/Oパッド103又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とが交互に並んでいる。
このような電源エリアI/Oパッド配列にすると、実施形態1と同様に、ゲート領域Gの中央部Mでは、図2の電源配列になっているので、電圧降下を抑えることができ、ゲート領域Gの周辺部Pでは、図3の電源配列になっているので、電圧降下を抑えることができる。
図13の例では、ゲート領域Gの周辺部Pを、周辺I/Oパッドを含めて2列2行、つまりエリアI/Oパッドは1行1列としているが、ゲート領域Gの周辺部Pと中央部Mとで、各々電圧降下を最適に抑えるように配置を変更するのであれば、ゲート領域Gの周辺部Pの列数、行数を変えることが可能である。
尚、本実施形態では、電源周辺I/Oパッド、電源エリアI/Oパッドは高電圧電源VDD、接地電源GNDに繋がる2種類としているが、3種類以上ある場合でも、実施形態2、3と同様にすることにより、同様の効果が得られることは明白である。
以上説明したように、本発明の半導体集積回路装置は、チップのゲート領域の中央部と周辺部とで電源エリアI/Oパッドの配列を変更したので、チップのゲート領域の何れの位置においても電圧降下を有効に抑えることができ、チップのパフォーマンス劣化を防ぐことができ、電源エリアI/Oパッドを有する半導体集積回路装置の設計に有用である。
101 チップ
102 信号エリアI/Oパッド
103 VDDエリアI/Oパッド
104 GNDエリアI/Oパッド
401 電源エリアI/Oパッド
1101 VDD1エリアI/Oパッド
1102 VDD2エリアI/Oパッド
1301 VDD周辺I/Oパッド
1302 GND周辺I/Oパッド
G ゲート領域
M ゲート領域中央部
P ゲート領域周辺部
PE 周辺I/O領域
501 ゲート領域中央部
502 ゲート領域周辺部
本発明は、多層配線層を有するフリップチップのエリアI/Oパッド配列とその電源構造とを備えた半導体集積回路装置に関する。
半導体集積回路の設計では、予め、I/Oセルを配置する領域としての周辺I/O領域、及び、スタンダードセルやマクロを配置する領域としてのゲート領域の位置が各々決められている。例えば、周辺I/O領域は、半導体集積回路装置としてのチップの周辺部、ゲート領域は、その周辺I/O領域に囲まれた中央部(内部)である。そして、設計の際に、I/Oセルやスタンダードセル及びマクロは、その決められた周辺I/O領域及びゲート領域の各々の内部において、設計、配置される。
図14は、半導体集積回路装置としてのチップの全体図を示す。同図において、チップ200は、周辺I/O領域201とゲート領域202とを有する。前記周辺I/O領域201には、図示しないがI/OセルやESD保護回路が配置され、ゲート領域202には、同図に示すようにスタンダードセル203やマクロ204が配置される。
また、前記I/OセルやESD保護回路は、チップ200の内外への入出力信号や電源と接続されるI/Oパッドに接続される。以下、電源に繋がるI/Oパッドを電源I/Oパッド、信号に繋がるI/Oパッドを信号I/Oパッドと呼ぶ。特に区別が不要な場合には、単にI/Oパッドと記す。
従来、I/Oパッドは周辺I/O領域上に配置されている。このようなI/Oパッドを用いた半導体集積回路装置では、チップ200の内外への入出力信号数が増えると、I/Oパッドの数も増えるため、チップ辺を長くする必要がある。このとき、長いチップ辺に伴いゲート領域の面積が増加するため、ゲートサイズによってはゲート領域のデッドスペースが増加することが懸念される。また、チップ辺が長くなると、チップ周辺の周辺I/O領域に配置された電源I/Oパッドからチップ中央部までの距離が長くなり、その結果、電源I/Oパッドからチップ中央部に延びる配線での抵抗値が高くなって、電圧降下が増大する。電圧降下が増大すると、チップ内部へ供給される電圧が低くなり、動作速度の低下を招くという問題が生じる。
チップ内部への電源供給能力の向上に関連する技術として、フリップチップパッケージを使用する方法がある。
このフリップチップパッケージは、信号端子数を増やすことが可能になることや、ビルドアップ基板と呼ばれるパッケージとチップとを接続する中間基板に電源プレーンを設けることができ、チップの内部領域の任意の場所に電源I/Oパッドの配置が可能となるので、チップ内部への電源供給能力を向上させることが可能である。
図15は、I/Oパッド周りの構成の一例を示す。同図は、前記図14の周辺I/O領域201の範囲を拡大したものである。
チップ200周辺の周辺I/O領域201には、複数のI/Oセル210やESD保護回路211が配置されており、一方、チップ200の内部のゲート領域202には、図示しないスタンダードセルやマクロセルが前記複数のI/Oセル210と同じ層で配置されている。
図15で四角形状で示すI/Oパッド220a、220b、221a、221bは、前記スタンダードセルやI/Oセルの配置された層とは異なる層に配置されており、前記周辺I/O領域201に平面視で少なくとも一部が重なっているI/Oパッド220a、220bを周辺I/Oパッド、前記周辺I/O領域201に重なっていないI/Oパッド、即ち、ゲート領域202上に配置されたI/Oパッド221a、221bをエリアI/Oパッドと呼ぶ。
デジタル信号用のI/Oパッド220a、221bは、同図に示すようにI/Oセル210及び配線230を介してチップ200内部のゲート領域202のスタンダードセル等と接続されている。電源などのアナログ信号用のI/Oパッド220b、221aは、同図に示すように、ESD保護回路211と接続されると共に配線230を介してチップ200内部のゲート領域202のスタンダードセル等に接続されている。
尚、図15は一例を示し、I/Oパッドが必ずしもI/OセルやESD保護回路に接続されていない場合もある。
以下、電源に繋がるエリアI/Oパッドを電源エリアI/Oパッド、信号に繋がるエリアI/Oパッドを信号エリアI/Oパッド、電源に繋がる周辺I/Oパッドを電源周辺I/Oパッド、信号に繋がる周辺I/Oパッドを信号周辺I/Oパッドと呼ぶ。特に区別が不要な場合は、単にエリアI/Oパッド、周辺I/Oパッド、I/Oパッドと記す。
フリップチップのエリアI/Oパッド配列と電源構造の一例が、例えば特許文献1、特許文献2、特許文献3に記載されている。
それ等の一例として、従来のエリアI/Oパッド配列を図1に示す。図1のチップ200では、周辺I/O領域201で囲まれた領域、即ち、チップ200の内部に位置するゲート領域202において、エリアI/Oパッドとして、信号エリアI/Oパッド(同図のS表記)102と、所定電源VDDに繋がる電源エリアI/OパッドであるVDDエリアI/Oパッド(同図のV表記)103と、接地電源GNDに繋がる電源エリアI/OパッドであるGNDエリアI/Oパッド(同図のG表記)104との3種類が配置されている。VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とは、電源エリアI/Oパッドの一部である。本願では、電源エリアI/Oパッドの配置と電圧降下について述べるので、以下、電源エリアI/Oパッドのみについて話を進める。
図1において、電源エリアI/Oパッド103、104のみの配列に注目した図が図2である。図2は、特許文献3のエリアI/Oパッド配列と同様である。つまり、行方向に同じ電源エリアI/Oパッドが並んでおり、列方向には、異なる電源エリアI/Oパッドが交互に並んでいる配列をしている。行方向には、VDDエリアI/Oパッド103又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とが交互に並んでいる。
図3は、異なる電源エリアI/Oパッドの配列を示す。同図では、行方向及び列方向共に、異なる電源エリアI/Oパッドが交互に並んでいる。つまり、行方向及び列方向共に、VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とが交互に並んでいる。この配列は、特許文献2のエリアI/Oパッド配列と同様である。
尚、半導体集積回路装置は、その用途によって、(1)周辺I/Oパッドを有し、エリアI/Oパッドを有しないもの、(2)周辺I/Oパッド及びエリアI/Oパッドを有するもの、(3)周辺I/Oパッドを有さず、エリアI/Oパッドを有するものなどの種類がある。
特開2003―068852号公報 特開2003―124318号公報 特開2004−047516号公報
しかしながら、図2及び図3の電源エリアI/Oパッド配列では、電源供給が不十分であり、電圧降下が最適ではない箇所がある。以下、詳述する。
図2と図3の電源エリアI/Oパッド配列での電圧降下について述べる。図4に示すように、チップ200のゲート領域202の中央部A点と、ゲート領域202の周辺部B点とについて、図2の電源エリアI/Oパッド401の配置の場合と、図3の電源エリアI/Oパッド401の配置の場合とを比較する。
電圧降下の影響は、VDD電圧の降下と、GND電圧の上昇によって決定される。そこで、VDD電源からの抵抗と、GND電源からの抵抗とを求めて、比較をする。
先ず、図5を用いて、チップの一部501において、各電源エリアI/Oパッドからの中央点xまでの抵抗を考える。各電源エリアI/Oパッドが等間隔に配置されているとし、x点の右隣の電源エリアI/Oパッドからの抵抗をRとする。このとき、抵抗値は距離に比例するので、x点の右斜め上の電源エリアI/Oパッドからの抵抗は、√2Rとなる。また、x点の真上の電源エリアI/Oパッドからの抵抗をkR(k>0)とする。電源エリアI/Oパッド間の間隔より、各配線層間の間隔の方が極く小さいとすると、k<<1となる。
次に、図6を用いて、図4のチップ200の中央部A点での、図2の電源エリアI/Oパッド配列の場合と、図3の電源エリアI/Oパッド配列の場合との、VDD電源からの抵抗と、GND電源からの抵抗を求める。
図6(a)は、図2の電源エリアI/Oパッド配置の場合の図4のチップ101中央部A点での拡大図である。図6(b)は、図3の電源エリアI/Oパッド配置の場合の図4のチップ中央部A点での拡大図である。
図6(a)において、チップ中央部501における符号Xで示した点について、他のVDDエリアI/Oパッド103からの抵抗は、左右の2つのVDDエリアI/Oパッド103からと、真上のVDDエリアI/Oパッド103、計3つの抵抗の合成抵抗になる。3つの抵抗の抵抗値は各々、R、R、kRであるので、VDDエリアI/Oパッド103からの合成抵抗は{k/(2k+1)}・Rとなる。同様にして、GNDエリアI/Oパッド104からの合成抵抗は{√2/2(2+√2)}・Rとなる。
同様に、図6(b)において、チップ中央部501における符号Xで示した点について、VDDエリアI/Oパッド103からの合成抵抗は{√2・k/(4・k+√2)}・R、GNDエリアI/Oパッド104からの合成抵抗は(1/4)・Rとなる。
よって、図6(a)における、VDDエリアI/Oパッド103、GNDエリアI/Oパッド104からの抵抗の和は式(1)となる。また、図6(b)における、VDDエリアI/Oパッド103、GNDエリアI/Oパッド104からの抵抗の和は式(2)となる。
Figure 2010100849
Figure 2010100849
図7に、0<k<0.5の範囲での前記式(1)、(2)のグラフを示す。同図から判るように、0<k<<1の範囲では、式(1)の方が、小さな値になる。つまり、チップの中央部では、図2の電源エリアI/Oパッド配列の方が抵抗が小さく、電圧降下も小さくなる。
次に、図8を用いて、図4のチップ200のゲート領域202の周辺部B点での、図2の電源エリアI/Oパッド配列の場合と、図3の電源エリアI/Oパッド配列の場合との、VDD電源からの抵抗と、GND電源からの抵抗を求める。
図8(a)は、図2の電源エリアI/Oパッド配置の場合の図4のチップ200のゲート領域202の周辺部B点での拡大図である。図8(b)は、図3の電源エリアI/Oパッド配置の場合の図4のゲート領域周辺部B点での拡大図である。図8(a)、(b)では、チップ周辺部502として下辺周辺の図を示しており、図の下辺は、ゲート領域202の下辺である。
図8(a)において、ゲート領域周辺部502における符号Xで示した点について、他のVDDエリアI/Oパッド103からの抵抗は、左右の2つのVDDエリアI/Oパッド103からと、真上のVDDエリアI/Oパッド103、計3つの抵抗の合成抵抗になる。3つの抵抗の抵抗値は各々、R、R、kRであるので、VDDエリアI/Oパッド103からの合成抵抗は{k/(2・k+1)}・Rとなる。同様にして、GNDエリアI/Oパッド104からの合成抵抗は{1/(1+√2)}・Rとなる。
同様に、図8(b)において、ゲート領域周辺部502における、VDDエリアI/Oパッド103からの合成抵抗は{k/(√2・k+1)}・R、GNDエリアI/Oパッド104からの合成抵抗は(1/3)・Rとなる。
よって、図8(a)における、VDDエリアI/Oパッド103、GNDエリアI/Oパッド104からの抵抗の和は式(3)となる。また、図8(b)における、VDDエリアI/Oパッド103、GNDエリアI/Oパッド104からの抵抗の和は式(4)となる。
Figure 2010100849
Figure 2010100849
図9に、0<k<0.5の範囲での式(3)、(4)のグラフを示す。同図から判るように、0<k<<1の範囲では、式(4)の方が小さな値になる。つまり、チップ周辺部502では、図3の電源エリアI/Oパッド配列の方が抵抗が小さく、電圧降下も小さくなる。
このように、図2及び図3の電源エリアI/Oパッド配列では、ゲート領域202の位置に依存して、電圧降下を最小にできないという課題がある。
本発明の半導体集積回路装置は、上述した課題を解決するものであり、その目的は、チップのゲート領域の中央部と周辺部とでエリアI/Oパッド及び電源エリアI/Oパッドの配列を変更することにより、ゲート領域の位置に依存する電圧降下を抑えることにある。
具体的に、請求項1記載の発明の半導体集積回路装置は、I/Oセルを配置する周辺I/O領域と、前記周辺I/O領域に囲まれたゲート領域とを有する半導体集積回路装置であって、前記ゲート領域上に配置された複数のエリアI/Oパッドと、少なくとも第1及び第2の電源とを有し、前記複数のエリアI/Oパッドには、前記第1の電源に接続されたエリアI/Oパッドと、第2の電源に接続されたエリアI/Oパッドとが含まれ、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとの配置関係は、前記ゲート領域の中央部と周辺部とで異なることを特徴とする。
請求項2記載の発明は、前記請求項1記載の半導体集積回路装置において、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとは、前記ゲート領域の中央部において、行方向のみ又は列方向のみ、交互に配置されていることを特徴とする。
請求項3記載の発明は、前記請求項1又は2に記載の半導体集積回路装置において、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとは、前記ゲート領域の周辺部において、行方向及び列方向共に、交互に配置されていることを特徴とする。
請求項4記載の発明は、前記請求項1〜3の何れか1項に記載の半導体集積回路装置において、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとは、前記ゲート領域の周辺部において、少なくとも2行又は2列分、行方向及び列方向共に、交互に配置されていることを特徴とする。
請求項5記載の発明は、前記請求項1〜4の何れか1項に記載の半導体集積回路装置において、前記第1の電源は高電圧電源であり、前記第2の電源は接地電源であることを特徴とする。
請求項6記載の発明は、前記請求項1〜5の何れか1項に記載の半導体集積回路装置において、前記複数のエリアI/Oパッドには、第3の電源に接続されたエリアI/Oパッドが含まれており、前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたI/Oパッドと、前記第3の電源に接続されたエリアI/Oパッドとの配置関係は、前記ゲート領域の中央部と周辺部とで異なることを特徴とする。
請求項7記載の発明は、前記請求項6記載の半導体集積回路装置において、前記第3の電源に接続されたエリアI/Oパッドは、前記ゲート領域の中央部又は周辺部の何れか一方にしか存在しないことを特徴とする。
請求項8記載の発明は、前記請求項1〜7の何れか1項に記載の半導体集積回路装置において、前記周辺I/O領域上に配置された複数の周辺I/Oパッドを備えることを特徴とする。
以上により、本発明では、チップのゲート領域において、そのゲート領域の中央部と周辺部とで電源エリアI/Oパッドの配列が変更される。従って、例えば、チップのゲート領域の中央部では前記図2のエリアI/Oパッド配列とし、チップのゲート領域の周辺部では前記図3のエリアI/Oパッド配列となるように、電源エリアI/Oパッドの配列をチップのゲート領域の中央部と周辺部とで変更すれば、チップのゲート領域の中央部及び周辺部の双方で電圧降下を有効に抑えることができる。
以上説明したように、本発明の半導体集積回路装置によれば、チップのゲート領域の中央部と周辺部とで電源エリアI/Oパッドの配列を変更したので、チップ上で局所的に電圧降下が大きくなることを防止することができる。
従来の電源エリアI/Oパッド配列の例を示す図である。 従来の電源エリアI/Oパッド配列の他の例を示す図である。 従来の電源エリアI/Oパッド配列の更に他の例を示す図である。 電源エリアI/Oパッド配列の一例を示す図である。 各電源エリアI/Oパッドからの抵抗の計算のための説明図である。 (a)は図2の電源エリアI/Oパッド配置の場合のチップ中央部の拡大図、同図(b)は図3の電源エリアI/Oパッド配置の場合のチップ中央部の拡大図である。 図2及び図3の電源エリアI/Oパッド配置の場合のチップ中央部での抵抗値のグラフを示す図である。 (a)は図2の電源エリアI/Oパッド配置の場合のゲート領域周辺部の拡大図、同図(b)は図3の電源エリアI/Oパッド配置の場合のゲート領域周辺部の拡大図である。 図2及び図3の電源エリアI/Oパッド配置の場合のゲート領域周辺部での抵抗値のグラフを示す図である。 本発明の半導体集積回路装置の実施形態1の電源エリアI/Oパッド配列を示す図である。 本発明の半導体集積回路装置の実施形態2の電源エリアI/Oパッド配列を示す図である。 本発明の半導体集積回路装置の実施形態3の電源エリアI/Oパッド配列を示す図である。 本発明の半導体集積回路装置の実施形態4の電源周辺I/Oパッド及び電源エリアI/Oパッドの配列を示す図である。 従来の半導体集積回路のチップの一例を示す概略構成図である。 同チップの周辺I/O領域付近の一例を示す図である。
(第1の実施形態)
以下、本発明の第1の実施形態について添付図面を参照して説明する。
図10は、本発明の半導体集積回路装置のエリアI/Oパッド配列の実施形態1を示す図である。尚、ここでは、電源エリアI/Oパッドの配置に注目しており、信号エリアI/Oパッドは図には描いていない。
図10に示される電源エリアI/Oパッド配列について説明する。図示されているように、チップ101周辺の周辺I/O領域PEで囲まれた領域、即ち、チップ101の内部に位置するゲート領域Gにおいて、そのゲート領域Gの周辺部Pの2列、2行では、行方向及び列方向共に、異なる電源エリアI/Oパッドが交互に並んでいる。つまり、行方向及び列方向共に、第1の電源である高電圧電源VDDに接続されるVDDエリアI/Oパッド103と、第2の電源である接地電源GNDに接続されるGNDエリアI/Oパッド104とが交互に並んでいる。また、チップ101のゲート領域Gの中央部M、即ち、ゲート領域Gの周辺部P以外では、行方向に同じ電源エリアI/Oパッドが並んでおり、列方向には異なる電源エリアI/Oパッドが交互に並んでいる配列をしている。つまり、行方向には、VDDエリアI/Oパッド103又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とが交互に並んでいる。
このような電源エリアI/Oパッド配列にすると、発明が解決しようとする課題でも述べたように、ゲート領域Gの中央部Mでは、図2のエリアI/Oパッド配列になっているので、電圧降下を抑えることができ、ゲート領域Gの周辺部Pでは、図3のエリアI/Oパッド配列になっているので、電圧降下を抑えることができる。
図10の例では、ゲート領域Gの周辺部Pを2列2行としているが、ゲート領域Gの周辺部Pと中央部Mとで、各々電圧降下を最適に抑えるように配置を変更するのであれば、のゲート領域周辺部Pの列数、行数を変えることが可能である。
(第2の実施形態)
以下に、本発明の第2実施形態について添付図面を参照して説明する。
図11は、本発明の半導体集積回路装置のエリアI/Oパッド配列の実施形態2の図である。尚、ここでは、電源エリアI/Oパッドの配置に注目しており、信号エリアI/Oパッドは図には描いていない。
図11に示される電源エリアI/Oパッド配列について説明する。本実施形態では、実施形態1と異なり、電源エリアI/Oパッドとして、VDD1エリアI/Oパッド(図の符号V1で表記)1101、VDD2エリアI/Oパッド(図の符号V2で表記)1102、GNDエリアI/Oパッド104の3種類がある。例えば、デジタル用、アナログ用の高電圧電源がある場合や、通常用、基板用の他の高電圧電源がある場合がこれに相当する。
図示されているように、チップ101のゲート領域Gの周辺部Pの3列、3行では、行方向、列方向共に、異なる電源エリアI/Oパッドが順に並んでいる。つまり、行方向、列方向共に、VDD1エリアI/Oパッド1101、VDD2エリアI/Oパッド1102、GNDエリアI/Oパッド104が交互に並んでいる。また、チップ101のゲート領域Gの中央部M、即ち、ゲート領域Gの周辺部P以外では、行方向に、同じ電源エリアI/Oパッドが並んでおり、列方向には、異なる電源エリアI/Oパッドが順に並んでいる配列をしている。つまり、行方向には、VDD1エリアI/Oパッド1101又はVDD2エリアI/Oパッド1102又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDD1エリアI/Oパッド1101とVDD2エリアI/Oパッド1102とGNDエリアI/Oパッド104とが順に並んでいる。
このような電源エリアI/Oパッド配列にすると、実施形態1と同様に、ゲート領域Gの中央部M、周辺部P共に、電圧降下を抑えることができる。
図11の例では、ゲート領域Gの周辺部Pを3列3行で順にしているが、ゲート領域Gの周辺部Pと中央部Mとで、各々電圧降下を最適に抑えるように配置を変更するのであれば、ゲート領域Gの周辺部Pの列数、行数を変えることが可能である。
(第3の実施形態)
以下に、本発明の第3実施形態について添付図面を参照して説明する。
図12は、本発明の半導体集積回路装置のエリアI/Oパッド配列の実施形態3の図である。尚、ここでは、電源エリアI/Oパッドの配置に注目しており、信号エリアI/Oパッドは図には描いていない。
図12に示される電源エリアI/Oパッド配列について説明する。図示されているように、チップ101のゲート領域Gの周辺部Pの3列、3行では、行方向、列方向共に、異なる電源エリアI/Oパッドが順に並んでいる。つまり、行方向、列方向共に、VDD1エリアI/Oパッド1101、VDD2エリアI/Oパッド1102、GNDエリアI/Oパッド104が交互に並んでいる。また、チップ101のゲート領域Gの中央部M、即ち、ゲート領域Gの周辺部P以外では、行方向に同じ電源エリアI/Oパッドが並んでおり、列方向には異なる電源エリアI/Oパッドが順に並んでいる配列をしている。つまり、行方向には、VDD1エリアI/Oパッド1101又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDD1エリアI/Oパッド1101とGNDエリアI/Oパッド104とが順に並んでいる。
このような電源エリアI/Oパッド配列にすると、実施形態1と同様に、ゲート領域Gの中央部M、周辺部P共に、電圧降下を抑えることができる。
本実施形態では、実施形態2と異なり、VDD2エリアI/Oパッド1102は、チップ101のゲート領域Gの周辺部Pにしか存在しない。例えばVDD2エリアI/Oパッド1102により供給されるブロックがゲート領域Gの周辺にしか存在しない場合などは、ゲート領域Gの周辺部PのみにVDD2エリアI/Oパッド1102を配置することにより、ゲート領域Gの中央部MでVDD1エリアI/Oパッド1101がより多く配置され、全体として電圧降下が最適に抑えられる。尚、本実施形態の例に限らず、VDD2エリアI/Oパッド1102により供給されるブロックがゲート領域Gの中央部にしか存在しない場合には、前記とは逆の構成を採用しても良い。
図12の例では、ゲート領域Gの周辺部Pを3列3行で順にしているが、ゲート領域Gの周辺部Pと中央部Mで、各々電圧降下を最適に抑えるように配置を変更するのであれば、ゲート領域Gの周辺部Pの列数、行数を変えることが可能である。
(第4の実施形態)
以下に、本発明の第4実施形態について添付図面を参照して説明する。
図13は、本発明の半導体集積回路装置のエリアI/Oパッド配列の実施形態4の図である。尚、ここでは、電源周辺I/Oパッド及び電源エリアI/Oパッドの配置に注目しており、信号周辺I/Oパッド、信号エリアI/Oパッドは同図には描いていない。
図13に示される電源周辺I/Oパッドの配列について説明する。図示されているように、ゲート領域Gの周辺部Pの外周に位置する周辺I/Oパッド領域PEにおいて、VDD周辺I/Oパッド1301、GND周辺I/Oパッド1302が交互に並んでいる。次に電源エリアI/Oパッド配列について説明する。図示されているように、ゲート領域Gの周辺部Pの1列、1行では、行方向、列方向共に、異なる電源エリアI/Oパッドが交互に並んでいる。また、隣接する電源周辺I/Oパッドとの関係を見ると、こちらもVDDI/Oバッド1301とGNDエリアI/Oパッド104とが、又はVDDエリアI/Oパッド103とGND周辺I/Oパッド1302とが隣り合うように並んでいる。つまり、行方向、列方向共に、高電圧電源VDDに接続されたエリアI/Oパッド又は周辺I/Oパッド、接地電源GNDに接続された周辺I/Oパッド又はエリアI/Oパッドが交互に並んでいる。また、ゲート領域Gの中央部M、即ち、ゲート領域Gの周辺部P以外では、行方向に、同じ電源エリアI/Oパッドが並んでおり、列方向には、異なる電源エリアI/Oパッドが交互に並んでいる配列をしている。つまり、行方向には、VDDエリアI/Oパッド103又はGNDエリアI/Oパッド104が続いて並び、列方向には、VDDエリアI/Oパッド103とGNDエリアI/Oパッド104とが交互に並んでいる。
このような電源エリアI/Oパッド配列にすると、実施形態1と同様に、ゲート領域Gの中央部Mでは、図2の電源配列になっているので、電圧降下を抑えることができ、ゲート領域Gの周辺部Pでは、図3の電源配列になっているので、電圧降下を抑えることができる。
図13の例では、ゲート領域Gの周辺部Pを、周辺I/Oパッドを含めて2列2行、つまりエリアI/Oパッドは1行1列としているが、ゲート領域Gの周辺部Pと中央部Mとで、各々電圧降下を最適に抑えるように配置を変更するのであれば、ゲート領域Gの周辺部Pの列数、行数を変えることが可能である。
尚、本実施形態では、電源周辺I/Oパッド、電源エリアI/Oパッドは高電圧電源VDD、接地電源GNDに繋がる2種類としているが、3種類以上ある場合でも、実施形態2、3と同様にすることにより、同様の効果が得られることは明白である。
以上説明したように、本発明の半導体集積回路装置は、チップのゲート領域の中央部と周辺部とで電源エリアI/Oパッドの配列を変更したので、チップのゲート領域の何れの位置においても電圧降下を有効に抑えることができ、チップのパフォーマンス劣化を防ぐことができ、電源エリアI/Oパッドを有する半導体集積回路装置の設計に有用である。
101 チップ
102 信号エリアI/Oパッド
103 VDDエリアI/Oパッド
104 GNDエリアI/Oパッド
401 電源エリアI/Oパッド
1101 VDD1エリアI/Oパッド
1102 VDD2エリアI/Oパッド
1301 VDD周辺I/Oパッド
1302 GND周辺I/Oパッド
G ゲート領域
M ゲート領域中央部
P ゲート領域周辺部
PE 周辺I/O領域
501 ゲート領域中央部
502 ゲート領域周辺部

Claims (8)

  1. I/Oセルを配置する周辺I/O領域と、前記周辺I/O領域に囲まれたゲート領域とを有する半導体集積回路装置であって、
    前記ゲート領域上に配置された複数のエリアI/Oパッドと、
    少なくとも第1及び第2の電源とを有し、
    前記複数のエリアI/Oパッドには、前記第1の電源に接続されたエリアI/Oパッドと、第2の電源に接続されたエリアI/Oパッドとが含まれ、
    前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとの配置関係は、前記ゲート領域の中央部と周辺部とで異なる
    ことを特徴とする半導体集積回路装置。
  2. 前記請求項1記載の半導体集積回路装置において、
    前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとは、前記ゲート領域の中央部において、行方向のみ又は列方向のみ、交互に配置されている
    ことを特徴とする半導体集積回路装置。
  3. 前記請求項1又は2に記載の半導体集積回路装置において、
    前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとは、前記ゲート領域の周辺部において、行方向及び列方向共に、交互に配置されている
    ことを特徴とする半導体集積回路装置。
  4. 前記請求項1〜3の何れか1項に記載の半導体集積回路装置において、
    前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたエリアI/Oパッドとは、前記ゲート領域の周辺部において、少なくとも2行又は2列分、行方向及び列方向共に、交互に配置されている
    ことを特徴とする半導体集積回路装置。
  5. 前記請求項1〜4の何れか1項に記載の半導体集積回路装置において、
    前記第1の電源は高電圧電源であり、前記第2の電源は接地電源である
    ことを特徴とする半導体集積回路装置。
  6. 前記請求項1〜5の何れか1項に記載の半導体集積回路装置において、
    前記複数のエリアI/Oパッドには、第3の電源に接続されたエリアI/Oパッドが含まれており、
    前記第1の電源に接続されたエリアI/Oパッドと、前記第2の電源に接続されたI/Oパッドと、前記第3の電源に接続されたエリアI/Oパッドとの配置関係は、前記ゲート領域の中央部と周辺部とで異なる
    ことを特徴とする半導体集積回路装置。
  7. 前記請求項6記載の半導体集積回路装置において、
    前記第3の電源に接続されたエリアI/Oパッドは、前記ゲート領域の中央部又は周辺部の何れか一方にしか存在しない
    ことを特徴とする半導体集積回路装置。
  8. 前記請求項1〜7の何れか1項に記載の半導体集積回路装置において、
    前記周辺I/O領域上に配置された複数の周辺I/Oパッドを備える
    ことを特徴とする半導体集積回路装置。
JP2011502618A 2009-03-03 2010-02-19 半導体集積回路装置 Expired - Fee Related JP5358672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011502618A JP5358672B2 (ja) 2009-03-03 2010-02-19 半導体集積回路装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009049030 2009-03-03
JP2009049030 2009-03-03
PCT/JP2009/003383 WO2010100682A1 (ja) 2009-03-03 2009-07-17 半導体集積回路装置
JPPCT/JP2009/003383 2009-07-17
PCT/JP2010/001101 WO2010100849A1 (ja) 2009-03-03 2010-02-19 半導体集積回路装置
JP2011502618A JP5358672B2 (ja) 2009-03-03 2010-02-19 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPWO2010100849A1 true JPWO2010100849A1 (ja) 2012-09-06
JP5358672B2 JP5358672B2 (ja) 2013-12-04

Family

ID=42709262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011502618A Expired - Fee Related JP5358672B2 (ja) 2009-03-03 2010-02-19 半導体集積回路装置

Country Status (3)

Country Link
US (1) US8461697B2 (ja)
JP (1) JP5358672B2 (ja)
WO (2) WO2010100682A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087846B2 (en) 2013-03-13 2015-07-21 Apple Inc. Systems and methods for high-speed, low-profile memory packages and pinout designs
KR20150011627A (ko) * 2013-07-23 2015-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치
CN112349679B (zh) * 2020-10-26 2023-09-19 Oppo广东移动通信有限公司 集成电路的连线网络、集成电路、芯片及电子设备
CN116525586B (zh) * 2023-07-03 2023-10-10 南京砺算科技有限公司 一种重布线层的线路结构及芯片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242814B1 (en) * 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
JP4353662B2 (ja) 2001-08-22 2009-10-28 Necエレクトロニクス株式会社 フリップチップ型半導体集積回路とその設計方法
JP3548553B2 (ja) 2001-10-10 2004-07-28 Necマイクロシステム株式会社 半導体装置およびその内部電源端子間の電源配線方法
JP2004047516A (ja) 2002-07-08 2004-02-12 Nec Electronics Corp 半導体集積回路装置及び半導体集積回路装置のレイアウト方法
JP2005093575A (ja) * 2003-09-16 2005-04-07 Nec Electronics Corp 半導体集積回路装置と配線レイアウト方法
JP2005142281A (ja) * 2003-11-05 2005-06-02 Matsushita Electric Ind Co Ltd 半導体集積回路チップ及び半導体集積回路装置
JP2008533441A (ja) * 2005-02-08 2008-08-21 ナノネクサス インク Icパッケージおよび相互接続アゼンブリのための高密度の相互接続システム
JP2007095911A (ja) 2005-09-28 2007-04-12 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US8461697B2 (en) 2013-06-11
JP5358672B2 (ja) 2013-12-04
WO2010100849A1 (ja) 2010-09-10
WO2010100682A1 (ja) 2010-09-10
US20110316174A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP5230251B2 (ja) 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
KR100433199B1 (ko) 입력/출력 셀 배치방법 및 반도체 장치
JP7093020B2 (ja) 半導体集積回路装置
US7786566B2 (en) Semiconductor integrated circuit
JP5358672B2 (ja) 半導体集積回路装置
JP6597628B2 (ja) 半導体集積回路装置
JP6579111B2 (ja) 半導体集積回路装置
JP7140994B2 (ja) 半導体集積回路装置
CN110392922B (zh) 半导体集成电路装置
WO2010125619A1 (ja) 半導体集積回路チップおよびそのレイアウト方法
JP5168872B2 (ja) 半導体集積回路
JPWO2017183352A1 (ja) 半導体チップおよびこれを備えた半導体装置
JP7323847B2 (ja) 半導体集積回路装置
JP2008235296A (ja) 半導体集積回路装置
JP2006269604A (ja) ハードマクロの電源端子構造
JP2004179184A (ja) 半導体集積回路
JP2009260147A (ja) 半導体集積回路装置
WO2022254676A1 (ja) 半導体集積回路装置
JP2013161959A (ja) 半導体集積回路および電子機器
JP2011151065A (ja) 半導体集積回路
JP2010165756A (ja) 半導体装置
JP6836137B2 (ja) 半導体装置及びそのレイアウト設計方法
US7123084B2 (en) Semiconductor integrated circuit and designing method for same
JP5956964B2 (ja) 半導体装置
JP2008060215A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121119

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees