JP2005142281A - 半導体集積回路チップ及び半導体集積回路装置 - Google Patents

Abstract

【課題】 フリップチップ接合により基板に実装する半導体集積回路チップにおいて、コーナー付近に位置する複数の電極パッドをより多く配置しても、これ等電極パッドに接続される基板上の配線やホール同士が干渉しないようにする。
【解決手段】 半導体集積回路チップ１において、そのコーナー部に位置する複数の電極パッド１０ｄを、そのチップ周縁部に沿わず、その周縁に対して所定の傾斜角度で傾斜するように配置する。これにより、コーナー付近の複数の電極パッドに対応する複数の配線５ｄ、又はこれ等の配線５ｄに接続されるホール２ｄは、相互に干渉することがない。
【選択図】 図２

Description

本発明は、半導体集積回路チップ及び半導体集積回路装置に関し、特に、半導体集積回路チップ上に外部端子と電気的に接続される電極パッドの配置に特徴を持つ半導体集積回路チップ、及びこの半導体集積回路チップを備えた半導体集積回路装置に関するものである。

近年、半導体の微細化が進み、半導体チップの面積は小さくなってきている。一方、半導体製造プロセスの微細化によって半導体チップ上に大規模な回路の搭載が可能となり、これまで複数の半導体チップで構成していたセットとしての機能を１つの半導体チップ上に集積して構成するシステムＬＳＩの開発が本格化している。１つの半導体チップ上に複数の機能を集積するに従って半導体チップの端子数が増大する傾向にあるが、半導体製造プロセスの微細化により、半導体チップの面積はあまり大きくならない。このため、必要な端子数を確保するために、半導体チップ上の電極パッドの配置密度を上げる必要に迫られており、この解決策として、電極パッドを半導体チップ周縁に千鳥上に配置する方法等、数多くの提案がなされている。

また、ＬＳＩのパッケージサイズの小型化、又はセラミック基板やプリント基板等の実装基板への実装面積の削減手法として、半導体チップの電極パッドにハンダ等の金属のバンプを形成し、これら金属バンプを半導体チップサイズパッケージのキャリア基板、又は実装基板の電極パッドに押し付けて、電気的に接続するフリップチップ接合という実装方法が、携帯電話やデジタルスチルカメラ等の高密度実装を要求されるセットに用いられている。この半導体チップサイズパッケージは、通常ＣＳＰと呼ばれる。フリップチップ接合の場合、電気的に接続した電極パッドから引き出した信号線を基板上に配線するか、ビアホールを通じて基板の内部や裏面の配線層に配線し、他のＬＳＩや部品に電気的に接続する。以下、ビアホール又はビアホール領域は、単にホールと表記する。

以下、フリップチップ接合された従来の半導体集積回路装置について、図面を用いて説明する。このような半導体集積回路装置として、フリップチップ接合したＣＳＰを例に挙げて説明する。

図５はフリップチップ接合したＣＳＰの断面の概略図である。半導体チップ１の電極パッド３に金属等のバンプ４を形成し、キャリア基板６上の配線５にバンプ４を押し付けてキャリア基板６上の配線５と電気的に接続する。配線５は、この配線５をキャリア基板の内部や裏面の配線層に通すホール２を通じて、ＣＳＰを実装基板に接合するキャリア側電極パッド７に電気的に接続される。通常、キャリア側電極パッド７にはＣＳＰを実装基板に接合するための半田ボール８が形成される。

図６は、フリップチップ接合したＣＳＰを上から透視して見た概略図である。同図において、半導体チップ１には、電極パッド３及び、この電極パッド３から侵入するサージから内部回路を保護するための保護回路９が通常一体となって形成され、半導体チップ１の周縁に沿って配置されている。以下、通常は一体であるこれら電極パッド３及び前記保護回路９をまとめて、電極パッド１０として扱う。

前記電極パッド１０は、バンプ４によりキャリア基板６上の配線５に電気的に接続される。尚、図５において示した半導体チップ１の電極パッド３とキャリア基板６上の配線５とを電気的に接続するバンプ４は、図６では全て電極パッド１０の直下にあるものとして省略している。キャリア基板６上の配線５は、キャリア基板６の内部や裏面の配線層に通すホール２を通じて、ＣＳＰを実装基板に接合する電極パッド１０に電気的に接続される。尚、図５で示した、キャリア基板６、ＣＳＰを実装基板に接合するキャリア側電極パッド７、及びＣＳＰを実装基板に接合するための半田ボール８は、図６では省略している。

従来では、図６に示すように、半導体チップ１の周縁に沿って電極パッド１０が列状に配置されていた。近年の半導体チップの回路集積化に伴う端子数の増加に対し、電極パッドの配置密度を上げる提案がなされている(例えば、特許文献１参照)。

更に、図７に示すように、半導体チップの周縁に、複数の電極パッド１０ｈ、１０ｉを互い違いに配置するいわゆる千鳥配置とすることにより、図６に示した従来の電極パッド配置に比べて配置密度を上げたものが知られている。
特開平５−９０３３５号公報（図１）

しかしながら、前記従来の構成では、例えば千鳥配置のように電極パッドの配置密度を上げた半導体チップをフリップチップ接合で基板に実装する場合、コーナー付近に配した電極パッドを有効に使えなくなるという課題があった。

これを図７を用いて説明する。フリップチップ接合したＣＳＰを例に説明する。図７はフリップチップ接合したＣＳＰを上から透視して見た概略図であり、電極パッドを千鳥状に配置した場合の電極パッド１０ｈ、１０ｉ、配線５ｈ、５ｉ、及びホール２ｈ、２ｉを示した図である。尚、図５で示した半導体チップの下にあるキャリア基板６、ＣＳＰを実装基板に接合するキャリア側電極パッド７、及びＣＳＰを実装基板に接合するための半田ボール８は、図７では省略している。

図７において、複数の電極パッド１０ｉに対しては、これらの電極パッド１０ｉと電気的に接続する配線５ｉ、及びこの引き出された配線５ｉをキャリア基板６の内部や裏面の配線層に通すためのホール２ｉを、キャリア基板６上に取ることができる。

一方、コーナー周辺の他の複数の電極パッド１０ｈに対しては、その周囲に他の電極パッド１０ｉ用の配線５ｉやホール２ｉが配置されているために、同図に破線で示すように、これらの電極パッド１０ｈ用の配線５ｈやホール２ｈを配置しようとすると、これ等複数の電極パッド１０ｈ用の配線５ｈやホール２ｈ同士が重なり、干渉して、自己の配線５ｈを独立に引き出したり、ホール２ｈを通じて良好に基板の内部や裏面の配線層に通すことができない。すなわち、これらコーナー周辺の電極パッド１０ｈについては、ＣＳＰを実装基板に接合する電極パッドに電気的に良好に接続することができず、端子として使えないため、このコーナー周辺にこれら電極パッドを配置する意味がない。

以上のように、例えば電極パッドを千鳥配置するなどして電極パッドの配置密度を上げた半導体チップをフリップチップ接合するＣＳＰの場合であっても、半導体チップのコーナー付近に電極パッドを通常のように配置すると、これら電極パッドを有効に使えないため、電極パッドの配置密度を上げても、期待したほどには電極パッド数を増やせないという問題があった。

本発明は、前記従来のコーナー付近の電極パッドの配線問題を解決するものであり、その目的は、実質的にもより多くの電極パッドを配置することのできる半導体集積回路チップ及び半導体集積回路装置を提供することにある。

前記目的を達成するために、本発明では、フリップチップ接合により基板に実装される半導体集積回路チップ、及びこの半導体集積回路チップを備えた半導体集積回路装置において、半導体集積回路チップに備える複数の電極パッドのうち、少なくともコーナー部に位置する複数の電極パッドについては、そのレイアウトを特殊に変更することにより、半導体集積回路チップをフリップチップ接合により基板に実装して半導体集積回路装置を構成する場合に、その基板に形成される配線やホールが、互いに近接する電極パッド同士で干渉することがないようにする。

すなわち、請求項１記載の発明の半導体集積回路チップは、フリップチップ接合により基板に実装される半導体集積回路チップであって、前記半導体集積回路チップの上部に、外部端子と電気的に接続される複数の電極パッドが配置され、前記複数の電極パッドのうち、少なくとも一部の電極パッドは、前記半導体集積回路チップの周縁部に沿わずに配置されていることを特徴とする。

請求項２記載の発明は、前記請求項１記載の半導体集積回路チップが基板に実装された半導体集積回路装置であって、前記基板には、その基板の表面に、前記半導体集積回路チップの複数の電極パッドと接続される複数の配線が形成されていることを特徴とする。

請求項３記載の発明は、前記請求項２記載の半導体集積回路装置であって、前記基板には、前記各配線と接続されて、前記基板の内部又は裏面の配線層に繋がるホールが形成されていることを特徴とする。

請求項４記載の発明は、前記請求項１記載の半導体集積回路チップ又は請求項２記載の半導体集積回路装置において、前記半導体集積回路チップの複数の電極パッドのうち、前記半導体集積回路チップのコーナー部以外の部位に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に沿って配置され、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に沿わずに配置されていることを特徴とする。

請求項５記載の発明は、前記請求項４記載の半導体集積回路チップ又は半導体集積回路装置において、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁部から内方に向けて並ぶように配置されていることを特徴とする。

請求項６記載の発明は、前記請求項４記載の半導体集積回路チップ又は半導体集積回路装置において、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に対して所定角度斜めに配置されていることを特徴とする。

請求項７記載の発明は、前記請求項４記載の半導体集積回路チップ又は半導体集積回路装置において、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップのコーナー部を形成する周縁からこれに隣接する他の周縁の範囲内で湾曲して配置されていることを特徴とする。

請求項８記載の発明は、前記請求項１記載の半導体集積回路チップ又は請求項２記載の半導体集積回路装置において、前記半導体集積回路チップのコーナー部以外の部位に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に対して所定角度斜めに配置され、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記コーナー部以外の部位に配置された複数の電極パッドに連続し、且つ前記所定角度を保持して、前記半導体集積回路チップの周縁部に沿わずに配置されていることを特徴とする。

以上の構成により、請求項１〜８記載の発明では、フリップチップ接合により基板に実装される半導体集積回路チップにおいて、そのチップのコーナー部に配置される複数の電極パッドの位置を、基板に形成される配線やホールがそれら複数の電極パッド間で干渉しないように特殊にレイアウトしたので、半導体集積回路チップのコーナー部に配置する電極パッドの全てを有効に使用でき、半導体集積回路チップに備える電極パッドの個数が実質的に多くなる。

以上説明したように、請求項１〜８記載の半導体集積回路チップ及び半導体集積回路装置によれば、コーナー部に備える電極パッドを高密度に配置しながら、フリップチップ接合により基板に実装する場合にも、その基板に形成する配線やホールが、それ等複数の電極パッドの相互間で干渉することなく、良好に接続することが可能である。

以下、本発明の実施形態について、図面を参照しながら説明する。

（第１の実施形態）
以下、本発明の第１の実施形態を説明する。

図１は本実施形態の半導体集積回路装置を示し、フリップチップ接合したＣＳＰを例に挙げたものである。同図は、フリップチップ接合したＣＳＰを上から透視して見た概略図を示す。

同図において、図７に示した従来例と同様に、コーナー付近以外の複数の電極パッド１０ａは、それぞれ半導体チップ（半導体集積回路チップ）１の周縁部に沿って上部に配置される。それぞれの電極パッド１０ａに対しては、それらの電極パッド１０ａと電気的に接続するそれぞれの配線５ａ及び、それらの引き出された配線５ａをキャリア基板６の内部や裏面の配線層に通すためのそれぞれのホール２ａをキャリア基板６上に取ることができる。尚、図５で示した、キャリア基板６、ＣＳＰを実装基板に接合するキャリア側電極パッド７及びＣＳＰを実装基板に接合するための半田ボール８は、図１では省略している。

これに対して、コーナー付近の複数の電極パッド１０ｂは、図１に示したように、それぞれ半導体チップ１の周縁部に沿わずに、その周縁部から内方に向けて内側へ折り込んだ形で並んで配置される。この構成により、コーナー付近の複数の電極パッド１０ｂに対しても、これ等の電極パッド１０ｂに電気的に接続するそれぞれの配線５ｂ及び、それらの引き出された配線５ｂをキャリア基板６の内部や裏面の配線層に通すためのそれぞれのホール２ｂを、このコーナー付近の複数の電極パッド１０ｂ相互間や、これ等の電極パッド１０ｂと前記コーナー付近以外に存在する複数の電極パッド１０ａとの間で干渉することなく、基板６上に取ることができる。

従って、半導体チップ１に配置する全ての電極パッド１０ａ、１０ｂを実質的に有効に使えるので、より多くの電極パッドを半導体チップ１に配置できるようになる。図１に示した本実施形態では、図７の従来例に比べて、使用可能で有効な電極パッドが４つ増加する。

尚、本実施形態はフリップチップ接合したＣＳＰで説明したが、半導体チップを実装基板にフリップチップ接合する等、あらゆるフリップチップ接合について可能である。

（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。本実施の形態でも、フリップチップ接合したＣＳＰを例に説明する。

図２は、本実施形態におけるフリップチップ接合したＣＳＰを上から透視して見た概略図である。同図において、図７に示した従来例と同様に、コーナー付近以外の複数の電極パッド１０ｃは、それぞれ半導体チップ１の周縁部に沿って列状に配置される。それ等の電極パッド１０ｃに対しては、それらの電極パッド１０ｃと電気的に接続するそれぞれの配線５ｃ及び、それらの配線５ｃをキャリア基板６の内部や裏面の配線層に通すためのそれぞれのホール２ｃをキャリア基板６上に取ることができる。尚、図５で示したキャリア基板６、ＣＳＰを実装基板に接合するキャリア側電極パッド７、及びＣＳＰを実装基板に接合するための半田ボール８は、図２では省略している。

これに対して、コーナー付近では、複数の電極パッド１０ｄは、図２に示したように、コーナー部の周縁及びコーナー部付近以外の電極パッド１０ｃに対して所定角度斜めになるように配置される。

この構成により、コーナー付近の複数の電極パッド１０ｄに対しても、電極パッド１０ｄに電気的に接続するそれぞれの配線５ｄ及び、それらの引き出された配線５ｄをキャリア基板６の内部や裏面の配線層に通すためのそれぞれのホール２ｄを、このコーナー付近の複数の電極パッド１０ｄ相互間や、これ等の電極パッド１０ｄと前記コーナー付近以外に存在する複数の電極パッド１０ｃとの間で干渉することなく、基板上に取ることができる。

従って、半導体チップ１の全ての電極パッド１０ｃ、１０ｄを実質的に有効に使えるので、より多くの電極パッドを半導体チップに配置できるようになる。図２に示した本第２の実施形態では、図７の従来例に比べ、使用可能で有効な電極パッドが５つ増加する。

尚、本実施形態では、フリップチップ接合したＣＳＰで説明したが、半導体チップを実装基板にフリップチップ接合する等、あらゆるフリップチップ接合について可能である。

（第３の実施形態）
以下、本発明の第３の実施形態について、図面を参照しながら説明する。本実施形態でも、フリップチップ接合したＣＳＰ（半導体集積回路装置）を例に説明する。

図３は本実施形態におけるフリップチップ接合したＣＳＰを上から透視して見た概略図である。図３において、図７に示した従来例と同様に、コーナー付近以外の複数の電極パッド１０ｅは、それぞれ半導体チップ１の周縁部に沿って配置される。これ等の電極パッド１０ｅに対しては、電極パッド１０ｅと電気的に接続するそれぞれの配線５ｅ及び、それぞれ引き出された配線５ｅをキャリア基板６の内部や裏面の配線層に通すためのそれぞれのホール２ｅをキャリア基板６上に取ることができる。尚、図５で示した、キャリア基板６、ＣＳＰを実装基板に接合するキャリア側電極パッド７、及びＣＳＰを実装基板に接合するための半田ボール８は、図３では省略している。

これに対して、コーナー付近の複数の電極パッド１０ｆは、そのコーナー部を形成する周縁からこれに隣接する他の周縁の範囲内で、扇状に湾曲させるように配置される。この構成により、コーナー付近の複数の電極パッド１０ｆに対しても、これらの電極パッド１０ｆに電気的に接続するそれぞれの配線５ｆ及び、引き出された配線５ｆをキャリア基板６の内部や裏面の配線層に通すための、それぞれのホール２ｆを、このコーナー付近の複数の電極パッド１０ｆ相互間や、これ等の電極パッド１０ｆと前記コーナー付近以外に存在する複数の電極パッド１０ｅとの間で干渉することなく、基板上に取ることができる。

従って、半導体チップ１の全ての電極パッド１０ｅ、１０ｆを有効に使えるので、より多くの電極パッドを半導体チップに配置できるようになる。図３に示した本実施形態では、図７の従来例に比べ、使用可能で有効なな電極パッドが４つ増加する。

尚、本実施形態では、フリップチップ接合したＣＳＰで説明したが、半導体チップを実装基板にフリップチップ接合する等、あらゆるフリップチップ接合について可能である。

（第４の実施形態）
以下、本発明の第４の実施形態について、図面を参照しながら説明する。本実施形態でも、フリップチップ接合したＣＳＰを例に説明する。図４は本実施形態におけるフリップチップ接合したＣＳＰを上から透視して見た概略図である。

同図において、複数の電極パッド１０ｇの配置について、コーナー付近以外の部位では、図４に示したように、それぞれ半導体チップ１の周縁に対して所定角度斜めに配置されていて、半導体チップ１の周縁に沿わずに配置される。

更に、コーナー部に位置する複数の電極パッド１０ｇについても、前記コーナー付近以外の電極パッド１０ｇと連続しながら、それら電極パッド１０ｇと同一の所定角度を保持して、半導体チップ１の周縁に沿わずに配置される。

この構成により、本実施形態では、コーナー付近の電極パッド１０ｇに対して、電極パッド１０ｇに電気的に接続するそれぞれの配線５ｇ及び、引き出された配線５ｇをキャリア基板６の内部や裏面の配線層に通すためのそれぞれのホール２ｇを、このコーナー付近の複数の電極パッド１０ｇ相互間や、これ等の電極パッド１０ｇと前記コーナー付近以外に存在する複数の電極パッド１０ｇとの間で干渉することなく、基板上に取ることができる。

従って、半導体チップ１の全ての電極パッド１０ｇを有効に使えるので、より多くの電極パッドを半導体チップに配置できるようになる。尚、図５で示した、キャリア基板６、ＣＳＰを実装基板に接合するキャリア側電極パッド７、及びＣＳＰを実装基板に接合するための半田ボール８は、図４では省略している。

図４に示した本実施形態では、正確な比較は電極パッドの配列が異なるために困難だが、図７の従来例に比べて、使用可能な電極パッドが約３個増加する。

尚、本実施形態では、フリップチップ接合したＣＳＰで説明したが、半導体チップを実装基板にフリップチップ接合するなど、あらゆるフリップチップ接合について可能である。

以上説明したように、本発明は、コーナー部に備える電極パッドを高密度に配置しながら、フリップチップ接合により基板に実装する場合にも、その基板に形成する配線やホールが、それ等複数の電極パッド間で相互に干渉することなく、良好に接続することが可能であるので、フリップチップ接合により基板に実装される半導体集積回路チップや、その半導体集積回路チップがフリップチップ接合により基板に実装された半導体集積回路装置等として有用である。

本発明の第１の実施形態の半導体集積回路装置を示す図である。 本発明の第２の実施形態の半導体集積回路装置を示す図である。 本発明の第３の実施形態の半導体集積回路装置を示す図である。 本発明の第４の実施形態の半導体集積回路装置を示す図である。 フリップチップ接合されたＣＳＰの概略構成を示す断面図である。 同フリップチップ接合されたＣＳＰのコーナー付近を上方から見た透過平面図である。 従来の半導体集積回路装置の千鳥配置を示す図である。

符号の説明

１ 半導体チップ（半導体集積回路チップ）
２、２ａ、２ｂ、２ｃ、
２ｄ、２ｅ、２ｆ、２ｇ ビアホール
３ 電極パッド
４ バンプ
５、５ａ、５ｂ、５ｃ、
５ｄ、５ｅ、５ｆ、５ｇ 配線
６ キャリア基板
７ キャリア側電極パッド
８ 半田ボール
９ 保護回路
１０ａ、１０ｂ、１０ｃ、
１０ｄ、１０ｅ、１０ｆ、１０ｇ 電極パッド

Claims (8)

1. フリップチップ接合により基板に実装される半導体集積回路チップであって、
   前記半導体集積回路チップの上部に、外部端子と電気的に接続される複数の電極パッドが配置され、
   前記複数の電極パッドのうち、少なくとも一部の電極パッドは、前記半導体集積回路チップの周縁部に沿わずに配置されている
   ことを特徴とする半導体集積回路チップ。
2. 前記請求項１記載の半導体集積回路チップが基板に実装された半導体集積回路装置であって、
   前記基板には、
   その基板の表面に、前記半導体集積回路チップの複数の電極パッドと接続される複数の配線が形成されている
   ことを特徴とする半導体集積回路装置。
3. 前記請求項２記載の半導体集積回路装置であって、
   前記基板には、
   前記各配線と接続されて、前記基板の内部又は裏面の配線層に繋がるホールが形成されている
   ことを特徴とする半導体集積回路装置。
4. 前記請求項１記載の半導体集積回路チップ又は請求項２記載の半導体集積回路装置において、
   前記半導体集積回路チップの複数の電極パッドのうち、前記半導体集積回路チップのコーナー部以外の部位に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に沿って配置され、
   前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に沿わずに配置されている
   ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。
5. 前記請求項４記載の半導体集積回路チップ又は半導体集積回路装置において、
   前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁部から内方に向けて並ぶように配置されている
   ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。
6. 前記請求項４記載の半導体集積回路チップ又は半導体集積回路装置において、
   前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に対して所定角度斜めに配置されている
   ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。
7. 前記請求項４記載の半導体集積回路チップ又は半導体集積回路装置において、
   前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップのコーナー部を形成する周縁からこれに隣接する他の周縁の範囲内で湾曲して配置されている
   ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。
8. 前記請求項１記載の半導体集積回路チップ又は請求項２記載の半導体集積回路装置において、
   前記半導体集積回路チップのコーナー部以外の部位に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に対して所定角度斜めに配置され、
   前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記コーナー部以外の部位に配置された複数の電極パッドに連続し、且つ前記所定角度を保持して、前記半導体集積回路チップの周縁部に沿わずに配置されている
   ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。

Images