JP2005142281A - 半導体集積回路チップ及び半導体集積回路装置 - Google Patents

半導体集積回路チップ及び半導体集積回路装置 Download PDF

Info

Publication number
JP2005142281A
JP2005142281A JP2003375647A JP2003375647A JP2005142281A JP 2005142281 A JP2005142281 A JP 2005142281A JP 2003375647 A JP2003375647 A JP 2003375647A JP 2003375647 A JP2003375647 A JP 2003375647A JP 2005142281 A JP2005142281 A JP 2005142281A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
electrode pads
circuit chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003375647A
Other languages
English (en)
Inventor
Hiroshi Yamaguchi
洋 山口
Toshiya Ogishi
俊哉 小岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003375647A priority Critical patent/JP2005142281A/ja
Publication of JP2005142281A publication Critical patent/JP2005142281A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 フリップチップ接合により基板に実装する半導体集積回路チップにおいて、コーナー付近に位置する複数の電極パッドをより多く配置しても、これ等電極パッドに接続される基板上の配線やホール同士が干渉しないようにする。
【解決手段】 半導体集積回路チップ1において、そのコーナー部に位置する複数の電極パッド10dを、そのチップ周縁部に沿わず、その周縁に対して所定の傾斜角度で傾斜するように配置する。これにより、コーナー付近の複数の電極パッドに対応する複数の配線5d、又はこれ等の配線5dに接続されるホール2dは、相互に干渉することがない。
【選択図】 図2

Description

本発明は、半導体集積回路チップ及び半導体集積回路装置に関し、特に、半導体集積回路チップ上に外部端子と電気的に接続される電極パッドの配置に特徴を持つ半導体集積回路チップ、及びこの半導体集積回路チップを備えた半導体集積回路装置に関するものである。
近年、半導体の微細化が進み、半導体チップの面積は小さくなってきている。一方、半導体製造プロセスの微細化によって半導体チップ上に大規模な回路の搭載が可能となり、これまで複数の半導体チップで構成していたセットとしての機能を1つの半導体チップ上に集積して構成するシステムLSIの開発が本格化している。1つの半導体チップ上に複数の機能を集積するに従って半導体チップの端子数が増大する傾向にあるが、半導体製造プロセスの微細化により、半導体チップの面積はあまり大きくならない。このため、必要な端子数を確保するために、半導体チップ上の電極パッドの配置密度を上げる必要に迫られており、この解決策として、電極パッドを半導体チップ周縁に千鳥上に配置する方法等、数多くの提案がなされている。
また、LSIのパッケージサイズの小型化、又はセラミック基板やプリント基板等の実装基板への実装面積の削減手法として、半導体チップの電極パッドにハンダ等の金属のバンプを形成し、これら金属バンプを半導体チップサイズパッケージのキャリア基板、又は実装基板の電極パッドに押し付けて、電気的に接続するフリップチップ接合という実装方法が、携帯電話やデジタルスチルカメラ等の高密度実装を要求されるセットに用いられている。この半導体チップサイズパッケージは、通常CSPと呼ばれる。フリップチップ接合の場合、電気的に接続した電極パッドから引き出した信号線を基板上に配線するか、ビアホールを通じて基板の内部や裏面の配線層に配線し、他のLSIや部品に電気的に接続する。以下、ビアホール又はビアホール領域は、単にホールと表記する。
以下、フリップチップ接合された従来の半導体集積回路装置について、図面を用いて説明する。このような半導体集積回路装置として、フリップチップ接合したCSPを例に挙げて説明する。
図5はフリップチップ接合したCSPの断面の概略図である。半導体チップ1の電極パッド3に金属等のバンプ4を形成し、キャリア基板6上の配線5にバンプ4を押し付けてキャリア基板6上の配線5と電気的に接続する。配線5は、この配線5をキャリア基板の内部や裏面の配線層に通すホール2を通じて、CSPを実装基板に接合するキャリア側電極パッド7に電気的に接続される。通常、キャリア側電極パッド7にはCSPを実装基板に接合するための半田ボール8が形成される。
図6は、フリップチップ接合したCSPを上から透視して見た概略図である。同図において、半導体チップ1には、電極パッド3及び、この電極パッド3から侵入するサージから内部回路を保護するための保護回路9が通常一体となって形成され、半導体チップ1の周縁に沿って配置されている。以下、通常は一体であるこれら電極パッド3及び前記保護回路9をまとめて、電極パッド10として扱う。
前記電極パッド10は、バンプ4によりキャリア基板6上の配線5に電気的に接続される。尚、図5において示した半導体チップ1の電極パッド3とキャリア基板6上の配線5とを電気的に接続するバンプ4は、図6では全て電極パッド10の直下にあるものとして省略している。キャリア基板6上の配線5は、キャリア基板6の内部や裏面の配線層に通すホール2を通じて、CSPを実装基板に接合する電極パッド10に電気的に接続される。尚、図5で示した、キャリア基板6、CSPを実装基板に接合するキャリア側電極パッド7、及びCSPを実装基板に接合するための半田ボール8は、図6では省略している。
従来では、図6に示すように、半導体チップ1の周縁に沿って電極パッド10が列状に配置されていた。近年の半導体チップの回路集積化に伴う端子数の増加に対し、電極パッドの配置密度を上げる提案がなされている(例えば、特許文献1参照)。
更に、図7に示すように、半導体チップの周縁に、複数の電極パッド10h、10iを互い違いに配置するいわゆる千鳥配置とすることにより、図6に示した従来の電極パッド配置に比べて配置密度を上げたものが知られている。
特開平5−90335号公報(図1)
しかしながら、前記従来の構成では、例えば千鳥配置のように電極パッドの配置密度を上げた半導体チップをフリップチップ接合で基板に実装する場合、コーナー付近に配した電極パッドを有効に使えなくなるという課題があった。
これを図7を用いて説明する。フリップチップ接合したCSPを例に説明する。図7はフリップチップ接合したCSPを上から透視して見た概略図であり、電極パッドを千鳥状に配置した場合の電極パッド10h、10i、配線5h、5i、及びホール2h、2iを示した図である。尚、図5で示した半導体チップの下にあるキャリア基板6、CSPを実装基板に接合するキャリア側電極パッド7、及びCSPを実装基板に接合するための半田ボール8は、図7では省略している。
図7において、複数の電極パッド10iに対しては、これらの電極パッド10iと電気的に接続する配線5i、及びこの引き出された配線5iをキャリア基板6の内部や裏面の配線層に通すためのホール2iを、キャリア基板6上に取ることができる。
一方、コーナー周辺の他の複数の電極パッド10hに対しては、その周囲に他の電極パッド10i用の配線5iやホール2iが配置されているために、同図に破線で示すように、これらの電極パッド10h用の配線5hやホール2hを配置しようとすると、これ等複数の電極パッド10h用の配線5hやホール2h同士が重なり、干渉して、自己の配線5hを独立に引き出したり、ホール2hを通じて良好に基板の内部や裏面の配線層に通すことができない。すなわち、これらコーナー周辺の電極パッド10hについては、CSPを実装基板に接合する電極パッドに電気的に良好に接続することができず、端子として使えないため、このコーナー周辺にこれら電極パッドを配置する意味がない。
以上のように、例えば電極パッドを千鳥配置するなどして電極パッドの配置密度を上げた半導体チップをフリップチップ接合するCSPの場合であっても、半導体チップのコーナー付近に電極パッドを通常のように配置すると、これら電極パッドを有効に使えないため、電極パッドの配置密度を上げても、期待したほどには電極パッド数を増やせないという問題があった。
本発明は、前記従来のコーナー付近の電極パッドの配線問題を解決するものであり、その目的は、実質的にもより多くの電極パッドを配置することのできる半導体集積回路チップ及び半導体集積回路装置を提供することにある。
前記目的を達成するために、本発明では、フリップチップ接合により基板に実装される半導体集積回路チップ、及びこの半導体集積回路チップを備えた半導体集積回路装置において、半導体集積回路チップに備える複数の電極パッドのうち、少なくともコーナー部に位置する複数の電極パッドについては、そのレイアウトを特殊に変更することにより、半導体集積回路チップをフリップチップ接合により基板に実装して半導体集積回路装置を構成する場合に、その基板に形成される配線やホールが、互いに近接する電極パッド同士で干渉することがないようにする。
すなわち、請求項1記載の発明の半導体集積回路チップは、フリップチップ接合により基板に実装される半導体集積回路チップであって、前記半導体集積回路チップの上部に、外部端子と電気的に接続される複数の電極パッドが配置され、前記複数の電極パッドのうち、少なくとも一部の電極パッドは、前記半導体集積回路チップの周縁部に沿わずに配置されていることを特徴とする。
請求項2記載の発明は、前記請求項1記載の半導体集積回路チップが基板に実装された半導体集積回路装置であって、前記基板には、その基板の表面に、前記半導体集積回路チップの複数の電極パッドと接続される複数の配線が形成されていることを特徴とする。
請求項3記載の発明は、前記請求項2記載の半導体集積回路装置であって、前記基板には、前記各配線と接続されて、前記基板の内部又は裏面の配線層に繋がるホールが形成されていることを特徴とする。
請求項4記載の発明は、前記請求項1記載の半導体集積回路チップ又は請求項2記載の半導体集積回路装置において、前記半導体集積回路チップの複数の電極パッドのうち、前記半導体集積回路チップのコーナー部以外の部位に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に沿って配置され、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に沿わずに配置されていることを特徴とする。
請求項5記載の発明は、前記請求項4記載の半導体集積回路チップ又は半導体集積回路装置において、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁部から内方に向けて並ぶように配置されていることを特徴とする。
請求項6記載の発明は、前記請求項4記載の半導体集積回路チップ又は半導体集積回路装置において、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に対して所定角度斜めに配置されていることを特徴とする。
請求項7記載の発明は、前記請求項4記載の半導体集積回路チップ又は半導体集積回路装置において、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップのコーナー部を形成する周縁からこれに隣接する他の周縁の範囲内で湾曲して配置されていることを特徴とする。
請求項8記載の発明は、前記請求項1記載の半導体集積回路チップ又は請求項2記載の半導体集積回路装置において、前記半導体集積回路チップのコーナー部以外の部位に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に対して所定角度斜めに配置され、前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記コーナー部以外の部位に配置された複数の電極パッドに連続し、且つ前記所定角度を保持して、前記半導体集積回路チップの周縁部に沿わずに配置されていることを特徴とする。
以上の構成により、請求項1〜8記載の発明では、フリップチップ接合により基板に実装される半導体集積回路チップにおいて、そのチップのコーナー部に配置される複数の電極パッドの位置を、基板に形成される配線やホールがそれら複数の電極パッド間で干渉しないように特殊にレイアウトしたので、半導体集積回路チップのコーナー部に配置する電極パッドの全てを有効に使用でき、半導体集積回路チップに備える電極パッドの個数が実質的に多くなる。
以上説明したように、請求項1〜8記載の半導体集積回路チップ及び半導体集積回路装置によれば、コーナー部に備える電極パッドを高密度に配置しながら、フリップチップ接合により基板に実装する場合にも、その基板に形成する配線やホールが、それ等複数の電極パッドの相互間で干渉することなく、良好に接続することが可能である。
以下、本発明の実施形態について、図面を参照しながら説明する。
(第1の実施形態)
以下、本発明の第1の実施形態を説明する。
図1は本実施形態の半導体集積回路装置を示し、フリップチップ接合したCSPを例に挙げたものである。同図は、フリップチップ接合したCSPを上から透視して見た概略図を示す。
同図において、図7に示した従来例と同様に、コーナー付近以外の複数の電極パッド10aは、それぞれ半導体チップ(半導体集積回路チップ)1の周縁部に沿って上部に配置される。それぞれの電極パッド10aに対しては、それらの電極パッド10aと電気的に接続するそれぞれの配線5a及び、それらの引き出された配線5aをキャリア基板6の内部や裏面の配線層に通すためのそれぞれのホール2aをキャリア基板6上に取ることができる。尚、図5で示した、キャリア基板6、CSPを実装基板に接合するキャリア側電極パッド7及びCSPを実装基板に接合するための半田ボール8は、図1では省略している。
これに対して、コーナー付近の複数の電極パッド10bは、図1に示したように、それぞれ半導体チップ1の周縁部に沿わずに、その周縁部から内方に向けて内側へ折り込んだ形で並んで配置される。この構成により、コーナー付近の複数の電極パッド10bに対しても、これ等の電極パッド10bに電気的に接続するそれぞれの配線5b及び、それらの引き出された配線5bをキャリア基板6の内部や裏面の配線層に通すためのそれぞれのホール2bを、このコーナー付近の複数の電極パッド10b相互間や、これ等の電極パッド10bと前記コーナー付近以外に存在する複数の電極パッド10aとの間で干渉することなく、基板6上に取ることができる。
従って、半導体チップ1に配置する全ての電極パッド10a、10bを実質的に有効に使えるので、より多くの電極パッドを半導体チップ1に配置できるようになる。図1に示した本実施形態では、図7の従来例に比べて、使用可能で有効な電極パッドが4つ増加する。
尚、本実施形態はフリップチップ接合したCSPで説明したが、半導体チップを実装基板にフリップチップ接合する等、あらゆるフリップチップ接合について可能である。
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。本実施の形態でも、フリップチップ接合したCSPを例に説明する。
図2は、本実施形態におけるフリップチップ接合したCSPを上から透視して見た概略図である。同図において、図7に示した従来例と同様に、コーナー付近以外の複数の電極パッド10cは、それぞれ半導体チップ1の周縁部に沿って列状に配置される。それ等の電極パッド10cに対しては、それらの電極パッド10cと電気的に接続するそれぞれの配線5c及び、それらの配線5cをキャリア基板6の内部や裏面の配線層に通すためのそれぞれのホール2cをキャリア基板6上に取ることができる。尚、図5で示したキャリア基板6、CSPを実装基板に接合するキャリア側電極パッド7、及びCSPを実装基板に接合するための半田ボール8は、図2では省略している。
これに対して、コーナー付近では、複数の電極パッド10dは、図2に示したように、コーナー部の周縁及びコーナー部付近以外の電極パッド10cに対して所定角度斜めになるように配置される。
この構成により、コーナー付近の複数の電極パッド10dに対しても、電極パッド10dに電気的に接続するそれぞれの配線5d及び、それらの引き出された配線5dをキャリア基板6の内部や裏面の配線層に通すためのそれぞれのホール2dを、このコーナー付近の複数の電極パッド10d相互間や、これ等の電極パッド10dと前記コーナー付近以外に存在する複数の電極パッド10cとの間で干渉することなく、基板上に取ることができる。
従って、半導体チップ1の全ての電極パッド10c、10dを実質的に有効に使えるので、より多くの電極パッドを半導体チップに配置できるようになる。図2に示した本第2の実施形態では、図7の従来例に比べ、使用可能で有効な電極パッドが5つ増加する。
尚、本実施形態では、フリップチップ接合したCSPで説明したが、半導体チップを実装基板にフリップチップ接合する等、あらゆるフリップチップ接合について可能である。
(第3の実施形態)
以下、本発明の第3の実施形態について、図面を参照しながら説明する。本実施形態でも、フリップチップ接合したCSP(半導体集積回路装置)を例に説明する。
図3は本実施形態におけるフリップチップ接合したCSPを上から透視して見た概略図である。図3において、図7に示した従来例と同様に、コーナー付近以外の複数の電極パッド10eは、それぞれ半導体チップ1の周縁部に沿って配置される。これ等の電極パッド10eに対しては、電極パッド10eと電気的に接続するそれぞれの配線5e及び、それぞれ引き出された配線5eをキャリア基板6の内部や裏面の配線層に通すためのそれぞれのホール2eをキャリア基板6上に取ることができる。尚、図5で示した、キャリア基板6、CSPを実装基板に接合するキャリア側電極パッド7、及びCSPを実装基板に接合するための半田ボール8は、図3では省略している。
これに対して、コーナー付近の複数の電極パッド10fは、そのコーナー部を形成する周縁からこれに隣接する他の周縁の範囲内で、扇状に湾曲させるように配置される。この構成により、コーナー付近の複数の電極パッド10fに対しても、これらの電極パッド10fに電気的に接続するそれぞれの配線5f及び、引き出された配線5fをキャリア基板6の内部や裏面の配線層に通すための、それぞれのホール2fを、このコーナー付近の複数の電極パッド10f相互間や、これ等の電極パッド10fと前記コーナー付近以外に存在する複数の電極パッド10eとの間で干渉することなく、基板上に取ることができる。
従って、半導体チップ1の全ての電極パッド10e、10fを有効に使えるので、より多くの電極パッドを半導体チップに配置できるようになる。図3に示した本実施形態では、図7の従来例に比べ、使用可能で有効なな電極パッドが4つ増加する。
尚、本実施形態では、フリップチップ接合したCSPで説明したが、半導体チップを実装基板にフリップチップ接合する等、あらゆるフリップチップ接合について可能である。
(第4の実施形態)
以下、本発明の第4の実施形態について、図面を参照しながら説明する。本実施形態でも、フリップチップ接合したCSPを例に説明する。図4は本実施形態におけるフリップチップ接合したCSPを上から透視して見た概略図である。
同図において、複数の電極パッド10gの配置について、コーナー付近以外の部位では、図4に示したように、それぞれ半導体チップ1の周縁に対して所定角度斜めに配置されていて、半導体チップ1の周縁に沿わずに配置される。
更に、コーナー部に位置する複数の電極パッド10gについても、前記コーナー付近以外の電極パッド10gと連続しながら、それら電極パッド10gと同一の所定角度を保持して、半導体チップ1の周縁に沿わずに配置される。
この構成により、本実施形態では、コーナー付近の電極パッド10gに対して、電極パッド10gに電気的に接続するそれぞれの配線5g及び、引き出された配線5gをキャリア基板6の内部や裏面の配線層に通すためのそれぞれのホール2gを、このコーナー付近の複数の電極パッド10g相互間や、これ等の電極パッド10gと前記コーナー付近以外に存在する複数の電極パッド10gとの間で干渉することなく、基板上に取ることができる。
従って、半導体チップ1の全ての電極パッド10gを有効に使えるので、より多くの電極パッドを半導体チップに配置できるようになる。尚、図5で示した、キャリア基板6、CSPを実装基板に接合するキャリア側電極パッド7、及びCSPを実装基板に接合するための半田ボール8は、図4では省略している。
図4に示した本実施形態では、正確な比較は電極パッドの配列が異なるために困難だが、図7の従来例に比べて、使用可能な電極パッドが約3個増加する。
尚、本実施形態では、フリップチップ接合したCSPで説明したが、半導体チップを実装基板にフリップチップ接合するなど、あらゆるフリップチップ接合について可能である。
以上説明したように、本発明は、コーナー部に備える電極パッドを高密度に配置しながら、フリップチップ接合により基板に実装する場合にも、その基板に形成する配線やホールが、それ等複数の電極パッド間で相互に干渉することなく、良好に接続することが可能であるので、フリップチップ接合により基板に実装される半導体集積回路チップや、その半導体集積回路チップがフリップチップ接合により基板に実装された半導体集積回路装置等として有用である。
本発明の第1の実施形態の半導体集積回路装置を示す図である。 本発明の第2の実施形態の半導体集積回路装置を示す図である。 本発明の第3の実施形態の半導体集積回路装置を示す図である。 本発明の第4の実施形態の半導体集積回路装置を示す図である。 フリップチップ接合されたCSPの概略構成を示す断面図である。 同フリップチップ接合されたCSPのコーナー付近を上方から見た透過平面図である。 従来の半導体集積回路装置の千鳥配置を示す図である。
符号の説明
1 半導体チップ(半導体集積回路チップ)
2、2a、2b、2c、
2d、2e、2f、2g ビアホール
3 電極パッド
4 バンプ
5、5a、5b、5c、
5d、5e、5f、5g 配線
6 キャリア基板
7 キャリア側電極パッド
8 半田ボール
9 保護回路
10a、10b、10c、
10d、10e、10f、10g 電極パッド

Claims (8)

  1. フリップチップ接合により基板に実装される半導体集積回路チップであって、
    前記半導体集積回路チップの上部に、外部端子と電気的に接続される複数の電極パッドが配置され、
    前記複数の電極パッドのうち、少なくとも一部の電極パッドは、前記半導体集積回路チップの周縁部に沿わずに配置されている
    ことを特徴とする半導体集積回路チップ。
  2. 前記請求項1記載の半導体集積回路チップが基板に実装された半導体集積回路装置であって、
    前記基板には、
    その基板の表面に、前記半導体集積回路チップの複数の電極パッドと接続される複数の配線が形成されている
    ことを特徴とする半導体集積回路装置。
  3. 前記請求項2記載の半導体集積回路装置であって、
    前記基板には、
    前記各配線と接続されて、前記基板の内部又は裏面の配線層に繋がるホールが形成されている
    ことを特徴とする半導体集積回路装置。
  4. 前記請求項1記載の半導体集積回路チップ又は請求項2記載の半導体集積回路装置において、
    前記半導体集積回路チップの複数の電極パッドのうち、前記半導体集積回路チップのコーナー部以外の部位に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に沿って配置され、
    前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に沿わずに配置されている
    ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。
  5. 前記請求項4記載の半導体集積回路チップ又は半導体集積回路装置において、
    前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁部から内方に向けて並ぶように配置されている
    ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。
  6. 前記請求項4記載の半導体集積回路チップ又は半導体集積回路装置において、
    前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に対して所定角度斜めに配置されている
    ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。
  7. 前記請求項4記載の半導体集積回路チップ又は半導体集積回路装置において、
    前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記半導体集積回路チップのコーナー部を形成する周縁からこれに隣接する他の周縁の範囲内で湾曲して配置されている
    ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。
  8. 前記請求項1記載の半導体集積回路チップ又は請求項2記載の半導体集積回路装置において、
    前記半導体集積回路チップのコーナー部以外の部位に配置された複数の電極パッドは、前記半導体集積回路チップの周縁に対して所定角度斜めに配置され、
    前記半導体集積回路チップのコーナー部に配置された複数の電極パッドは、前記コーナー部以外の部位に配置された複数の電極パッドに連続し、且つ前記所定角度を保持して、前記半導体集積回路チップの周縁部に沿わずに配置されている
    ことを特徴とする半導体集積回路チップ又は半導体集積回路装置。
JP2003375647A 2003-11-05 2003-11-05 半導体集積回路チップ及び半導体集積回路装置 Pending JP2005142281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003375647A JP2005142281A (ja) 2003-11-05 2003-11-05 半導体集積回路チップ及び半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003375647A JP2005142281A (ja) 2003-11-05 2003-11-05 半導体集積回路チップ及び半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2005142281A true JP2005142281A (ja) 2005-06-02

Family

ID=34686959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003375647A Pending JP2005142281A (ja) 2003-11-05 2003-11-05 半導体集積回路チップ及び半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2005142281A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010100849A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 半導体集積回路装置
WO2010143326A1 (ja) * 2009-06-12 2010-12-16 パナソニック株式会社 半導体集積回路装置及びその設計方法
US8466497B2 (en) 2009-04-27 2013-06-18 Panasonic Corporation Semiconductor integrated circuit chip and layout method for the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010100849A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 半導体集積回路装置
US8461697B2 (en) 2009-03-03 2013-06-11 Panasonic Corporation Semiconductor integrated circuit device
JP5358672B2 (ja) * 2009-03-03 2013-12-04 パナソニック株式会社 半導体集積回路装置
US8466497B2 (en) 2009-04-27 2013-06-18 Panasonic Corporation Semiconductor integrated circuit chip and layout method for the same
US8598631B2 (en) 2009-04-27 2013-12-03 Panasonic Corporation Semiconductor integrated circuit chip and layout method for the same
WO2010143326A1 (ja) * 2009-06-12 2010-12-16 パナソニック株式会社 半導体集積回路装置及びその設計方法
JP2010287758A (ja) * 2009-06-12 2010-12-24 Panasonic Corp 半導体集積回路装置及びその設計方法
CN102341905A (zh) * 2009-06-12 2012-02-01 松下电器产业株式会社 半导体集成电路装置及其设计方法
US8456025B2 (en) 2009-06-12 2013-06-04 Panasonic Corporation Semiconductor chip having staggered arrangement of bonding pads

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
JP5342154B2 (ja) 半導体装置の製造方法
US9847299B2 (en) Semiconductor package and mounting structure thereof
US7565737B2 (en) Manufacturing method of package substrate
US20030141582A1 (en) Stack type flip-chip package
US7230332B2 (en) Chip package with embedded component
JP2001257307A (ja) 半導体装置
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
TWI474462B (zh) 半導體封裝件及其製法
JP2011155310A (ja) 半導体装置並びに配線基板及びその製造方法
JP2010109269A (ja) 半導体装置
US7705457B2 (en) Wafer level semiconductor package and method for manufacturing the same
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
US7479706B2 (en) Chip package structure
JPH11176940A (ja) 半導体集積回路装置およびそのレイアウト方法
JP2828057B2 (ja) チップサイズパッケージ
JP2005142281A (ja) 半導体集積回路チップ及び半導体集積回路装置
US20080164620A1 (en) Multi-chip package and method of fabricating the same
JP4890827B2 (ja) 半導体装置
US6714421B2 (en) Flip chip package substrate
US20050012226A1 (en) Chip package structure
JP2009111333A (ja) 半導体装置
JP2007221133A (ja) 集積回路パッケージ