JP5147448B2 - 半導体外観検査装置用画像処理装置及び半導体外観検査装置、並びに画像処理方法 - Google Patents
半導体外観検査装置用画像処理装置及び半導体外観検査装置、並びに画像処理方法 Download PDFInfo
- Publication number
- JP5147448B2 JP5147448B2 JP2008039925A JP2008039925A JP5147448B2 JP 5147448 B2 JP5147448 B2 JP 5147448B2 JP 2008039925 A JP2008039925 A JP 2008039925A JP 2008039925 A JP2008039925 A JP 2008039925A JP 5147448 B2 JP5147448 B2 JP 5147448B2
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- image
- processor element
- inspection
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Image Processing (AREA)
- Stored Programmes (AREA)
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
その一例として、特許文献1(USP 6,971,066明細書)が挙げられる。
近年では、プロセッサの処理性能向上により、複数のプロセッサエレメント(PE)を備え、並列処理させるマルチプロセッサ方式の画像処理装置が提案されている。マルチプロセッサ方式の画像処理装置では、画像を小さな単位に分割し、各プロセッサに分割処理させることで高速な画像処理を実現する。このようなプロセッサ方式のシステムでは、画像処理による位置合わせ、欠陥判定、欠陥の特徴抽出処理などをソフトウェアで実現している。
その一例として、特許文献2(特開平11-135054号公報)や特許文献3(特開平10-162130号公報)等が挙げられる。
<実施例1>
図1は、既に公開されているマルチプロセッサ方式による画像処理装置を示すブロック図である。102はセンサ、103はA/D変換回路、104は画像処理装置である。同図においてセンサ102は、検査画像を得るためのラインセンサで、検出した画像はA/D変換回路103によってデジタル画像に変換され、連続的な2次元画像として画像処理装置104に入力される。
図2は、マルチプロセッサユニット内部のプロセッサエレメント構成を示し、画像分配回路200に接続された4ヶのプロセッサエレメント201、202,203,204(205,206,207,208)から成る。各プロセッサエレメントの内部はCPU、メモリで構成する。CPUは、画像分配回路200から転送された画像をマルチプロセッサ内部のメモリに格納しながら、1チップ手前で事前に記憶しておいた隣接チップとの欠陥判定演算処理を行う。なお、メモリへの画像格納はDMA転送としても良い。メモリは、画像処理プログラム、検査パラメータの格納、演算用ワーク等に用いる他、画像記憶メモリとしても用い、少なくとも1PEが担当する1チップ領域内の画像全てを記憶できるだけのメモリサイズを持つ。検査パラメータ、入力画像サイズは、検査前に全体制御コンピュータから事前設定される。また、処理結果については全体制御コンピュータ209に通知する。
ステップ301における画像分配設定では、検査前に予め設定する検査条件パラメータ404から、チップ領域毎に画像データを分配するマルチプロセッサエレメント内のプロセッサエレメントの割り当て及び対応する画像処理プログラムをまとめた画像分配テーブル405を参照し、ステップ302での画像処理プログラムダウンロードに移行する。
これまで1つのプロセッサエレメントのメモリサイズは有限であるため、複数の画像処理プログラムでの欠陥判定機能を実行する場合、プロセッサエレメントのメモリサイズ制約内でしか実行を可能としなかった。本発明の実施例に従うことで、各プロセッサエレメントのメモリ空間に格納されている画像処理プログラムを、ダウンロードにて入れ替えることによって、ダウンロードされた画像処理プログラムで欠陥判定処理を行うことで、マルチプロセッサユニット内におけるプロセッサエレメント(PE)のハードウェアのメモリサイズ制約に関わらず、複数の画像処理プログラムでの欠陥判定機能を実現する手段を有することを特徴とする半導体外観検査装置用画像処理装置を提供することができる。
<実施例2>
本実施例では、実施例1での半導体外観検査装置用画像処理装置を利用し、図5に示す半導体ウェーハ500に配置されるチップ501で、メモリLSI502内の論理回路領域503とメモリセル領域504とその他の領域504で領域毎に異なる画像処理プログラムで欠陥判定処理する場合を例として挙げて説明する。
メモリLSI502内の領域503〜505は、予め検査前に図4に示した検査条件パラメータ404にそれぞれの領域を設定しておき、画像分配テーブル405を作成する。
例えば、画像分配設定テーブル405内のチップ領域a〜bには、論理回路503の領域とし、そして処理する画像処理プログラムに画像処理プログラムAを登録する。また、画像分配設定テーブル405内のチップ領域b〜cには、メモリセル領域504の領域とし、そして処理する画像処理プログラムに画像処理プログラムBを登録する。同様に、画像分配設定テーブル405内のチップ領域c〜dには、その他の領域504とし、そして処理する画像処理プログラムに画像処理プログラムCを登録する。このように画像分配設定テーブル405に各領域を設定することで、各領域に対するマルチプロセッサ内の各プロセッサエレメントへの画像分配及び画像処理プログラムの実行を行う。
また、半導体ウェーハ510に配置されるチップ511でマイコンLSI512内のレジスタ群領域513、メモリ部領域514、CPUコア部領域515、入出部領域516、その他の領域516とより細分化された領域に対しても、図4で示した検査条件パラメータ404に領域の設定を行い、画像分配設定テーブル405を用いることで、各マルチプロセッサ内におけるプロセッサエレメント(PE)のメモリ空間の画像領域に対して各領域の画像データを格納、画像処理プログラム領域に対して画像処理プログラムを格納することで、マルチプロセッサユニット内におけるプロセッサエレメント(PE)のハードウェアのメモリサイズ制約に関わらず、チップ内領域毎に画像処理プログラムを切替えることが可能となり、欠陥判定処理を実施することができる。
<実施例3>
実施例3では、図6及び図7を用いて説明する。実施例2では、チップ内を領域毎に切り分けした場合での検査方式を示した。図6では、半導体ウェーハ600上に配置されるチップ601とチップ602とチップ603の形状が同一である、またチップ604とチップ605とチップ606の形状が同一であるような検査において、チップ601〜603を一組、チップ604〜606を一組としたチップ組み合わせ毎に異なる画像処理プログラムで欠陥判定処理する場合を例として挙げて説明する。
図7は、マルチプロセッサ内の各プロセッサエレメント内での欠陥判定処理方法を示す。図7は、3チップ分の検査例を表したもので、チップ1 700、チップ2 701、チップ3 702の順で検査を行う。また各プロセッサエレメント201〜204の画像領域のメモリ空間を703〜706に示す。また、各プロセッサエレメント201〜204の画像処理プログラム領域のメモリ空間を707〜710に示す。各チップ内は画像ブロック0〜11の12ブロックに分割され、図6のチップ601、チップ602、チップ603を図7のチップ1 700、チップ2 701、チップ3 702と見立てると、図6のa〜b、c〜dに対応する図7のブロック0,1,2をプロセッサエレメント201に、図6のb〜cに対応する図7のブロック3,4,5をプロセッサエレメント202に、図6のc〜dに対応する図7のブロック6,7,8をプロセッサエレメント203に、図6のd〜eに対応する図7のブロック9,10,11をプロセッサエレメント204に、とのように順番に分配してゆくことにより、各プロセッサエレメントのメモリ空間703〜706には、図7のようにチップ内の同一ロケーション画像が格納される。
また対応して全体制御コンピュータから画像分配回路に通知された欠陥判定機能プログラムを今回チップの形状同一であるためプロセッサエレメント201の画像処理プログラム領域707に画像処理プログラムAを、プロセッサエレメント202の画像処理プログラム領域708に画像処理プログラムAを、プロセッサエレメント203の画像処理プログラム領域709に画像処理プログラムAを、プロセッサエレメント204の画像処理プグラム領域710に画像処理プログラムAを、とのように格納する。各プロセッサでは、この分配画像及び各画像処理プログラムを用いて隣接チップの同一ブロック同士を比較することで欠陥判定処理を行い、欠陥を検出する。また同様に、図6のチップ604、チップ605、チップ606では、図2で示したマルチプロセッサユニット内のプロセッサエレメント205〜208に画像データ及び画像処理プログラムを格納し、検査を行う。
以上の処理を行うことで、チップ組毎に検査機能プログラムをマルチプロセッサ内のプロセッサエレメントにおけるメモリ空間の画像処理プログラム領域に対して画像処理プログラムを格納することで、マルチプロセッサユニット内におけるプロセッサエレメント(PE)のハードウェアのメモリサイズ制約に関わらず、同一チップ組毎に各プロセッサエレメント内の画像処理プログラムを切替えることが可能であり、同一チップ組毎に異なる画像処理プログラムによる欠陥判定処理を実施することができる。
<実施例4>
実施例4に関して説明する。これまで実施例2でチップ領域内、実施例3でチップ単位でのマルチプロセッサ内のプロセッサエレメント(PE)のメモリ空間に格納されている画像処理プログラムの切替えについて実施例を挙げて説明した。今回、図2及び図4で示した複数のマルチプロセッサ内の全プロセッサエレメント(PE)のメモリ空間に格納されている画像処理プログラムを実施例1で説明した図3のダウンロードの機構を利用して総入れ替えを実施することによって、検査毎に欠陥判定機能を切替えることが可能となり、これまで検査毎に複数台の半導体外観検査装置用画像処理装置を使い分けているところを一台の半導体外観検査装置用画像処理装置で検査を実施することができる。
Claims (12)
- 半導体ウェーハ上の被検査領域内の画像を検出し、前記検出により得られた検出画像の共通パターン同士を比較判定し前記半導体ウェーハの外観検査を行う半導体外観検査装置用画像処理装置であって、
前記検出画像を所定の画像範囲に切り出しを行う画像切り出し手段と、
前記切り出された画像を入力し画像処理を行う画像処理手段とを備え、
前記画像処理手段は、
複数のプロセッサエレメントと、前記切り出された画像をブロック単位に分割し、前記分割したブロック単位の画像のそれぞれを前記プロセッサエレメントごとに分配する画像分配手段と、を具備してなるマルチプロセッサユニットと、
少なくとも前記マルチプロセッサユニットと前記画像分配手段とを制御し、前記マルチプロセッサユニットで処理した画像処理結果を集計する全体制御手段とを有し、
前記全体制御手段は、前記プロセッサエレメントのそれぞれで行われる画像処理に要する画像処理プログラムを複数有し、
前記分割したブロック単位の画像処理の実行に際して、前記複数の画像処理プログラムの中から前記プロセッサエレメントで行われる画像処理に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリにすでに格納されている画像処理プログラムと入れ替えて、前記半導体ウェーハの外観検査を行う場合において、
前記半導体ウェーハ上のチップ内に設けられた異なる機能を有する回路領域のそれぞれに、異なる画像処理プログラムを用いて前記半導体ウェーハ上の欠陥判定検査を行う場合、
前記複数の画像処理プログラムの中から、前記回路領域に対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納し、
前記プロセッサエレメント内のCPUをリセットした後に、前記欠陥判定検査を実行することを特徴とする半導体外観検査装置用画像処理装置。 - 前記CPUのリセットを行った後に、ダウンロードされた画像処理プログラムを前記プロセッサエレメントのメモリの先頭アドレスから実行することを特徴とする請求項1に記載の半導体外観検査装置用画像処理装置。
- 半導体ウェーハ上に、一つの形状を有する一群のチップと、他の一の形状を有する一群のチップが少なくとも設けられ、前記各一群のチップに対して異なる画像処理プログラムを用いて欠陥判定検査を行う場合、
前記複数の画像処理プログラムの中から、前記各一群のチップに対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納することを特徴とする請求項1に記載の半導体外観検査装置用画像処理装置。 - 前記半導体ウェーハの外観検査毎に、前記プロセッサエレメント内のメモリに格納されている画像処理プログラムを切替えることで、前記検査のそれぞれに対応する欠陥判定処理を実行することを特徴とする請求項1に記載の半導体外観検査装置用画像処理装置。
- 半導体ウェーハ上の被検査領域内の画像を検出し、前記検出により得られた検出画像の共通パターン同士を比較判定し前記半導体ウェーハの外観検査を行う半導体外観検査装置であって、
前記画像を検出する検出装置と、
前記検出画像を格納する記憶手段と前記検出画像を所定の画像範囲に切り出しを行う画像切り出し手段とを有するメモリ装置と、
前記切り出された画像を入力し画像処理を行う画像処理装置とを備え、
前記画像処理装置は、
複数のプロセッサエレメントと、前記切り出された画像をブロック単位に分割し、前記分割したブロック単位の画像のそれぞれを前記プロセッサエレメントごとに分配する画像分配手段と、を具備してなるマルチプロセッサユニットと、
少なくとも前記マルチプロセッサユニットと前記画像分配手段とを制御し、前記マルチプロセッサユニットで処理した画像処理結果を集計する全体制御装置とを有し、
前記全体制御装置は、前記プロセッサエレメントのそれぞれで行われる画像処理に要する画像処理プログラムを複数有し、
前記画像処理装置において、前記分割したブロック単位の画像処理の実行に際して、前記複数の画像処理プログラムの中から前記プロセッサエレメントで行われる画像処理に応じた画像処理プログラムを取り出して、前記プロセッサエレメントにすでに格納されている画像処理プログラムを入れ替えて、前記半導体ウェーハの外観検査を行う場合において、
前記半導体ウェーハ上のチップ内に設けられた異なる機能を有する回路領域のそれぞれに、異なる画像処理プログラムを用いて前記半導体ウェーハ上の欠陥判定検査を行う場合、
前記複数の画像処理プログラムの中から、前記回路領域に対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納し、
前記プロセッサエレメント内のCPUをリセットした後に、前記欠陥判定検査を実行することを特徴とする半導体外観検査装置。 - 前記CPUのリセットを行った後に、ダウンロードされた画像処理プログラムを前記プロセッサエレメントのメモリの先頭アドレスから実行することを特徴とする請求項5に記載の半導体外観検査装置。
- 半導体ウェーハ上に、一つの形状を有する一群のチップと、他の一の形状を有する一群のチップが少なくとも設けられ、前記各一群のチップに対して異なる画像処理プログラムを用いて欠陥判定検査を行う場合、
前記複数の画像処理プログラムの中から、前記各一群のチップに対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納することを特徴とする請求項5に記載の半導体外観検査装置。 - 前記半導体ウェーハの外観検査毎に、前記プロセッサエレメント内のメモリに格納されている画像処理プログラムを切替えることで、前記検査のそれぞれに対応する欠陥判定処理を実行することを特徴とする請求項5に記載の半導体外観検査装置。
- 半導体ウェーハ上の被検査領域内の画像を検出し、前記検出により得られた検出画像の共通パターン同士を比較判定し前記半導体ウェーハの外観検査を行う半導体外観検査装置用画像処理装置における画像処理方法であって、
前記画像を検出する検出装置と、
前記検出画像を所定の画像範囲に切り出しを行う画像切り出し、前記切り出された画像を入力し画像処理を行う画像処理装置とを備え、
前記画像処理装置は、複数のプロセッサエレメントと、前記切り出された画像をブロック単位に分割し、前記分割したブロック単位の画像のそれぞれを前記プロセッサエレメントごとに分配する画像分配手段と、を具備してなるマルチプロセッサユニットと、
少なくとも前記マルチプロセッサユニットと前記画像分配手段とを制御し、前記マルチプロセッサユニットで処理した画像処理結果を集計する全体制御装置とを有し、
前記全体制御装置は、前記プロセッサエレメントのそれぞれで行われる画像処理に要する画像処理プログラムを複数有すると共に、前記ブロック単位の画像と、前記ブロック画像を割り当てるプロセッサエレメントと、前記プロセッサエレメントに格納する画像処理プログラムのそれぞれの対応をまとめた画像分配テーブルを有し、
前記全体制御装置より、前記画像処理装置が前記プロセッサエレメントに対応する画像処理プログラムのダウンロード命令を受け取るステップと、
検査前に予め設定された検査条件パラメータに基づいて、前記ブロック画像を前記プロセッサエレメントへ分配し格納するステップと、
前記画像分配テーブルに基づいて、前記プロセッサエレメントに対応する画像処理プログラムおよびプログラム初期値ファイルを前記プロセッサエレメントへダウンロードするステップと、
前記プロセッサエレメント内のCPUをリセットするステップと、
前記ダウンロードされた画像処理プログラムに従い、前記半導体ウェーハ上の欠陥判定処理を実行するステップと、
前記各プロセッサエレメントから欠陥判定処理の結果を前記全体制御装置内のメモリに格納するステップとを有し、
前記半導体ウェーハ上のチップ内に設けられた異なる機能を有する回路領域のそれぞれに、異なる画像処理プログラムを用いて前記半導体ウェーハ上の欠陥判定検査を行う場合、
前記複数の画像処理プログラムの中から、前記回路領域に対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納し、
前記プロセッサエレメント内の前記CPUをリセットした後に、前記欠陥判定検査を実行することを特徴とする画像処理方法。 - 前記CPUのリセットを行った後に、ダウンロードされた画像処理プログラムを前記プロセッサエレメントのメモリの先頭アドレスから実行することを特徴とする請求項9に記載の画像処理方法。
- 半導体ウェーハ上に、一つの形状を有する一群のチップと、他の一の形状を有する一群のチップが少なくとも設けられ、前記各一群のチップに対して異なる画像処理プログラムを用いて欠陥判定検査を行う場合、
前記複数の画像処理プログラムの中から、前記各一群のチップに対する欠陥判定機能に応じた画像処理プログラムを取り出して、前記プロセッサエレメントのメモリに格納することを特徴とする請求項9に記載の画像処理方法。 - 前記半導体ウェーハの外観検査毎に、前記プロセッサエレメント内のメモリに格納されている画像処理プログラムを切替えることで、前記検査のそれぞれに対応する欠陥判定処理を実行することを特徴とする請求項9に記載の画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039925A JP5147448B2 (ja) | 2008-02-21 | 2008-02-21 | 半導体外観検査装置用画像処理装置及び半導体外観検査装置、並びに画像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039925A JP5147448B2 (ja) | 2008-02-21 | 2008-02-21 | 半導体外観検査装置用画像処理装置及び半導体外観検査装置、並びに画像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009198297A JP2009198297A (ja) | 2009-09-03 |
JP5147448B2 true JP5147448B2 (ja) | 2013-02-20 |
Family
ID=41141955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008039925A Active JP5147448B2 (ja) | 2008-02-21 | 2008-02-21 | 半導体外観検査装置用画像処理装置及び半導体外観検査装置、並びに画像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5147448B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5175825B2 (ja) * | 2009-11-06 | 2013-04-03 | 株式会社日立ハイテクノロジーズ | 画像データ配信方法及び検査装置 |
US20130050469A1 (en) * | 2011-08-29 | 2013-02-28 | Hitachi High-Technologies Corporation | Defect Inspection Apparatus |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3923574B2 (ja) * | 1996-12-02 | 2007-06-06 | 株式会社日立製作所 | 並列データ処理機能を備えた検査装置及び検査方法 |
JPH10198798A (ja) * | 1997-01-10 | 1998-07-31 | Hitachi Ltd | 並列処理方法及びその装置 |
JPH1153526A (ja) * | 1997-08-08 | 1999-02-26 | Fujitsu Ltd | 画像処理装置 |
US6971066B2 (en) * | 1997-08-18 | 2005-11-29 | National Instruments Corporation | System and method for deploying a graphical program on an image acquisition device |
JP4073088B2 (ja) * | 1998-08-20 | 2008-04-09 | 株式会社ルネサステクノロジ | 半導体基板の製造方法 |
JP4009409B2 (ja) * | 1999-10-29 | 2007-11-14 | 株式会社日立製作所 | パターン欠陥検査方法及びその装置 |
JP2004150893A (ja) * | 2002-10-29 | 2004-05-27 | Hitachi High-Technologies Corp | 欠陥検査装置 |
JP4038442B2 (ja) * | 2003-02-28 | 2008-01-23 | 株式会社日立ハイテクノロジーズ | 外観検査用画像処理装置 |
JP2005134976A (ja) * | 2003-10-28 | 2005-05-26 | Hitachi High-Technologies Corp | 外観検査装置用画像処理装置 |
JP4773058B2 (ja) * | 2004-03-16 | 2011-09-14 | 株式会社日立ハイテクノロジーズ | 画像データ転送方法、画像処理装置およびウェハ外観検査装置 |
JP4564768B2 (ja) * | 2004-03-23 | 2010-10-20 | 株式会社日立ハイテクノロジーズ | パターン検査方法及びその装置 |
JP4390732B2 (ja) * | 2005-03-10 | 2009-12-24 | 株式会社日立ハイテクノロジーズ | 半導体ウエハの外観検査装置 |
JP4266217B2 (ja) * | 2005-09-06 | 2009-05-20 | アドバンスド・マスク・インスペクション・テクノロジー株式会社 | パターン検査装置、パターン検査方法及びプログラム |
-
2008
- 2008-02-21 JP JP2008039925A patent/JP5147448B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009198297A (ja) | 2009-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4038442B2 (ja) | 外観検査用画像処理装置 | |
KR100380909B1 (ko) | 외형 검사 장치 및 외형 검사 방법 | |
JP2006227762A (ja) | 半導体集積回路の設計方法、および半導体集積回路の設計装置 | |
JP4564768B2 (ja) | パターン検査方法及びその装置 | |
CN1649129A (zh) | 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法 | |
KR20210070369A (ko) | 3d 이미지 처리 중의 데이터 읽기/쓰기 방법 및 시스템, 저장 매체 및 단말 | |
JPH10116911A (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
JP5147448B2 (ja) | 半導体外観検査装置用画像処理装置及び半導体外観検査装置、並びに画像処理方法 | |
CN115185851A (zh) | 测试单元版图的排序方法及装置、计算机存储介质、电子设备 | |
US8086985B2 (en) | Automatic alignment of macro cells | |
JP2013064732A (ja) | 欠陥検査装置、及び画像処理装置 | |
JP2005134976A (ja) | 外観検査装置用画像処理装置 | |
TW201834098A (zh) | 用於晶圓檢查臨界區域之產生之方法及系統 | |
TW202042111A (zh) | 瑕疵檢測方法、電子裝置及電腦可讀存儲介質 | |
JP2008033702A (ja) | 演算処理システム、画像処理システム、制御プログラム | |
US20200004715A1 (en) | Information processing apparatus, control method of information processing, and non-transitory computer-readable storage medium for storing program | |
JP3556767B2 (ja) | 半導体集積回路装置の設計装置 | |
CN111950228A (zh) | 布线方法、装置、设备及存储介质 | |
US12008300B2 (en) | Machine learning-based unravel engine for integrated circuit packaging design | |
US20020026625A1 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
CN110442471B (zh) | 一种检测网络系统中内存信息的方法、设备和介质 | |
US20230230226A1 (en) | System and method for detecting defects | |
US20230386015A1 (en) | Layout-based wafer defect identification and classification | |
JP2005310825A (ja) | クリアランス検査装置および方法 | |
WO2024049470A1 (en) | Facilitating computational resource utilization in physical layout verification and drc with tile sizing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5147448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |