JP2004150893A

JP2004150893A - 欠陥検査装置

Info

Publication number: JP2004150893A
Application number: JP2002314820A
Authority: JP
Inventors: Masaru Fujii; 大藤井; Kazuya Hayashi; 和也林; Yoshiyuki Momiyama; 善幸籾山; Shigeya Tanaka; 成弥田中; Michio Nakano; 道夫中野
Original assignee: Hitachi High Technologies Corp; Hitachi High Tech Corp
Current assignee: Hitachi High Tech Corp
Priority date: 2002-10-29
Filing date: 2002-10-29
Publication date: 2004-05-27

Abstract

【課題】隣接するチップの先頭座標の間隔が確保されていない場合でも確実にチップ終端区間の欠陥検査が得られるようにした欠陥検査装置を提供することにある。
【解決手段】半導体ウエハ上のチップの繰返しパターンを走査して画像信号を取り込む撮像部１０１とＡ／Ｄ変換部１０２、参照画像を生成する参照画像生成部１０３、検出画像と参照画像を用いて画像処理を行う複数の処理要素を含む欠陥検出部１０４、レシピデータ記憶部１０５、タイミング制御部１０６、起動制御部１０７、それに検出結果出力部１０８を備えたパイプライン処理方式の欠陥検査装置において、画像データ信号２０１をバッファリングし、隣接するチップの先頭座標のデータ間隔を空けるように当該バッファの読出しを行う画像間隔調整部１０９と、座標データ取得部１１０を設け、パイプライン処理を行う各処理要素の画像処理時間として、パイプライン処理の割当時間分が保証されるようにしたもの。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、適当なピッチで配列された被検査物を検査する装置に係り、特にウエハ上に集積された半導体素子の繰り返しパターンを検査するのに好適な欠陥検査装置に関する。
【０００２】
【従来の技術】
従来、ＶＬＳＩメモリ、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）のように、とりわけ集積度が高く、微細な繰り返しパターンを有する素子を対象として、それらのパターン中に存在する欠陥を検出する場合、隣接する２チップのパターンを比較する方式の欠陥検査装置が従来から広く用いられている（特許文献１〜特許文献５参照。）。
【０００３】
ここで、これら従来の方式では、例えばラインセンサなどの一次元撮像素子を用い、被検査パターンを等速で移動させつつ、被検査パターンの画像を順次、検出画像として検出し、検出画像の信号から一定の時間遅らせた画像を参照画像とし、それらの信号を比較し、不一致を欠陥として認識している。
【０００４】
このときのラインセンサとしては、一次元のＣＣＤラインセンサや、時間遅延積分型（ＴｉｍｅＤｅｌａｙＩｎｔｅｇｒａｔｉｏｎ）ＣＣＤイメージセンサ（ＴＤＩセンサ）が使用され、比較的高い倍率の対物レンズにより対象パターンの像を検出している。
【０００５】
そこで、次に、このようにした従来の欠陥検査装置の一例について、図７により説明する。ここで、まず、この従来の装置は、図示の通り、ラインセンサ１０１とＡ／Ｄ変換部１０２、参照画像生成部１０３、欠陥検出部１０４、レシピデータ記憶部１０５、タイミング制御部１０６、起動制御部１０７、それに検出結果出力部１０８で構成されている。
【０００６】
そして、まず、ラインセンサ１０１は、半導体ウエハ上のチップの繰返しパターンを走査して画像信号を取り込む撮像部として動作し、次にＡ／Ｄ変換部１０２は、画像信号を多値のディジタル信号に変換する働きをする。
【０００７】
また、参照画像生成部１０３は、Ａ／Ｄ変換部１０２から連続的に出力されてくる多値のディジタル信号、すなわち検出画像を所定時間遅らせることにより、次々と参照画像を生成する働きをし、更に欠陥検出部１０４は、複数の処理要素を備え、検出画像と参照画像を用いた位置ずれ検出と欠陥判定、それに欠陥解析などの画像処理を行う。
【０００８】
次に、レシピデータ記憶部１０５は、チップの先頭座標と終端座標及び欠陥検査開始座標と欠陥検査終了座標などを予め記憶しておく働きをし、タイミング制御部１０６は、各回路に常時必要なタイミング信号を供給する働きをする。
【０００９】
更に起動制御部１０７は、欠陥検査開始と欠陥検査終了のタイミングをタイミング制御部１０６に知らせる働きをし、検出結果出力部１０８は、欠陥検出部１０４による画像処理結果を出力する働きをする。
【００１０】
ここで、図８は、検査対象となる半導体ウエハ上の繰り返しパターンの一部を拡大したものであるが、このとき、この従来技術では、ラインセンサ１０１から出力される膨大な画像データをリアルタイムで処理するため、半導体ウエハ上の検査面を複数の領域（エリア）に分割し、領域単位で並列に処理を実行するようになっている。
【００１１】
そこで、図示のように、ラインセンサ１０１の長手方向（ｙ方向）を、チャネル１（ＣＨ１）〜チャネルＮ（ＣＨＮ）としてチャネル分割し、各チャネルに入力されるｘ方向の画像を、各チャネルで同時に処理するようになっている。
【００１２】
そして、ここでは、１チャネル内のｘ方向の画像に対して複数の処理要素を用い、各処理要素による処理を時間的にオーバーラップさせて並列に処理する、いわゆるパイプライン処理を適用し、これにより、トータルの画像処理時間がパイプライン段数分の１、つまり処理要素数分の１に短縮されるようにしている。
【００１３】
このときの処理要素の数をｍとすると、これは、この装置に要求されている仕様で決る。つまり、１チャンネルの半導体ウエハにあるパターン記録領域の画像処理速度をＡとして、当該領域に対する実際の画像処理速度がＢなら、Ａ／Ｂが処理要素の数ｍ（＝Ａ／Ｂ）となる。
【００１４】
この場合、当該領域を処理要素数で除した値が、１処理要素の処理に割当てられる面積となり、これが図７では処理単位エリアとして示されているが、このとき、前記実際の画像処理速度を処理要素の数で除した値が、各処理要素に対して割当てられる画像処理時間となる。
【００１５】
そこで、この各処理要素に対して割当てられる画像処理時間のことを、以下、処理要素割当時間と呼び、上記処理単位エリアのｘ方向の幅（長さ）、すなわち各処理要素に処理が割当てられた区間の幅のことは、以下、処理割当幅と呼ぶことにする。
【００１６】
ここで、この図８は、処理要素数が３のとき、各処理要素に処理が割当てられる画像区間を示したものであり、従って、ｍ＝０、１、２、３とすると、まず処理要素１は、画像区間Ｌ（１＋３ｍ）を夫々処理し、次に処理要素２は、画像区間Ｌ（２＋３ｍ）を、そして処理要素３は画像区間Ｌ（３＋３ｍ）を、夫々処理することになる。
【００１７】
このとき、符号Ｌは各画像区間自体だけではなく、その幅も表わしており、従って、Ｌｎ（ｎ：１〜１２）が各々前述の処理割当幅となる。
【００１８】
次に、各処理要素による処理の割当てに対するパイプラインスケジュールについて、図９により説明すると、ここで、まず、Ｐｎ（ｎ：１〜１２）は、画像区間Ｌｎにおける参照画像データと、画像区間Ｌｎ＋３の検出画像データを用いた画像処理時間のことである。
【００１９】
次に、Ｔｎ（ｎ：１〜１２）は、画像区間Ｌｎにおける参照画像データと画像区間Ｌｎ＋３の検出画像データの転送時間であるが、この時間幅Ｔｎの長さは、パイプライン処理をストール無しで連続して実行させるため、前述の処理要素割当時間を処理要素数で除した時間以下になるようにする必要がある。
【００２０】
そして、まず９０１は処理要素１の画像転送タイミングで、９０２は処理要素１の画像処理タイミングであり、以下、９０３は処理要素２の画像転送タイミング、９０４は処理要素２の画像処理タイミング、９０５は処理要素３の画像転送タイミング、９０６は処理要素３の画像処理タイミングである。一方、９０７は半導体ウエハ上のチップパターンの画像データを表わす。
【００２１】
ここで、いま、ラインセンサ１０１から出力される画像がチップ１の先頭座標に達したとする。そうすると、ここで、まず画像区間Ｌ１〜Ｌ３に含まれるチップ１の先頭座標から終端座標までの画像データを参照画像生成部１０３のメモリに記憶する。なお、当該メモリは、データの読出しと書込みが同時に実行可能なデュアルポートメモリで構成してある。
【００２２】
次いで、ラインセンサ１０１から出力される画像データが、チップ２の先頭座標に達したとすると、今度は参照画像生成部１０３から画像区間Ｌ１の参照画像データを読出し、画像区間Ｌ４の検出画像と共に欠陥検出部１０４に含まれる処理要素１に転送し（９００１）、当該画像データを用いて画像処理を行う（９００２）。このとき、参照画像生成部１０３では、画像区間Ｌ１の参照画像データを読出すと同時に、画像区間Ｌ４の画像データを記憶する。
【００２３】
続いて、参照画像生成部１０３から画像区間Ｌ２の参照画像データを読出し、画像区間Ｌ５の検出画像データと共に欠陥検出部１０４に含まれる処理要素２に転送し（９００３）、当該画像データを用いて画像処理を行う（９００４）。このときも、参照画像生成部１０３では、画像区間Ｌ２の参照画像データを読出すと同時に、画像区間Ｌ５の画像データを記憶する。
【００２４】
更に続いて、参照画像生成部１０３から画像区間Ｌ３の終端座標までの参照画像データを読出し、画像区間Ｌ６の終端座標までの検出画像データと共に欠陥検出部１０４に含まれる処理要素３に転送し（９００５）、当該画像データを用いて画像処理を行う（９００６）。
【００２５】
このときも、参照画像生成部１０３では、画像区間Ｌ３の終端座標までの参照画像データを読出すと同時に、画像区間Ｌ６の終端座標までの画像データを記憶する。ここで、処理要素３の画像転送時間と画像処理時間は、処理対象の画像区間が終端座標までとなるため、図では、他の処理要素１、２の場合よりも短く示されている。
【００２６】
この後、ラインセンサ１０１から出力される画像データが、チップ３以降の先頭座標に達してからの動作は、チップ２の先頭座標に達したときの動作（９００１〜９００６）と同様である。
【００２７】
【特許文献１】
特開平５−２６４４６４号公報
【００２８】
【特許文献２】
特開平５−２６４４６５号公報
【００２９】
【特許文献３】
特開平５−２６４４６６号公報
【００３０】
【特許文献４】
特開平５−２６４４６７号公報
【００３１】
【特許文献５】
特開平８−１２８９７６号公報、
【００３２】
【発明が解決しようとする課題】
従来技術による欠陥検査装置では、前述のとおり、前段の画像転送及び画像処理の実行有無に関らず、チップの先頭座標に達したら、当該チップの画像転送及び画像処理を開始している。
【００３３】
この結果、チップの先頭座標に達してから即座に当該チップの画像転送を行う場合に、パイプライン処理を担当した処理要素が正常に処理を実行できるようにするためには、各チップの先頭座標の時間間隔が、前述の処理要素割当時間以上あることが要件となる。
【００３４】
しかしながら、実際の半導体ウエハ上では、チップのパターンは、前記処理要素割当時間以上の時間間隔を空けて配置されているとは必ずしも限らない。そのため、当該間隔が確保されていない箇所では、前の処理が済まないうちに後の処理が開始（衝突）されてしまい、結果として処理が正常に実行されず、検査結果が虚報となっていた。
【００３５】
例えば、図９では、チップ２とチップ３の先頭座標間で、前記処理要素割当時間の時間間隔以上が画像処理時間として確保されていない。このため、チップ２の終端区間Ｌ６とチップ３の先頭区間Ｌ７の間で画像処理に衝突が生じ、終端区間Ｌ６の画像処理が正常に実行されなくなって、虚報の原因になっている。
【００３６】
そこで、このような終端区間での虚報問題については、従来から終端区間を未検査領域にしたり、欠陥の検出感度を下げ、虚報を無視するようにしているだけで本質的な対処がされておらず、この結果、従来の欠陥検査装置では、チップ終端区間の欠陥検出が得られないという問題があった。
【００３７】
本発明の目的は、隣接するチップの先頭座標の間隔が確保されていない場合でも確実にチップ終端区間の欠陥検査が得られるようにした欠陥検査装置を提供することにある。
【００３８】
【課題を解決するための手段】
上記目的は、繰返しパターンを有するチップから前記パターンの画像信号を順次取込み、上記パターンの１繰返し分遅らせて生成した参照画像と逐次比較して欠陥を検出するパイプライン処理方式の欠陥検査装置において、前記画像信号をディジタルデータに変換して記憶し、隣接するチップの先頭座標のデータ間隔を空けるように記憶したデータの読出しを行う間隔調整手段を設け、前記パイプライン処理に現れる衝突を回避させるようにして達成される。
【００３９】
このとき、前記間隔調整手段から出力される前記検出画像のチップ先頭座標のデータ間隔が、装置の性能仕様で決まる画像処理時間を前記パイプライン処理に使用される処理要素の数で除した時間で与えられているようにしても良い。
【００４０】
また、同じくこのとき、前記チップの終端から前記データが読出されるまでの期間には、データと無関係な一定値の信号が出力されるようにしてもよく、前記参照画像が、検査開始から２チップ分の時間が経過してから出力されるようにしても良い。
【００４１】
【発明の実施の形態】
以下、本発明による欠陥検査装置について、図示の実施の形態により、詳細に説明する。
【００４２】
ここで、図１が、本発明の一実施形態にかかる欠陥検査装置のブロック構成図で、図示のように、ラインセンサ１０１とＡ／Ｄ変換部１０２、参照画像生成部１０３、欠陥検出部１０４、レシピデータ記憶部１０５、タイミング制御部１０６、起動制御部１０７、それに検出結果出力部１０８を備えている点は、図７で説明した従来技術の場合と同じである。
【００４３】
しかして、この実施形態では、更に画像間隔調整部１０９と座標データ取得部１１０が追加されている。
【００４４】
そして、ここでも、まずラインセンサ１０１から出力されるアナログの画像信号はＡ／Ｄ変換部１０２によりディジタル信号に変換される。
【００４５】
このとき、レシピデータ記憶部１０５は、各種座標データなどからなるレシピデータを保持する記憶装置で、このときのレシピデータには、更に複数の検査開始座標及び検査終了座標と、これらの座標間に含まれる各チップの先頭座標及び終端座標が含まれている。
【００４６】
起動制御部１０７は、まず座標データ取得部４０９により検査開始座標と検査終了座標データが更新されたとき、当該座標データを読出して保持し、次に半導体ウエハを載せた移動台の位置が検査開始座標に一致したとき“１”になり、検査終了座標に一致したときは“０”になる検査起動信号を各回路に出力し、更に移動台の移動位置が原点座標のｘ座標に一致したときはパルス状の原点信号を各回路に出力する。
【００４７】
ここで、前記の検査起動信号は、各回路において、検査イネーブル信号として使用される。
【００４８】
タイミング制御部１０６は、前記原点信号のアサートで、Ａ／Ｄ変換部１０２の出力信号のライン周期と同期したパルス状のラインスタート信号を生成し、各回路に出力する。ここで、このラインスタート信号の１周期は、１画素分の周期に等しく、１画素を以って１座標を表わしている。
【００４９】
座標データ取得部１１０は、前記原点信号のアサートで、検査開始座標及び検査終了座標の１セットと、これらの座標間に含まれる各チップの先頭と終端のｘ座標を、レシピデータ記憶部１０５から読出して保持する。
【００５０】
このときの検査開始座標、検査終了座標、及びチップの先端、終端座標は、検査イネーブル信号がネゲートされると更新される。
【００５１】
ラインセンサ１０１から出力されたアナログ信号は、Ａ／Ｄ変換部４０２でディジタル信号に連続的に処理され、画像間隔調整部１０９に入力されるが、このとき、画像間隔調整部１０９では、最初のチップの画像データが入力されると、当該入力データを画像間隔調整部１０９内に設けられているデュアルポートメモリに書込みを開始する。
【００５２】
このとき、最初の１チップ分の書込みが行われてから書込んだデータの読出しを開始し、読出しの間、次の入力データの書込みを、読出しとは別のバンクで行い、以降は１チップ毎にバンクを切換えながら連続して書込みと読出しを行なってゆく。
【００５３】
ここで、画像間隔調整部１０９から読み出される各チップのデータ量は、前記処理割当幅の単位になっており、チップの終端座標が含まれる前記処理割当幅の区間では、チップ終端座標以降、例えばデータ“０”など、本来の画像データとは無関係な一定値のデータが出力される。そして、この画像間隔調整部１０９の出力は、検出画像データとして参照画像生成部１０３と欠陥検出部１０４に出力される。
【００５４】
そこで、この参照画像生成部１０３は、最初の検出画像データの入力により内部にあるデュアルポートメモリに書込みを開始する。そして、最初の１チップ分の書込みが行われてから書込んだデータの読出しを開始し、読出しの間、次の入力データの書込みは、読出しのときとは別のバンクで行い、以降は、１チップ毎にバンクを切換えながら連続して書込みと読出しを行う。
【００５５】
そして、この参照画像生成部１０３の出力が参照画像データとして欠陥検出部１０４に出力される。
【００５６】
これにより欠陥検出部１０４は、画像間隔調整部１０９から供給された検出画像データと参照画像生成部１０３から供給された参照画像データが、前記処理割当幅毎に揃ったとき、順次、これらのデータを各処理要素に分配し、各処理要素で、位置ずれ検出、欠陥判定、欠陥解析などの画像処理を行う。そして、各処理要素は、前記処理割当幅の画像データに対する処理の終了毎に、演算結果を検出結果出力部１０８に転送する。
【００５７】
次に、画像間隔調整部１０９の詳細について、図２により説明する。ここで、まず、２０１がＡ／Ｄ変換部１０２から供給されるディジタルの画像データ信号で、次に、２０２が間隔調整用デュアルポートメモリで、図示のようにバンク１とバンク２を備え、画像データ２０１を保持する働きをする。
【００５８】
また、２０３はセレクタで、間隔調整用デュアルポートメモリ２０２の２個のバンクの出力データと画像間隔調整用データの“０”の何れかを選択する働きをするが、ここで２０６が当該セレクタの選択信号である。
【００５９】
そして、間隔調整用メモリコントローラ２０４が間隔調整用デュアルポートメモリ２０２のアクセスをコントロールし、セレクタ２０３の選択信号２０６を制御する。ここで２０５が検出画像データ信号で、この画像間隔調整部１０９から出力されることになる。
【００６０】
次に、この間隔調整用メモリコントローラ２０４による動作について、まず書込み動作から説明する。
【００６１】
ａ１
原点信号がアサートされた時点で座標データ取得部１１０の最初のチップに関する先頭座標と終端座標を読出して保持し、ラインスタート信号のカウントを開始する。
【００６２】
ａ２
検査イネーブル信号がアサートの状態で、ラインスタート信号のカウンタ値がチップの先頭座標と一致したら、間隔調整用デュアルポートメモリ２０２の一方のバンクに対して、入力画像データ２０１の書込みを開始し、ラインスタート信号のカウンタ値が終端座標と一致するまで、書込みアドレスをラインスタート信号に同期して更新しながら書込んで行く。
【００６３】
ａ３
このときの間隔調整用デュアルポートメモリ２０２に対する入力画像データ２０１の書込みは、チップの先端座標から終端座標の間で行われ、この間以外は、書込みアドレスのカウンタは更新されず、書込みも行わない。
【００６４】
ａ４
次のチップに関する先頭座標と終端座標を座標データ取得部１１０から読出しで保持し、間隔調整用デュアルポートメモリ２０２のバンクを切換え、これにより上記したａ２〜ａ４の動作を繰り返す。
【００６５】
ａ５
そして、検査イネーブル信号がネゲートしたら、書込みアドレスをリセットするのである。
【００６６】
次に、この間隔調整用メモリコントローラ２０４の読出し動作について説明する。
【００６７】
ｂ１
原点信号がアサートされた時点でラインスタート信号のカウントを開始し、同時に座標データ取得部１１０から２番目のチップに関する先頭座標と終端座標を読出し、読出し開始用の座標データとして保持する。
【００６８】
ｂ２
バンク１とバンク２の内、書込まれたバンクから画像データを読出すため、座標データ取得部１１０から１チップ前の先頭座標と終端座標を読出して、保持する。
【００６９】
ｂ３
検査イネーブル信号がアサートの状態で、ラインスタート信号のカウンタ値が２番目のチップの先頭座標と一致したら、１チップ前の画像データが書込まれたバンクから画像データの読出しを開始し、読出しアドレスをラインスタート信号に同期して更新しながら、ラインスタート信号のカウンタ値が１チップ前の終端座標と一致するまで読出しを行う。このとき、読出しているバンクの出力を検出画像データ２０５として出力するように、選択信号２０６を制御する。
【００７０】
ｂ４
このときの間隔調整用デュアルポートメモリ２０２からの画像データの読出しは、１チップ前の先端座標から終端座標の間で行われ、チップの終端座標が含まれる前記処理割当幅の区間では、チップの終端座標以降、例えばデータ“０”など、本来の画像データとは無関係なデータを検出画像データ２０５として出力するよう制御する。そして、このとき“０”が出力される範囲Ｅは、前記処理割当幅をａ、チップ先端ｘの座標をｂｇｎ、チップ終端ｘ座標をｅｎｄとした場合、次の（１）式で表せる。
【００７１】
Ｅ＝ａ−（ｅｎｄ−ｂｇｎ）％ａ …… （１）
但し、“％”は剰余演算子である。
【００７２】
ｂ５
間隔調整用デュアルポートメモリ２０２のバンクを切換え、これにより上記したｂ２〜ｂ４の動作を繰り返す。
【００７３】
ｂ６
検査イネーブル信号がネゲートしたら、読出しアドレスをリセットする。
【００７４】
従って、間隔調整用メモリコントローラ２０４では、書込みと読出しが、チップの先頭座標でバンクを切換えながら、それぞれ異なるバンクに対して行われ、これらが同時に実行されることになる。
【００７５】
次に、参照画像生成部１０３について、図３により説明する。ここで、まず、３０１は参照画像データ信号で、これが、この参照画像生成部１０３から出力され、欠陥検出部１０４に入力されることになる。このとき、２０５が画像間隔調整部１０９から供給される検出画像データ信号である。
【００７６】
次に、３０２は参照画像用デュアルポートメモリで、バンク１とバンク２を備え、検出画像データ２０５を保持する働きをし、３０３はセレクタで、参照画像用デュアルポートメモリ３０２の２個のバンクの出力データを選択する働きをする。ここで、３０５が当該セレクタの選択信号である。
【００７７】
そして、参照画像用メモリコントローラ３０４により参照画像用デュアルポートメモリ３０２のアクセスがコントロールされ、セレクタ３０３の選択信号３０５が制御される。このとき、３０６はパルス信号で、この参照画像用メモリコントローラ３０４から発生され、検出画像データ２０５と参照画像データ３０１の読込みタイミングを欠陥検出部１０４に知らせる働きをする。
【００７８】
次に、参照画像用メモリコントローラ３０４による参照画像生成部１０３の制御について、まず書込み動作から説明する。
【００７９】
ｃ１
原点信号がアサートされると、座標データ取得部１１０の２番目のチップに関する先頭座標と終端座標を読出し、バンクに保持する。更にこのとき、ラインスタート信号のカウントを開始する。
【００８０】
ｃ２
検査イネーブル信号がアサートの状態で、ラインスタート信号のカウンタ値がチップの先頭座標と一致したら、検出画像データ２０５を参照画像用デュアルポートメモリ３０２の一方のバンクに書込み開始し、ラインスタート信号のカウンタ値が終端座標が含まれる前記処理割当幅の区間の最後と一致するまで、書込みアドレスをラインスタート信号に同期して更新しながら、書込みを行う。
【００８１】
ｃ３
座標データ取得部１１０から、次のチップに関する先頭座標と終端座標を読出し保持し、バンクの切換えを行って、ｃ２〜ｃ３の動作を繰り返す。
【００８２】
ｃ４
そして、検査イネーブル信号がネゲートしたら、書込みアドレスをリセットするのである。
【００８３】
次に、参照画像用メモリコントローラ３０４による読出し動作について説明する。
【００８４】
ｄ１
原点信号がアサートされると、ラインスタート信号のカウントを開始する。また、読出し開始用の座標データとして、３番目のチップに関する先頭座標と終端座標を座標データ取得部１１０から読出して保持する。
【００８５】
ｄ２
参照画像用デュアルポートメモリ３０２の書込まれたバンクから画像データを読出すため、２チップ前の先頭座標と終端座標を座標データ取得部１１０から読出して保持する。
【００８６】
ｄ３
検査イネーブル信号がアサートの状態で、ラインスタート信号のカウンタ値が３番目のチップの先頭座標と一致したら、１チップ前の画像データが書込まれたバンクから画像データの読出しを開始し、ラインスタート信号のカウンタ値が２チップ前の終端座標が含まれる前記処理割当幅の区間の最後と一致するまで、読出しアドレスをラインスタート信号に同期して更新しながら、読出しを行う。このとき選択信号３０５を制御し、読出ししている方のバンクの出力が参照画像データ３０１として出力されるようにする。
【００８７】
ｄ４
画像間隔調整部１０９から供給される検出画像データ２０５と参照画像データ３０１の読込みタイミングを欠陥検出部１０５に知らせるため、参照画像データ３０１の読出しが開始されてから前記処理割当幅の時間周期でパルス信号３０６を生成する。
【００８８】
ｄ５
バンクを切換えて、ｄ２〜ｄ５の動作を繰り返す。
【００８９】
ｄ６
そして、検査イネーブル信号がネゲートしたら、読出しアドレスをリセットするのである。
【００９０】
次に、座標データ取得部１１０について、図４により説明する。ここで、まず４０１は座標データメモリで、検査開始と検査終了の座標データ及び各チップの先頭と終端の座標データを記憶する働きをする。そして、座標データ取得用ＣＰＵ４０２により、レシピデータ記憶部１０５から当該座標データを読出し、座標データメモリ４０１に書込むために必要な処理が実行される。
【００９１】
そして、この座標データ取得用のＣＰＵ４０２は、原点信号がアサートされるか、検査イネーブル信号がネゲート状態に遷移したら、レシピデータ記憶部１０５から順次、検査開始座標及び検査終了座標の１セットと、これらの座標間に含まれる各チップの先頭と終端のｘ座標を読出し、これらを座標データメモリ４０１に保持する。
【００９２】
このとき、座標データメモリ４０１には、例えば、図示のようなフォーマットで、検査開始座標ｓｔａｒｔと、検査終了座標ｆｉｎｉｓｈが記憶される。そして、これらの座標間に含まれる各チップの先頭座標ｂｇｎ１〜ｂｇｎＮと終端座標ｅｎｄ１〜ｅｎｄＮのセットは、先頭座標が小さい順に格納され、当該順序に従って読み出されることになる。
【００９３】
次に、欠陥検出部１０４について、図５により説明する。ここで、まず、ＰＥ処理要素で、処理要素ＰＥ１から処理要素ＰＥｍまでｍ個あり、これらにより位置ずれ検出、欠陥判定、欠陥解析などの画像処理がパイプライン処理（段数ｍ）されるようになっていて、割込み信号ＩＮＴ１〜ＩＮＴｍが各処理要素ＰＥ１〜ＰＥｍに画像処理の実行を指示するようになっている。
【００９４】
そして、これらはＰＥ制御コントローラ５０１により制御され、検出画像データ２０５と参照画像データ３０１を各処理要素ＰＥ１〜ＰＥｍに転送し、各処理要素に画像処理の起動が指示されることになる。ここで５０２は選択信号で、これは検出画像データ２０５と参照画像データ３０１の一方を選択するために使用される。
【００９５】
このため、ＰＥ制御コントローラ５０１は、参照画像生成部１０３から出力されるパルス信号３０６をカウントし、カウント値に応じて各処理要素ＰＥ１〜ＰＥＮ）のなかから何れかを選択し、選択した処理要素ＰＥに検出画像データ２０５と参照画像データ３０１を転送し、画像処理の起動を指示するか決定する。
【００９６】
ここで、処理要素数をｍ、当該カウント値をＣＯとすると、次の（２）式で示される処理要素番号Ｎｏの処理要素ＰＥに検出画像データ２０５と参照画像データ３０１を転送し、そこにあるＦＩＦＯ（ファーストイン・ファーストアウト・バッファ）に格納してゆくのである。
【００９７】
Ｎｏ＝ＣＯ％ｍ …… （２）
但し、１≦ＣＯ＜ｍのときはＮｏ＝ＣＯとし、Ｎｏ＝０のときはＮｏ＝ｍにする。
【００９８】
そして、当該処理要素番号の処理要素上のＦＩＦＯに対する検出画像データ２０５と参照画像データ３０１の転送を完了したら、当該処理要素番号の処理要素に画像処理を実行するように指示するため、割込み信号ＩＮＴ１〜ＩＮＴｍを送信する。
【００９９】
そこで、当該割込み信号を受信した各処理要素は、ＦＩＦＯに格納されている検出画像データと参照画像データを用いて位置ずれ検出、欠陥判定、欠陥解析などの画像処理を行い、処理が終了したら、演算結果を検出結果出力部１０８に転送する。このとき、選択信号５０２により、検出画像データ２０５と参照画像データ３０１の一方を選択する。
【０１００】
ところで、このときパイプラインストール（パイプライン処理の停止）が起こらないようにするためには、前述のように、検出画像データ２０５と参照画像データ３０１の転送時間について、それが前記処理要素割当時間を処理要素数で除した時間以下であるという条件を満たす必要がある。
【０１０１】
ここで、検出画像データ２０５と参照画像データ３０１は、前記処理割当幅の時間周期で一度に入力されるので、各処理要素上のＦＩＦＯは、当該条件を満足するアクセス速度を持つものが使用されている。
【０１０２】
次に、この実施形態によるパイプライン処理について説明すると、ここで、図６が、この実施形態におけるパイプラインスケジュールで、以下、この図６により説明する。
【０１０３】
図６において、６０１はＡ／Ｄ変換部４０２を介して送信される画像データの出力タイミング、６０２は画像間隔調整用デュアルポートメモリ２０２の読出しタイミング、６０３は参照画像用デュアルポートメモリ３０２の読出しタイミング、６０４は処理要素１の画像処理タイミング、６０５は処理要素２の画像処理タイミング、６０６は処理要素３の画像処理タイミング、６０７は半導体ウエハ上のチップパターンの画像データである。
【０１０４】
そして、ここでも、図８に示した通り、処理要素数が３（ｍ＝０、１、２、３）で、処理要素１がＬ（１＋３ｍ）の画像区間を、処理要素２がＬ（２＋３ｍ）の画像区間を、それに処理要素３がＬ（３＋３ｍ）の画像区間を、夫々処理する場合を例にして説明する。
【０１０５】
ここで、まず、半導体ウエハを載せた移動台の移動位置がｘ＝０に一致すると原点信号がアサートされ、画像データ６０７がラインスタート信号に同期して、Ａ／Ｄ変換部１０２を介して順次送信される。そこで、画像間隔調整部１０９の画像データ信号２０１上には、タイミング６０１で順次、画像データ６０７が出力される。
【０１０６】
こうして、画像データ信号２０１がチップ１の先頭座標の画像データに達すると、画像間隔調整部１０９の間隔調整用デュアルポートメモリ２０２に書込みを開始し、画像区間Ｌ１〜Ｌ３に含まれるチップ１の先頭座標から終端座標までの画像データを順次書込む。
【０１０７】
チップ１の終端座標が含まれる前記処理割当幅の区間では、間隔調整用デュアルポートメモリ２０２の書込みアドレスのカウンタは更新されず、書込みも行われない（６００１）。
【０１０８】
画像データ信号２０１がチップ２の先頭座標の画像データに達すると、画像区間Ｌ１〜Ｌ３のチップ１の画像データが書込まれた間隔調整用デュアルポートメモリ２０２のバンクから画像データの読出しを開始し、チップ１の終端座標と一致するまで読出し出力する。このとき、チップ１の終端座標が含まれる前記処理割当幅の区間では、チップの終端座標以降“０”を出力する。
【０１０９】
そして、この画像区間Ｌ１〜Ｌ３の出力画像データを参照画像用デュアルポートメモリ３０２に順次書込む（６００２）。また、この画像データの読出しと同時に、読出しとは別の間隔調整用デュアルポートメモリ２０２のバンクに対して、画像区間Ｌ４〜Ｌ６に含まれるチップ２の先頭座標から終端座標までの画像データを順次書込む。
【０１１０】
このとき、チップ２の終端座標が含まれる前記処理割当幅の区間では、間隔調整用デュアルポートメモリ２０２の書込みアドレスのカウンタは更新されず、書込みも行われない（６００３）。
【０１１１】
画像データ信号２０１がチップ３の先頭座標の画像データに達すると、画像区間Ｌ１〜Ｌ３のチップ１の画像データが書込まれた参照画像用デュアルポートメモリ３０２のバンクから画像データを読出し、参照画像データ３０１として出力する（６００４）。
【０１１２】
そして、画像区間Ｌ４〜Ｌ６のチップ２の画像データが書込まれた間隔調整用デュアルポートメモリ２０２のバンクから画像データを読出し、検出画像データ２０５として出力する（６００５）。
【０１１３】
参照画像データ３０１の読出しが開始されてから前記処理割当幅の時間周期が経過したら、処理要素番号１の処理要素に画像処理を実行するよう割込み信号ＩＮＴ１を送信し、画像区間Ｌ１に対する画像処理が処理要素１で実行される（６００６）。
【０１１４】
更に前記処理割当幅の時間周期が経過したら、処理要素番号２の処理要素に画像処理を実行するよう割込み信号ＩＮＴ２を送信し、画像区間Ｌ２に対する画像処理が処理要素２で実行される（６００７）。
【０１１５】
以降は、同様に動作し、前記処理割当幅の時間周期で各処理要素の画像処理が実行され、この結果、図示されているように、各処理要素の画像処理に衝突が起こることなく処理が実行される。
【０１１６】
既に説明したように、図９に示した従来の欠陥検査装置におけるパイプラインスケジュールの場合は、チップ２の終端座標を含む画像区間Ｌ６の画像処理と、チップ３の先頭座標を含む画像区間Ｌ７の画像処理で衝突が生じていた。
【０１１７】
しかし、この図６に示す本発明の実施形態におけるパイプラインスケジュールの場合は、画像間隔調整部１０９の働きにより、パイプライン処理を行う各処理要素で処理される画像データが、前記処理割当幅の画像区間で与えられるため、各処理要素の画像処理時間として前記画像処理割当時間分、保証されることになる。
【０１１８】
従って、各処理要素は、衝突することなく画像処理を実行でき、結果として、チップ終端区間での虚報を防ぐことができる。
【０１１９】
【発明の効果】
本発明によれば、パイプライン処理を行う各処理要素の画像処理時間として、前記画像処理割当時間分が保証されるので、隣接するチップ間における、チップ終端の座標区間で生じる虚報を確実に防ぐことができる。
【図面の簡単な説明】
【図１】本発明による欠陥検査装置の一実施形態を示す全体ブロック図である。
【図２】本発明における画像間隔調整部の一実施形態を示すブロック図である。
【図３】本発明における参照画像生成部の一実施形態を示すブロック図である。
【図４】本発明における座標データ取得部の一実施形態を示すブロック図である。
【図５】本発明における欠陥検出部の一実施形態を示すブロック図である。
【図６】本発明の一実施形態におけるパイプラインスケジュールの一例を示す説明図である。
【図７】従来技術による欠陥検査装置の一例を示すブロック図である。
【図８】半導体ウエハ上の繰り返しパターンの一部拡大図である。
【図９】従来技術におけるパイプラインスケジュールの一例を示す説明図である。
【符号の説明】
１０１ラインセンサ（撮像部）
１０２Ａ／Ｄ変換部
１０３参照画像生成部
１０４欠陥検出部
１０５レシピデータ記憶部
１０６タイミング制御部
１０７起動制御部
１０８検出結果出力部
１０９画像間隔調整部
１１０座標データ取得部
２０１Ａ／Ｄ変換部１０２から出力される画像データ信号
２０２間隔調整用デュアルポートメモリ
２０３画像間隔調整部１０９のセレクタ
２０４間隔調整用メモリコントローラ
２０５検出画像データ信号
２０６セレクタ２０３の選択信号
３０１参照画像データ信号
３０２参照画像用デュアルポートメモリ
３０３参照画像生成部１０３のセレクタ
３０４参照画像用メモリコントローラ
３０５セレクタ３０３の選択信号
３０６参照画像生成部１０３から出力されるパルス信号
４０１座標データメモリ
４０２座標データ取得用ＣＰＵ
５０１ＰＥ制御コントローラ
５０２欠陥検出部１０４の選択信号
６０１Ａ／Ｄ変換部１０２を介して送信される画像データの出力タイミング
６０２画像間隔調整用デュアルポートメモリ２０２の読出しタイミング
６０３参照画像用デュアルポートメモリ３０２の読出しタイミング
６０４処理要素１の画像処理タイミング
６０５処理要素２の画像処理タイミング
６０６処理要素３の画像処理タイミング
６０７半導体ウエハ上のチップパターンの画像データ

Claims

繰返しパターンを有するチップから前記パターンの画像信号を順次取込み、上記パターンの１繰返し分遅らせて生成した参照画像と逐次比較して欠陥を検出するパイプライン処理方式の欠陥検査装置において、
前記画像信号をディジタルデータに変換して記憶し、隣接するチップの先頭座標のデータ間隔を空けるように記憶したデータの読出しを行う間隔調整手段を設け、
前記パイプライン処理に現れる衝突を回避させるように構成したことを特徴とする欠陥検査装置。
請求項１に記載の欠陥検査装置において、
前記間隔調整手段から出力される前記検出画像のチップ先頭座標のデータ間隔が、装置の性能仕様で決まる画像処理時間を前記パイプライン処理に使用される処理要素の数で除した時間で与えられていることを特徴とする欠陥検査装置。
請求項２に記載の欠陥検査装置において、
前記チップの終端から前記データが読出されるまでの期間には、データと無関係な一定値の信号が出力されるように構成されていることを特徴とする欠陥検査装置。
請求項１に記載の欠陥検査装置において、
前記参照画像が、検査開始から２チップ分の時間が経過してから出力されるように構成されていることを特徴とする欠陥検査装置。