JPH10198798A

JPH10198798A - 並列処理方法及びその装置

Info

Publication number: JPH10198798A
Application number: JP9002665A
Authority: JP
Inventors: Hiroshi Kawaguchi; 広志川口; Hideaki Doi; 秀明土井; Akira Nakagaki; 亮中垣; Masataka Shiba; 正孝芝
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-01-10
Filing date: 1997-01-10
Publication date: 1998-07-31

Abstract

(57)【要約】（修正有）【課題】入力信号に応じて能力と経済性が最適な構成の
並列形信号処理方法、プロセッサエレメントを増やす方
法、及び処理速度を向上させる方法の提供。【解決手段】同期信号を処理装置に供給し、並列処理ユ
ニットへの分割を効率的に行う。ローカルバスからのデ
ータと制御信号を制御装置を会して、プロセッサユニッ
ト内の３０プロセッサエレメント・３１メモリ・３２専
用モジュール・４３プログラムメモリに送り、コンパイ
ラにより各処理の複雑さ等の情報を各処理にヘッダ情報
として付加し、処理を処理内容や要求速度に応じてソフ
トウェア処理のプロセッサエレメントとハードウェア処
理の専用モジュールとに分割し、プロセッサユニットと
プロセッサエレメント・メモリ・専用モジュール・プロ
グラムメモリの動作状態をそれぞれ３６ａプロセッサユ
ニットステータス信号と３６ステータス信号で認識し、
プロセッサユニットの動作不良を防止し、処理を効率的
に行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号処理方法及びそ
の装置に係わり、とくに異物や欠陥などの自動検査を行
う装置に好適な画像信号等の処理方法及びその装置に関
するものである。

【０００２】

【従来の技術】従来技術に係る処理装置は、例えば特願
平１ー２１７００に記載されているように、並列処理ユ
ニットへのデータの分配は並列処理装置内に設けられた
カウンタ等によって行われており、入力信号の取り込み
に関連した同期信号は使用されていなかった。また、デ
ータ処理は並列に配置されたプロセッサエレメントのみ
で行われるため、処理速度はプロセッサエレメントの性
能に依存し、同一のプロセッサエレメントを使用して処
理速度を向上させるには、数多くのプロセッサエレメン
トを並列に接続するしかなかった。

【０００３】

【発明が解決しようとする課題】従来技術に係る処理装
置においては、たとえば、リニアセンサ等の光電変換器
とステージのリニア走査を組み合わせた画像信号検出器
からの検出信号をリアルタイムで処理しようとする場
合、検出信号の入力レートと処理レートが必ずしも一致
するという保証がなく、入力データをとりこぼす恐れ
や、あるいは処理回路の能力を必要以上に向上させてお
くための経済的非効率が発生する恐れがある。本発明の
目的は、入力信号に応じて能力および経済性において最
適な構成をとることが可能な並列形信号処理方法および
その装置を提供することにある。さらに本発明の目的
は、プロセッサエレメントの数を増やす方法の他に処理
速度を向上させる方法およびその装置を提供することに
ある。

【０００４】

【課題を解決するための手段】本発明は、上記目的を達
成するために、リニアセンサ等の信号検出手段で不可欠
な同期信号を処理装置に供給し、並列処理ユニットへの
分割を効率的に行うものである。

【０００５】さらに本発明は、データ処理をプロセッサ
エレメントと特定の処理専用のハードウェア構成を有す
る専用モジュールとを組み合わせることにより、処理速
度を向上させるものである。

【０００６】

【発明の実施の形態】たとえば、リニアセンサでは、直
線上に配置された多数の光電変換素子と各素子に呼応す
る多数の電化転送素子が設けられており、各対の光電変
換素子と電荷転送素子間にトランスファーゲートを設け
て、被検出試料を搭載したステージの走査に同期して前
記トランスファーゲートを開閉して検出信号の読み出し
を行う。したがって、このトランスファーゲートを開閉
するクロック（通常リセットパルスと呼ぶ）を並列処理
回路に送り、この信号に応じて、たとえば先頭のｎ画素
を１番目の並列プロセッサに送出し、ついで、次のｎ画
素を２番目の並列プロセッサに送出すれば良い。あるい
は、前記リセットパルスｎ個分のデータを１番目の並列
プロセッサに送出し、ついで、次のリセットパルスｎ個
分のデータを２番目の並列プロセッサに送出すれば良
い。

【０００７】また、ソフトウェア処理とハードウェア処
理の組み合わせは、ソフトウェア処理によりプロセッサ
エレメントで行っていたデータ処理の一部分をその処理
のみを行うハードウェアに置き換え、ソフトウェア処理
とハードウェア処理の切り替えをソフトウェア処理部お
よびハードウェア処理部のデータ送受信信号により、制
御すれば良い。

【０００８】以下、本発明を図面を用いて説明する。図
１は、本発明の一実施例を示す図である。

【０００９】１入力信号は、一つ以上の２分配器に接続
されており、各々６ローカルバスに分配される。ローカ
ルバス上に配置された３プロセッサユニットは、ローカ
ルバス上の信号を取り込み、各々所定の処理を行う。４
統合器は、前記プロセッサユニットの処理結果をもとの
順序を維持しながら復元し５出力信号を得る。７単位化
信号は入力信号と同期がとれており、一つ以上の分配器
の動作を制御する。図２を用いて、単位化信号の生成を
説明する。図２は、検出器としてリニアセンサを用いた
ものであり、図３に示すように８リニアセンサの検出信
号を送出するための９クロック、１走査毎に入力される
１０リセットパルスを１１駆動回路より与えて、図３に
示すような１入力信号を出力する。ここで、１２パルス
生成回路は、図３に示すようにリセットパルスから単位
化信号を生成する。具体的には、パルス生成回路内には
カウンタを設け、リセットパルスでカウンタをリセット
し、その後クロックをカウントして、単位化信号を生成
すればよい。あるいは、パルス生成回路内に発振器を設
け、ＰＬＬ（ＰｈａｓｅＬｏｃｋＬｏｏｐ：フェー
ズロックループ）方式などによりリセットパルスを逓倍
しても良い。図４は、他の方式による単位化信号の生成
方法であり、リセットパルスをｎパルスカウントするた
びに１パルスの単位化信号を生成するものである。図３
の方式によれば、リニアセンサの１走査期間で図１の各
ローカルバスに入力信号を分割して供給することにな
り、図４の方式によればリニアセンサのｎ走査期間毎に
入力信号を分割して各ローカルバスに供給することにな
る。もちろん、図３と図４を組み合わせた方式も同様に
用いることができる。本方式によれば、入力信号に応じ
て並列に配置したプロセッサが均等に動作することが可
能であり、各プロセッサに同一の処理を行わせることが
できる。また、使用するリニアセンサに呼応した同期信
号にもとづいて単位化信号を発生させるため、リ二アセ
ンサを変更しても同一の処理回路を用いることができる
という効果がある。なお、ローカルバスは各プロセッサ
ユニット間で分離されていても良く、また、各ローカル
バス間を接続しても良いのはもちろんである。

【００１０】図５は、本発明の他の実施例を示すための
図である。１３一時メモリを設け、入力信号は該一時メ
モリに一旦記憶される。書き込み時のタイミングは１１
駆動回路より得られる９クロックや１０リセットパルス
によって定められる。一時メモリからの信号読みだし時
には、１００駆動回路２によって生成される１０１読み
だしパルスを用いる。ここで、読みだしパルスは、９ク
ロック、１０リセットパルスの何れか一つ、あるいは両
者にもとづいて生成される。本方式によれば、一時メモ
リから読み出される１４データ信号は、入力信号と非同
期にすることが可能となり、通常、速度的に律速となる
リニアセンサ等の検出器以上の速度で処理回路を動作さ
せることができ、回路規模の縮小を図れる効果がある。
本効果は、並列形処理装置に限らず有効であるが、とり
わけ並列形処理装置においては、プロセッサの処理能力
が高ければ、単純にプロセッサの個数を減ずることで対
応可能となり装置のコスト低減が図れるという効果があ
る。

【００１１】図６は、本発明の他の実施例を示すための
図である。１５制御装置を設け、１６制御信号によって
分配器やプロセッサに制御信号を伝達する。分配器にお
いては、該制御信号によって分配の条件、すなわち、分
配器に接続されるローカルバスに転送する入力信号の範
囲や順序の設定を行う。分配器は、ＦＰＧＡ（Ｆｉｅｌ
ｄＰｒｏｇｒａｍａｂｌｅＬｏｇｉｃ−ｃｅｌｌ
Ａｒｒａｙ：フィールドプログラマブルロジックセルア
レイ）等の論理や条件を書き換え可能なデバイスで製作
しておけばよい。また、プロセッサにおいては、各プロ
セッサの処理条件や他のプロセッサとの連携条件等を設
定する。本構成によれば、処理の内容を容易に変更する
ことが可能となり、たとえば前述の様に検出器が変更に
なったり被検査試料が変更された場合にも動的に処理内
容を変更して最適な設定で検査が可能とできる。

【００１２】図７は、本発明の他の実施例を示すための
図である。ｘｙ方向に走査可能な１７ステージ上に搭載
された１８ウェハを１９レンズを会して８リニアセンサ
で検出する。リニアセンサは９クロックにて制御されて
おり、２０検出信号を前述のような回路構成である２１
処理回路に出力する。処理回路では、異物検査やパター
ン検査等の処理を行い、２４処理結果を出力する。処理
結果は２２処理結果データベースに記憶され、２３判定
装置によって検査条件等の設定が正しいかどうか判定さ
れる。ここで、判定装置は完全自動であってもよいし、
人による判断を求める形の半自動であってもよい。たと
えば、検出欠陥の欠陥種による分類結果を用いても良い
し、該検出欠陥の全部あるいは代表を表示させても良
い。この判定装置による判定結果にもとづいて２５フィ
ードバック信号を処理回路に出力し、処理回路の方式や
条件を変更することができる。本実施例によれば、例え
ば装置立上時の条件だしや、新しい品種に対応した現実
的な検査条件を迅速に設定できるという効果がある。ま
た、処理結果データベースにもとづいて、検出異物や欠
陥の代表をＳＥＭ（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏ
ｎＭｉｃｒｏｓｃｏｐｅ：スキャニングエレクトロン
マイクロスコープ）、ＸＭＡ（Ｘ−ｒａｙＭｉｃｒｏ
Ａｎａｌｙｓｉｓ：エックスレイマイクロアナリシ
ス）等の時間がかかるが精密な物質同定手法により分析
し、異物や欠陥原因物質を特定することができる。

【００１３】図８は、本発明の前記プロセッサユニット
の構成の実施例を示すための図である。ローカルバスか
らのデータおよび制御信号を制御装置を会して、プロセ
ッサユニット内部の３０プロセッサエレメント・３１メ
モリ・３２専用モジュール・４３プログラムメモリに送
り、処理を行う。ここで、専用モジュールには前記ＦＰ
ＧＡ等の論理や条件を書き換え可能なデバイスを使用す
る。また、メモリは大容量のデータを処理する場合に
は、デバッグやデータの転送の際に処理の途中もしくは
最終結果の活用ができるため、処理対象データ数の数倍
の容量を持つメモリを使用する方が望ましい。たとえ
ば、３つの違う処理のうち、１つをプロセッサエレメン
トで処理し、２つを専用モジュールで処理する場合、図
９に示すように制御装置はローカルバスから処理対象デ
ータを受け取り、メモリからの３６ステータス信号が書
き込み可能な状態を示していれば、３４ライト信号をメ
モリに送信し、３プロセッサユニット内部の３３データ
信号によりメモリへのデータの書き込みを開始する。次
に最初の処理を専用モジュールで行う場合には、専用モ
ジュールのステータス信号によりメモリへの書き込み時
と同様に状態の確認を行い、プログラムメモリに既に書
き込まれている幾つかのプログラムの中から３７セレク
ト信号により、指定されたプログラムを専用モジュール
に４４ロード信号によりロードする。このとき、前記制
御装置は前記プログラムメモリがプログラム読み出し可
能な状態であることをプログラムメモリのステータス信
号で確認して、３５リード信号をプログラムメモリに送
信している必要がある。専用モジュールがプログラムの
ロードが完了し、データ待ちの状態となるとメモリから
データを読み出し、処理が開始される。ここで、専用モ
ジュールへのプログラムのロードは、データがメモリに
書き込まれる前に行っていても良く、その場合にはメモ
リにデータを書き込まず、直接専用モジュールに送って
も良く、また、メモリへの書き込みと専用モジュールへ
の送信の両方を行っても良い。次に専用モジュールでの
処理が終了し、その結果をプロセッサエレメントで処理
する場合には、専用モジュールの処理結果を前記制御装
置で専用モジュールおよびメモリの状態をステータス信
号により確認し、メモリに書き込み、メモリからプロセ
ッサエレメントにデータを送り、処理を行う。ここで、
専用モジュールの処理結果をメモリに書き込まず、直接
プロセッサエレメントに送っても良く、処理結果のメモ
リへの書き込みとプロセッサエレメントへの送信を専用
モジュールから行っても良い。また、３つ目の処理のプ
ログラムの専用モジュールへのロードは、２つ目の処理
をプロセッサエレメントで行っている最中に、３つ目の
処理へすぐに移行できるように、プロセッサエレメント
での処理と平行して行うことにより、全体的な処理速度
を向上させる。次にプロセッサエレメントの処理結果を
メモリに書き込み、メモリから専用モジュールに送信
し、処理を行う。ここで、プロセッサエレメントの処理
結果を専用モジュールに送るまでの一連の動作は、前記
専用モジュールからプロセッサエレメントへの処理結果
の送信同様にメモリを会さずに送っても良く、プロセッ
サエレメントからメモリと専用モジュールの両方に送っ
ても良い。専用モジュールにて３つ目の処理が終了する
と、前記メモリに処理結果を書き込み、必要に応じて、
６ローカルバスを会して出力する。ここで、メモリへの
処理結果の書き込みの必要がなければ、書き込みを省略
して処理速度を向上させることができる。また、各処理
の処理結果をそれぞれ前記メモリに保存することによ
り、各処理およびプロセッサユニットのデバッグをメモ
リの処理結果を読み出し、各処理の開発環境での処理結
果と比較することにより行うことができる。また、前記
プロセッサユニットで処理した結果もしくは入力データ
を他のプロセッサユニットに送信する場合には、送信先
のプロセッサユニット内の動作状況をプロセッサエレメ
ント、メモリ、専用モジュールおよびプログラムメモリ
の各ステータス信号により認識できる送信先の制御装置
の３６ａプロセッサユニットステータス信号を送信側の
プロセッサユニットの制御装置で受信し、送信先のプロ
セッサユニットがデータ待ちの状態になるまでデータ転
送を行わないことにより、プロセッサユニットの動作不
良を防止できる。ここで、実施例では３つの処理のうち
２つを専用モジュールで処理し、１つをプロセッサエレ
メントで処理するように処理を分割しているが、処理の
分割方法としては、処理プログラムのコンパイル時にコ
ンパイラにより各処理の複雑さ等の情報を各処理にヘッ
ダ情報として付加することにより、処理を分割するＣＰ
Ｕでは処理内容や要求処理速度に応じて、前記ヘッダ情
報を元に処理の分割を行う。

【００１４】図１０は、本発明の他の実施例を示すため
の図である。３０プロセッサエレメントの処理速度が要
求速度よりも速い場合や、高速処理を要求されない場合
および専用モジュールを使用することによるコストおよ
び装置面積の増大を抑えるために、プロセッサエレメン
トとメモリのみの構成としても良い。

【００１５】図１１は、本発明の他の実施例を示すため
の図である。プロセッサユニット内部のデータ信号およ
び制御信号を共用のバス形式の３８データ制御バスとす
ることにより、データ信号および制御信号線の本数を減
らすことができる。また、４３プログラムメモリとデー
タ格納用の３１メモリを３１ａ共用メモリとしても良
い。

【００１６】図１２は、本発明の他の実施例を示すため
の図である。前記共用メモリの制御を専用の３９メモリ
コントローラを使用することにより、１５制御装置の負
荷を減少させることができる。ここで、前記メモリコン
トローラおよび制御装置も専用モジュール同様に前記Ｆ
ＰＧＡ等の論理や条件を書き換え可能なデバイスを使用
することによる、機能拡張の自由度の向上を図っても良
く、また、専用モジュールにハードウェア構成が固定の
特定の処理を対象としたものを用いても良い。図１３
は、プロセッサユニットをＳＩＭＭ（ＳｉｎｇｌｅＩ
ｎｌｉｎｅＭｅｍｏｒｙＭｏｄｕｌｅ：シングルイ
ンラインメモリモジュール）もしくはＤＩＭＭ（Ｄｕａ
ｌＩｎｌｉｎｅＭｅｍｏｒｙＭｏｄｕｌｅ：デュ
アルインラインメモリモジュール）メモリのようにモ
ジュール基板に搭載したものである。これにより、ＶＭ
Ｅ（ＶｅｒｓａＭｏｄｕｌｅＥｕｒｏｃａｒｄ：バ
ーサモジュールユーロカード）ボード等のバス形式の基
板に、前記ＳＩＭＭもしくはＤＩＭＭのようにコネクタ
接続することにより、前記ＶＭＥ基板上に複数枚並列に
接続することができる。また、４０プロセッサユニット
基板には面積に余裕が有れば、複数のプロセッサユニッ
トを搭載し、並列度を高めても良い。図１４は、前記プ
ロセッサユニット基板を４１基板上に並列に複数枚並べ
たものである。複数のプロセッサユニットへのデータの
分配、統合およびプロセッサユニット間でのデータの転
送を制御するために４２全体制御部では、各プロセッサ
ユニットの１５制御装置からの３６ａプロセッサユニッ
トステータス信号により各プロセッサユニットの動作状
態を統括管理する。また、前記全体制御部により、電源
投入時もしくは装置ユーザ指定時に、プロセッサエレメ
ントの動作確認用のテストプログラムを全プロセッサユ
ニットに送信し、その出力結果を判定することにより、
故障しているプロセッサユニットを発見することができ
るため、故障しているプロセッサユニットへの電源供給
を中止するかもしくはバスを切り離すかもしくはその両
方を行うことにより、故障しているプロセッサユニット
での処理は行わずに、入力データを分割して分配する際
に正常動作しているプロセッサユニットへのみデータを
分配することにより、故障による誤動作およびシステム
の停止もしくは暴走を防止することができる。また、プ
ロセッサユニットをＬＳＩ化することにより、装置の小
型化を図っても良い。

【００１７】図１５は本発明の実施例を示すための図で
ある。５０入力画像に対して注目画素とその８画素近傍
の９画素の平均を注目画素に代入する５１平滑化処理を
行い、平滑化処理後の画像に対して注目画素とその１画
素上下左右の４画素との差の絶対値を求めて、最大値を
注目画素に代入する５２差分処理を行い、差分処理後の
画像に対して注目画素の値が閾値以下の場合は０を代入
し、その他の場合には１を代入する５３２値化処理を行
う画像処理を本発明の信号処理方法で処理する場合、平
滑化処理と２値化処理は判定処理がないあるいは非常に
単純であるため、専用モジュールにより処理を行い、判
定処理が複雑な差分処理はプロセッサエレメントにより
ソフトウェア処理を行うことにより、画像処理へも適用
できる。ここで、平滑化処理と２値化処理は専用モジュ
ールで処理し、差分処理はプロセッサエレメントで処理
しているが、これらの組合せを変えて、本発明へ適用し
ても良い。

【００１８】以上述べてきたように、本発明によれば、
検出器の検出データを並列分解し、その数のプロセッサ
で並列に処理をおこなうことにより検出器の画素数に関
係なくデータを入力し、処理することができる。また、
並列に増設可能な画像プロセッサとその制御部とを組み
合わせることにより、検出器の画素数を問わず、かつ、
並列度を増すことにより処理速度を検出器のスキャン速
度以上にもできる。さらに、検出したデータを並列分解
する方法において分解数および分解画素数をソフトウェ
ア記述により容易に変更可能であり、また、専用モジュ
ールのハードウェア構成もソフトウェア記述により容易
に変更可能であるため、多品種への適用が可能となる。
また、画像処理方法およびその装置により検出した異物
や欠陥をＳＥＭ、ＸＭＡ等の物質同定手法により分析
し、異物や欠陥原因物質を特定することができる。

【００１９】

【発明の効果】本発明によれば、異物や欠陥などの自動
検査を行う装置に好適な画像信号等の処理装置を提供す
ることできる。

【図面の簡単な説明】

【図１】図１は、本発明による処理装置の一実施例を示
すブロック図である。

【図２】図２は、本発明の処理装置の他の実施例を示す
ブロック図である。

【図３】図３は、本発明の信号のタイミング関係を説明
するための図である。

【図４】図４は、本発明の他の実施例の信号のタイミン
グ関係を説明するための図である。

【図５】図５は、本発明の処理装置の他の実施例を示す
ブロック図である。

【図６】図６は、本発明の処理装置の他の実施例を示す
ブロック図である。

【図７】図７は、本発明を検査装置に応用した実施例を
示すシステム構成図である。

【図８】図８は、本発明によるデータ処理プロセッサの
構成の一実施例を示すブロック図である。

【図９】図９は、本発明の処理制御信号の構成の一実施
例を示すブロック図である。

【図１０】図１０は、本発明の処理制御信号の構成の他
の実施例を示すブロック図である。

【図１１】図１１は、本発明の処理制御信号の構成の他
の実施例を示すブロック図である。

【図１２】図１２は、本発明の処理制御信号の構成の他
の実施例を示すブロック図である。

【図１３】図１３は、本発明の処理装置の並列度を向上
させるための一実施例を示すブロック図である。

【図１４】図１４は、本発明の処理装置の構成を示す一
実施例を示す斜視図である。

【図１５】図１５は、本発明の処理装置を画像処理に適
用させた一実施例を示すフロー図である。

【符号の説明】

１…入力信号、２…分配器、３…プロセッサユニット、
４…統合器、５…出力信号、６…ローカルバス、７…単
位化信号、８…リニアセンサ、９…クロック、１０…リ
セットパルス、１１…駆動回路、１２…パルス生成回
路、１３…一時メモリ、１４…データ信号、１５…制御
装置、１６…制御信号、１７…ステージ、１８…ウェ
ハ、１９…レンズ、２０…検出信号、２１…処理回路、
２２…処理結果データベース、２３…判定装置、２４…
処理結果、２５…フィードバック信号、３０…プロセッ
サエレメント、３１…メモリ、３２…専用モジュール、
３４…ライト信号、３５…リード信号、３６…ステータ
ス信号、３６ａ…プロセッサユニットステータス信号、
３７…セレクト信号、３８…データ制御バス、３９…メ
モリコントローラ、４０…プロセッサユニット基板、４
１…基板、４２…全体制御部、４３…プログラムメモ
リ、４４…ロード信号、５０…入力画像、５１…平滑化
処理、５２…差分処理、５３…２値化処理、100…駆動
回路２、101…読み出しパルス

───────────────────────────────────────────────────── フロントページの続き (72)発明者芝正孝神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】デジタル信号を順次入力する手段と、該デ
ジタル信号を分割する一つ以上の分配器と、前記分割さ
れたデジタル信号を処理する一つ以上のプロセッサと、
前記プロセッサで処理された一つ以上の処理結果を統合
する一つ以上の統合器を有する並列処理装置において、
該入力デジタル信号を単位化することが可能な単位化信
号を入力する手段を設け、該単位化信号によって前記分
配器による入力デジタル信号の分割を行い、前記プロセ
ッサで入力デジタル信号を並列に処理することを特徴と
する並列処理装置。
【請求項２】請求項１記載の入力デジタル信号はリニア
センサやカメラのような信号検出手段であり、前記信号
検出手段を動作させるのに必要な同期信号から単位化信
号を生成することを特徴とする並列処理装置。
【請求項３】請求項２記載の並列処理装置において、信
号検出手段から得られる検出信号を一時メモリに記憶
し、一時メモリからの読みだし時に前記同期信号にもと
づいて定められる単位化信号を同期信号と同期させ、あ
るいは同期信号と非同期に生成することを特徴とする並
列処理装置。
【請求項４】請求項１記載の並列処理装置において、前
記分配器に対して制御信号を入力する手段を設け、分配
器内の入力信号の分割を制御可能とすることを特徴とす
る並列処理装置。
【請求項５】請求項１記載の並列処理装置において、並
列に配置・接続されたプロセッサを統括する制御装置を
設け、入力信号の種類や処理の目的等に応じて該プロセ
ッサの処理内容を変化させることを特徴とする並列処理
装置。
【請求項６】請求項１乃至５いずれかに記載の並列処理
装置を用いた半導体ウェハやプリント基板等の検査・認
識装置において、一つあるいは複数の被検査試料を対象
に行った処理結果を参照し、処理内容や判定条件を最適
なものに変化可能とすることを特徴とする検査・認識装
置。
【請求項７】請求項６記載の検査・認識装置を用いて、
検査認識された異物、パターン欠陥あるいは欠陥原因物
質から被検査対象の製造プロセスでの異物や欠陥等の発
生原因を究明して、異物や欠陥を低減する方法。
【請求項８】デジタル信号を処理する前記プロセッサユ
ニットの構成において、プログラムの書き換えにより、
処理内容の変更が可能なマイクロプロセッサと、特定の
処理専用のハードウェア構成を有する専用モジュールと
を組み合わせることを特徴とした、信号処理装置。
【請求項９】デジタル信号を処理するプロセッサユニッ
トの構成において、プログラムの書き換えにより、処理
内容の変更が可能なマイクロプロセッサと、特定の処理
専用のハードウェア構成を有する専用モジュールとを組
み合わせることを特徴とした信号処理装置において、前
記専用モジュールにハードウェア構成をプログラムによ
り書き換え可能な専用モジュールと、そのプログラム専
用またはプログラムと処理データを格納するメモリから
成り、処理内容や処理結果の使用目的および必要とする
処理速度に応じて、データ処理を前記マイクロプロセッ
サによるソフトウェアで処理を行う部分と前記専用モジ
ュールによるハードウェアで処理を行う部分とに分割す
る手段を有し、複数の違う処理を該専用モジュールで処
理する際には、前記メモリに格納されているプログラム
を処理内容に応じて次々にロードし、該専用モジュール
のハードウェア構成を書き換えて順次処理を行うことを
特徴とする信号処理装置。
【請求項１０】請求項８記載の信号処理装置において、
前記専用モジュールにハードウェア構成をプログラムに
より書き換え可能な専用モジュールと、そのプログラム
専用またはプログラムと処理データを格納するメモリか
ら成り、処理内容や処理結果の使用目的および必要とす
る処理速度に応じて、データ処理を前記マイクロプロセ
ッサによるソフトウェアで処理を行う部分と前記専用モ
ジュールによるハードウェアで処理を行う部分とに分割
する手段を有し、複数の違う処理を該専用モジュールで
処理する際には、前記メモリに格納されているプログラ
ムを処理内容に応じて次々にロードし、該専用モジュー
ルのハードウェア構成を書き換えて順次処理を行うこと
を特徴とする信号処理装置。
【請求項１１】請求項１０記載の信号処理装置におい
て、前記分割手段を並列処理の全体制御を行うＣＰＵで
データ処理プログラムのコンパイルを行う際に、コンパ
イラで各処理単位で処理内容の複雑さの判定を行い、そ
の判定結果情報を各処理にヘッダとして付加することに
より、該分割を行うことを特徴とする信号処理装置。
【請求項１２】請求項１０記載の信号処理装置におい
て、前記分割手段を並列処理の全体制御を行うＣＰＵで
データ処理プログラムのコンパイルを行う際に、コンパ
イラで各処理単位で使用されている命令の種類および数
から処理速度を推定し、その推定結果情報を各処理にヘ
ッダとして付加することにより、該分割を行うことを特
徴とする信号処理装置。
【請求項１３】請求項１０記載の信号処理装置におい
て、前記マイクロプロセッサの途中もしくは最終処理デ
ータを前記専用モジュールに引き渡すもしくは、該専用
モジュールの処理データを該マイクロプロセッサに引き
渡すタイミングを、該専用モジュールのハードウェア構
成の書き換え終了もしくは、該マイクロプロセッサおよ
び該専用モジュールの引き渡しデータの送信もしくは受
信待ちを、該マイクロプロセッサおよび該専用モジュー
ルの動作状態表示用出力信号により認識できるステータ
ス信号を有し、これにより前記プロセッサユニット全体
の動作のタイミングを制御するコントロール機能を有す
ることを特徴とする信号処理装置。
【請求項１４】請求項１３記載の信号処理装置におい
て、前記ステータス信号によりプロセッサユニット内部
の前記プロセッサエレメントおよび専用モジュールおよ
びメモリの動作状況を認識し、他のプロセッサユニット
とのデータの送受信の際には、該プロセッサユニットの
動作状態を示すプロセッサユニットステータス信号を出
力することにより、該プロセッサユニットは送信先のプ
ロセッサユニットの状態を認識でき、送信先のプロセッ
サユニットから出力されている該プロセッサユニットス
テータス信号がデータ受信可能な状態になれば、そのタ
イミングに同期させてデータの送信を行うことを特徴と
する信号処理装置。
【請求項１５】請求項１３記載の信号処理装置におい
て、前記専用モジュールのハードウェア構成の書き換え
を前記ステータス信号から出力される該専用モジュール
の処理終了のタイミングと同期させて行うことを特徴と
する信号処理装置。
【請求項１６】請求項１５記載の信号処理装置におい
て、前記プロセッサユニット内の動作状態を前記ステー
タス信号で認識することにより、前記専用モジュールの
ハードウェア構成の書き換えと平行して前記マイクロプ
ロセッサでも信号処理が実行可能とすることを特徴とす
る信号処理装置。
【請求項１７】請求項１３記載の信号処理装置におい
て、前記ステータス信号を含む制御信号を専用もしくは
該マイクロプロセッサ、専用モジュール、メモリ間のデ
ータ信号と共用のバス形式とすることを特徴とする信号
処理装置。
【請求項１８】請求項８記載の信号処理装置において、
処理結果の使用目的および必要とする処理速度に応じ
て、ソフトウェアで処理を行う部分とハードウェアで処
理を行う部分に分け、双方を組み合わせることを特徴と
する信号処理装置。
【請求項１９】請求項８記載の信号処理装置において、
ソフトウェアでの処理とハードウェアでの処理の間の処
理データの転送および処理の切り替え、並列実行等の制
御をそれぞれの処理要求信号と前記ステータス信号に同
期させ、タイミングを合わせる制御部を有することを特
徴とする信号処理装置。
【請求項２０】請求項８乃至１９いずれかに記載の信号
処理装置を用いた前記プロセッサユニットをＬＳＩ化し
たことを特徴とする信号処理装置。
【請求項２１】請求項８乃至２０いずれかに記載の信号
処理装置を用いた請求項１乃至５いずれかに記載の並列
処理装置。
【請求項２２】請求項２１記載の並列処理装置におい
て、１つまたは複数のプロセッサユニットをモジュール
基板に搭載し、ＶＭＥボード等のバス形式の基板にコネ
クタ等の接続手段を用いて並列に複数枚接続することを
特徴とする並列処理装置。
【請求項２３】請求項２２記載の並列処理装置を用い
て、接続されている前記モジュール基板内のプロセッサ
ユニットの動作確認をテストプログラムを動作させ、そ
の出力結果から故障等の判定を行うことを特徴とする並
列処理方法。
【請求項２４】請求項２３記載の並列処理方法におい
て、正常な結果を出力したプロセッサユニットのみに処
理を行わせることにより、故障による誤動作およびシス
テムの停止・暴走を防止することを特徴とする並列処理
方法。
【請求項２５】請求項８乃至２４いずれかに記載の信号
処理方法またはその装置を用いた半導体ウェハやプリン
ト基板等の検査・認識装置において、一つあるいは複数
の被検査試料を対象に行った処理結果を参照し、処理内
容や判定条件を最適なものに変化可能とすることを特徴
とする検査・認識装置。
【請求項２６】請求項２５記載の検査・認識装置におい
て、検査認識された異物、パターン欠陥あるいは欠陥原
因物質から被検査対象の製造プロセスでの異物や欠陥等
の発生原因を究明して、異物や欠陥を低減する方法。