KR910007474B1 - 적층모듈을 사용하는 고밀도접속기판 및 그 제조방법 - Google Patents
적층모듈을 사용하는 고밀도접속기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR910007474B1 KR910007474B1 KR1019880700393A KR880700393A KR910007474B1 KR 910007474 B1 KR910007474 B1 KR 910007474B1 KR 1019880700393 A KR1019880700393 A KR 1019880700393A KR 880700393 A KR880700393 A KR 880700393A KR 910007474 B1 KR910007474 B1 KR 910007474B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- dielectric sheet
- dielectric
- sheets
- sheet
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
내용 없음.
Description
[발명의 명칭]
적층모듈을 사용하는 고밀도접속기판 및 그 제조방법
[도면의 간단한 설명]
제1도는 회로기판의 유전체시트쌍을 조립하는데 필요한 공정단계의 흐름도.
제2a∼제2h도는 유전체시트 소조립품들을 조립하는 공정단계를 설명하는 2개의 유전체시트층의 단면도.
제3도는 졉속된 전자부품들을 보여 주는 다수의 유전체시트를 갖춘 접속기판의 사시도.
제4도는 유전체시트층 표면상의 도전로집합사이에 공기유전매체를 제공하는 본 발명에 따른 공극의 효과를 설명하는 도면이다.
[발명의 상세한 설명]
[발명의 배경]
[발명의 기술분야]
본 발명은 전자부품들이 접속되는 기판의 구조에 관한 것으로, 특히 전자부품들을 전기적으로 접속시켜주는 도전로를 제공하는 적층모듈을 사용하는 고밀도접속기판 및 그 제조방법에 관한 것이다.
[종래의 기술]
유전체시트(dielectrie sheet; 예를 들어 폴리이미드)층상에 도전로(예를 들어크롬-구리판)층을 형성하는 박막기술에 있어서, 전자부품들을 전기적으로 접속시키는 접속구조를 제조하기 위한 기술이 알려져 있는데, 이 기술에 있어서 기판의 내부층은 반응성 이온에칭(reactive ion etching)또는 드라이에칭(dry etching)기술에 의해 유전체시트층에 구멍을 형성한 다음 그 구멍을 금속물질로 채워줌으로써 전기적으로 접속되게 된다. 한편 다층구조는 세라믹기판이나 이와 비슷한 재료상에 형성되게 된다. 이와 같은 다층구조는 한번에 한층씩 차례로 형성되어 다층을 형성하게 되는 바, 완성된 기판은 매우 높은 접속밀도를 제공할 수가 있고, 또 밀봉함으로써 밀패형으로 만들 수도 있는데, 필요에 따라 소망하는 기판을 형성하기 위하여 일련의 제조공정을 반복하게 된다. 그러나 상기와 같은 접속구조를 제공하기 위한 이러한 기술은 생산성이 떨어지고 비용이 많이 들며 제조공정이 복잡하다는 등 여러 가지 문제점이 있다. 더욱이, 유전체층의 두께를 감소시키고 내부층의 용량을 증가시킴에 따라 기판에서의 신호전달이 제한되게 되는 문제점이 있다.
또한 강화폴리머(reinforced ploymer)재질의 유전체시트로 이루어진 인쇄배선기판상에 다층접속구조를 형성시키는 기술도 알려져 있는데, 이 기술에 있어서 내부층의 도전로는 유전체시트의 기계적인 드릴링(drilling) 및 무전해전기도금에 의한 내부층통로의 금속화에 의해 형성된다. 또 각 층들이 서로 접합되도록 폴리머물질을 이용한 성층기술에 의해 유전체시트들을 접속시키게 되는데, 상기와 같은 접속구조를 제공하기 위한 이러한 성층기술은 재료의 안정도, 습기흡수, 내부시트를 처리함에 있어서의 특징의 해결, 드릴링과 도금시의 처리한계, 공정과정 및 공정오차에 따른 밀도와 신뢰도등에 의해 제한을 받게 되는 문제점이 있다.
이러한 문제점을 극복하기 위하여, 감소된 층수를 갖는 소(小)조립품들을 일반적인 방법으로 조립된 다층 유전체시트로서 처리하게 되는데, 이는 적은 층수와 감소된 기판의 두께로 인해 내부층의 도전로의 길이를 감소시킬 수 있고, 전체 접속구조를 제공하기 위해 소조립품들을 함께 박판으로 만들 수 있으며, 상기 소조립품들사이의 접속통로는 구멍을 뚫고 전기도금을 하여 형성하게 되는 바, 이러한 기술은 일반적인 다층기판 제조방법에서 드러난 문제점을 줄이긴 하였으나 완전히 제거하지는 못하였다.
한편 세라믹유전체시트와 후막(厚膜)도전체를 사용하는 하이브리드기술(즉, 후막기술 또는 상호열처리기술)을 사용하는 기술도 알려져 있는데, 그에 따른 구조는 매우 안정적이면서 높은 압력과 동작온도에도 잘견디고 밀폐형으로 할 수도 있으나, 이러한 기술은 내부접속 기판상의 도전트레이스(conducting trace)와 관통구멍의 밀도를 제한하게 되는 공정상의 계약을 받게 된다.
일련의 기술들의 부가적인 특성은 인접한 층상에 한층을 설치함에 있어 어긋나는 정도가 층을 부가시킬 때 계속되거나 더 커지게 되며, 또한 한층의 평면적인 어긋남이 또 다른 층을 부가시킬 때 계속되거나 더 커지게 된다는 것이다. 이들 특성은 접속기판의 층수를 제한하게 된다.
층의 한쪽면에서 다른쪽면으로 도전로를 형성할 경우에는, 개공부(또는 관통구멍)는 기판의 단일층에만 형성될 필요가 있는데, 단일 기판층에서의 도전로는 일반적인 방법으로 형성하기가 어렵기 때문에 보통기판의 모든 층을 통하여 구멍을 뚫게 된다. 이러한 과정은 개공부주위에 설치되어야만 하는 트레이스로 인해 설계에 제한을 받게 된다.
일련의 공정기술에 있어서의 또 다른 문제점은 기판이 조립공정의 마지막에 검사되기 때문에 발생하게 된다.
그러므로, 일련의 공정기술의 생산성과 공정수, 공정단가 및 공정시간에 제한을 받지 않고 도전로를 접속시키는 고밀도의 접속을 성취할 수 있는 적층모듈을 사용하는 고밀도 접속기판 및 그 제조방법이 필요하게 되었다.
[발명의 목적]
이에 본 발명은 전자부품들을 접속시키기 위해 개선되고, 다수의 소조립품으로 조립되며, 검사후 이 소조립품들이 최종구조에 접속됨과 더불어 공극에 의해 분리되는 다수의 적층유전체시트층으로 이루어지고, 다수의 연속공정에서 발생되는 생산성 및 공정시간에 제한을 받지 않고 고밀도의 도전로를 갖는 적층모듈을 사용하는 고밀도접속기판 및 그 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 요지]
본 발명에 따른 상기의 목적들은 다수의 유전체시트쌍을 조립함으로써 성취할 수 있게 되는 바, 본 발명의 유전체시트들은 도전체로 채워진 관통구멍을 갖추고 있으면서 적당한 두께로 연마되고, 그 양표면에는 도전트레이스와 도전부[導電部 : 또는 패드(pad)]가 형성되며, 인접한 유전체시트의 도전부에 전기적으로 접속되는 도전검사부에는 도전본딩물질(conducting bonding material; 도전접점(dot)]가 설치되고, 2개의 유전체시트들은 전기적으로 접속되는 도전부가 접촉하도록 정렬되어 함께 결합되며, 상기 2개의 유전체시트 소조립품은 서로 접착되도록 열처리되게 되는 바, 이와 같은 방법으로 다수의 유전체시트가 다층회로기판을 형성하도록 다수의 유전체시트쌍을 함께 결합시킬 수 있게 된다.
[도면의 상세한 설명]
먼저 제1도에 대해 설명하면, 접속기판의 조립은 2개의 유전체시트를 준비하는 100단계에서 시작된다. 우선 실시예에 있어서, 상기 유전체시트들은 2∼10㎜의 두께를 갖는 석영을 녹인 것이지만, 다른 적당한 재질의 유전체시트를 사용할 수도 있다. 101단계에서는 유전체시트에 CO2레이저에 의해 1∼4㎜의 직경을 갖는 구멍을 형성하게 되고, 103단계에서는 구멍을 존슨머테이(Johnson Mattey)전자재료부에 의해 제조된 JMI4270과 같은 도전물질로 채움과 더불어 상기 유전체시트에 충진된 도전물질의 접속을 위해 건조 및 가열시키게 된다. 필요에 따라, 104단계에서는 구멍의 충진물질이 일반적으로 유전체시트의 표면윗쪽으로 연장될 때까지 103단계를 반복하게 된다. 그리고 105단계에서는 유전체시트가 소망하는 두께와 평탄도를 갖도록 유전체시트의 표면을 연마하게 되고, 106단계에서는 박막공정을 이용하여 각 유전체시트의 표면상에 도전트레이스의 패턴을 형성하게 되는 바, 구체적으로는 크롬-구리시드층(chrome-copper seed layer)을 형성하게 되며, 107단계에서는 도전트레이스를(전기도금공정에 의해) 필요한 두께로 도금하여 도전부를 형성하게 된다. 또 108단계에서는 최종구조를 구성할 모든 유전체시트를 위하여 상기 공정을 반복하게되고, 109단계에서는 공정이 성공적으로 이루어지도록 도전트레이스를 검사하게 되며, 110단계에서는 하부유전체시트의 상부표면의 선택된 도전부에 도전접점을 접촉인쇄하게 된다. 또한 111단계에서는 (인접하는 유전체시트의 적당한 도전접점이 적절히 정렬되도록) 유전체시트를 정렬시킴과 더불어 2개의 유전체시트를 접합시키게 된다. 또 112단계에서는 유전체시트쌍을 형성하기 위해 2개의 유전체시트가 서로 접합되도록 건조 및 가열시키게 되고, 113단계에서는 각 유전체시트쌍이 접속기판에 결합되도록 상기의 각 공정들을 반복하게 되며, 114단계에서는 접속기판의 검사와 전기적인 테스트를 행하게 된다.
다음에는 제2a도∼2h도에 대해 설명한다. 이 제2a도∼2h도에는 제1도에서 설명한 공정단계들이 유전체시트(20,21)의 단면도로서 도시되어 있는 바, 제2a도에는 유전체시트(20,21)에 구멍(22)을 형성하는 공정이 도시되어 있고, 제2b도에는 상기 구멍(22)을 도전물질(23)로 채우는 공정이 도시되어 있고, 제2c도에는 유전시트표면(24)을 연마하는 공정이 도시되어 있고, 제2d도에는 유전시체시트 (20,21)의 표면상에 도전시드층(25)을 형성하는 공정이 도시되어 있으며, 제2e도에는 도전체(26)의 두께를 증가시키는 공정이 도시되어 있고, 제2f도에는 하부유전체시트 (21)의 상부표면에 도전접점(27)을 형성하는 공정이 도시되어 있으며, 제2g도에는 유전체시트(20,21)의 접합상태 및 도전부를 갖춘 도전접점(27)의 접촉상태가 도시되어 있으며, 제2h도에는 도전접점(27)을 통한 유전체시트쌍(28)과 유전체시트쌍(29)의 접속을 보여 주는 회로기판부분이 도시되어 있다.
이어, 제3도에 대해 설명한다. 제3도에는 접속기판(30)이 도시되어 있는데, 이 기판(30)은 유전체시트쌍(31,32,33)을 포함하고 있고, 상기 구조물의 최상부유전체시트가 기판(30)에 전자부품(34)을 접속시키기 위한 접속장치를 포함하고 있다. 각 유전체시트사이의 공간은 설명을 위해 확대시켜 놓았으며, 도전접점(27)과 도전트레이스(26)부분도 도시되어 있다.
다음에는 제4도에 대해 설명한다. 이 제4도에는 접속기판의 특징이 설명되어 있는데, 유전체시트(41)는 그 상부도전트레이스가 정보신호를 전달하게 되고, 그 하부도전트레이스가 전원신호를 전달하게 된다. 그리고 유전체시트(42)는 그 상부도전트레이스상에 접지전위를 갖고, 그 하부도전트레이스가 정보신호를 전달하게 되며, 유전체시트(43)는 그 상부도전트레이스가 정보신호를 전달하게 되고, 그 하부도전트레이스가 전원신호를 전달하게 된다. 또 유전체시트(44)는 그 상부도전트레이스가 접지전위를 유지하게 되고, 그 하부도전트레이스가 정보신호를 전달하게 된다. 유전체시트에 의해 분리된 도전트레이스사이의 임피던스는 유전상수 e1(석영은 대략 3.8)에 의해 결정되고, 공기에 의해 분리된 도전트레이스사이의 임피던스와 전달지연은 유전상수 e2(공기는 대략 1)에 의해 결정되게 된다.
[우선실시예의 동작]
본 발명의 접속기판에 있어서, 그 표면상의 도전트레이스의 밀도는 박막기술을 사용하여 얻을 수 있는데, 이 기술에 있어서는 0.5∼2㎜정도 크기의 작은 내부층 도전트레이스를 형성시키는 것이 소망하는 밀도를 얻는데 중요하다. 도전물질로 구멍을 채우는 것은 그 구멍을 채우지 않는 기술과 비교하여 도전로의 단면적이 증가하게 된다. 이와 같은 도전로의 단면적의 증가는 저항을 감소시키고 신뢰도를 증가시키게 된다. 더욱이, 본 발명에서는 도전트레이스가 형성된 유전체시트의 각 표면이 접속기판에 접합되기 전에 검사되기 때문에, 다수의 연속공정으로부터 발생되는 문제점을 단지 결함이 없는 유전체시트쌍을 사용함으로써 최소화시킬 수 있게 된다. 또 유전체시트의 재료와 도전구멍의 충진재료는 공정시의 열압력에 잘 견디는 것으로 선택할 수 있고 또 이들 재료들은 습기에 대해 불침투성을 갖는 것으로 선택할 수가 있다. 게다가, 본 발명의 구조는 부가적인 안정을 위하여 밀폐형으로 할 수도 있다.
유전체시트의 두께는 관련유전체시트표면의 도전트레이스의 임피던스가 정확히 조정되도록 연마공정에 의해 조정된다. 제4도에 있어서, 유전체재료는 유전체시트표면의 정보신호와 접지 및 전원용 도전트레이스사이에 개재되게 되는데, 신호도전트레이스가 전원 또는 접지전위도전트레이스에 연관되는 방법에 따라 신호유전체시트표면의 도전트레이스와 이와 관련되는 유전체시트표면의 도전트레이스를 분리하는 유전체시트매체로서 공기나 석영을 선택적으로 사용할 수 있게 된다. 신호면과 이와 관련되는 면사이의 공기유전체시트매체는 신호를 빠르게 전달하기 위해서는 적합하나, 공기유전체시트매체의 임피던스조정이 유전상수의 습기의 영향때문에 그 정확도가 떨어지게 된다.
본 발명에 따른 접속기판을 제조하는 기술은 접합되는 유전체시트표면상의 도전트레이스패턴사이에 도전로를 제공함에 있어 융통성을 가지게 된는 바, 접합면이 유전체시트의 반대쪽면에 있을 때, 충진된 구멍은 전기적인 접속을 위해 편리한 유전체시트의 소정 위치, 즉 유전에시트의 반대쪽면에 결합되어 중첩되는 도전트레이스에 설치될 수 있게 된다. 마찬가지로, 공극의 반대쪽 유전체시트상의 2개의 도전트레이스를 전기적으로 접속시키는 도전접점은 정렬된 유전체시트상에서 도전트레이스가 중첩되는 곳에 위치될 수 있게 된다. 더욱이, 유전체시트상의 도전트레이스 표면사이를 전기적으로 접속시켜주는 충진된 구멍은 접합되는 유전체 시트표면상의 도전트레이스가 전기적으로 접속되어 유지되도록 상기 도전접점위치의 도전트레이스에 의해 접속될 필요가 있다.
따라서, 접속기판의 설계는 도전트레이스의 각 면들사이의 도전로(관통구멍)의 위치와 각 표면(즉, 유전체시트표면)에서의 도전트레이스의 패턴에 따라 더욱 더 자유도를 가질 수 있게 된다.
한편, 본 발명은 상술한 우선 실시예에 한정되지 않고, 본 발명의 요지를 이탈하지 않는 범위내에서 여러 가지로 변형해서 실시할 수가 있다.
Claims (8)
- 제1 및 제2유전체시트(20,21)를 구비하고 있고, 상기 제2유전체시트(21)상에 상기 제1유전체시트(20)가 적층되며, 상기 제1유전체시트(20)의 상부표면상에 전자부품들이 탑재되고, 상기 제1유전체시트(20)의 하부표면에 도전트레이스의 제1패턴이 탑재되며, 상기 제2유전체시트(21)의 상·하부표면에 도전트레이스의 제2, 제3패턴이 각각 탑재되고, 상기 제1유전체시트(20)는 상기 하부표면에 제1도전패드(26)를 갖추고서 상기 제2유전체시트(21)상의 상기 제1유전체시트(20)의 충진된 관통구멍을 매개하여 상기 전자부품중 하나에 전기적으로 접속되고, 상기 제2유전체시트(21)는 상기 상부표면에 제2도전패드(26)를 갖추고서 상기 제2패턴의 도전트레이스에 전기적으로 접속되도록 된 접속기판에 있어서, 상기 제1 및 제2도전패드는 서로 대향되게 정렬되어 도전본딩물질의 도전접점(27)에 의해 결합됨과 더불어 전기적으로 접속되도록 된 것을 특징으로 하는 탑재되는 전자부품들에 소정의 접속을 제공하기 위한 적층모듈을 사용하는 고밀도접속기판.
- 제1항에 있어서, 상기 제1도전패드(26)가 상기 제1패턴의 도전트레이스에 전기적으로 접속되도록 된 것을 특징으로 하는 적층모듈을 사용하는 고밀도접속기판.
- 제1항에 있어서, 상기 제2유전체시트(21)가 상기 상·하부 표면에 상기 제2유전체시트(21)의 충진된 관통구멍을 매개하여 서로 전기적으로 접속되는 제3 및 제4도전패드를 갖추고서 상기 제2 및 제3패턴의 도전트레이스에 전기적으로 접속되도록 된 것을 특징으로 하는 적층모듈을 사용하는 고밀도접속기판.
- 유전체재료로 이루어진 제1 및 제2시트(21,22)상의 소정위치에 다수의 구멍 (22)을 형성하는 단계(101단계)와, 상기 구멍(22)들을 도전물질(23)로 채우는 단계(102단계), 소정의 두께 및 평탄도를 얻기 위해 상기 유전체시트들(20,21)의 표면을 연마하는 단계(105단계), 상기 연마된 제1유전체시트(20)의 하부표면 및 상기 연마된 제2유전체시트(21)의 상·하부표면에 도전트레이스 및 도전패드를 형성하는 단계(106단계), 상기 제2유전체시트(21)의 상기 상부표면의 미리 선택된 도전패드상에 도전접점(27)을 배치시키는 단계(110단계), 상기 제2유전체시트(21)의 상부표면과 상기 제1유전체시트(20)의 상기 하부표면을 정렬시키면서 상기 도전접점(27)을 상기 제1유전체시트(20)의 상기 하부표면의 소정의 도전패드와 접합시키는 단계(111단계) 및, 접속기판의 유전체시트쌍을 형성하기 위해 상기 도전접점(27)에 의해 상기 제1 및 제2유전체시트(20,21)를 접합시키는 단계(112단계)를 구비하고서, 탑재되는 전자부품들에 소정의 접속을 제공하기 위한 적층모듈을 사용하는 고밀도접속기판의 제조방법.
- 제4항에 있어서, 상기 구멍(22)들을 도전물질(23)로 채우는 단계가 상기 구멍(22)들에 채워진 도전물질(23)들을 건조 및 가열시키는 단계를 포함하고 있는 것을 특징으로 하는 적층모듈을 사용하는 고밀도접속기판의 제조방법.
- 제5항에 있어서, 상기 충진되는 도전물질이 각각의 유전체시트의 표면윗쪽으로 연장될 때까지 상기 건조 및 가열단계를 반복하도록 된 것을 특징으로 하는 적층모듈을 사용하는 고밀도접속기판의 제조방법.
- 제4항에 있어서, 상기 결합단계(112단계)이전에 각 유전체시트상의 도전트레이스를 전기적으로 검사하는 단계가 더 구비된 것을 특징으로 하는 적층모듈을 사용하는 고밀도접속기판의 제조방법.
- 제4항에 있어서, 상기 제1유전체시트(20)의 상기 상부표면상에 상기 전자부품들을 접속시키는 단계가 더 구비된 것을 특징으로 하는 적층모듈을 사용하는 고밀도접속기판의 제조방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US89739386A | 1986-08-15 | 1986-08-15 | |
US897393 | 1986-08-15 | ||
US897,393 | 1986-08-15 | ||
PCT/US1987/001549 WO1988001469A1 (en) | 1986-08-15 | 1987-06-30 | Method of making high density interconnection substrates using stacked modules and substrates obtained |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880702042A KR880702042A (ko) | 1988-11-07 |
KR910007474B1 true KR910007474B1 (ko) | 1991-09-26 |
Family
ID=25407860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880700393A KR910007474B1 (ko) | 1986-08-15 | 1987-06-30 | 적층모듈을 사용하는 고밀도접속기판 및 그 제조방법 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0318485B1 (ko) |
JP (1) | JPH01502147A (ko) |
KR (1) | KR910007474B1 (ko) |
AU (1) | AU612588B2 (ko) |
CA (1) | CA1311854C (ko) |
DE (1) | DE3785355T2 (ko) |
WO (1) | WO1988001469A1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218618A (ja) * | 1992-01-30 | 1993-08-27 | Cmk Corp | プリント配線板の製造方法 |
DE4312976A1 (de) * | 1993-04-21 | 1994-10-27 | Bosch Gmbh Robert | Kontaktierung von elektrisch leitenden Schichten eines Schichtsystems |
US7754976B2 (en) * | 2002-04-15 | 2010-07-13 | Hamilton Sundstrand Corporation | Compact circuit carrier package |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2330161A1 (de) * | 1973-06-08 | 1974-12-19 | Minnesota Mining & Mfg | Verbesserte schaltkreise und verfahren zu deren herstellung |
JPS55156395A (en) * | 1979-05-24 | 1980-12-05 | Fujitsu Ltd | Method of fabricating hollow multilayer printed board |
JPS57184296A (en) * | 1981-05-09 | 1982-11-12 | Hitachi Ltd | Ceramic circuit board |
-
1987
- 1987-06-30 AU AU76991/87A patent/AU612588B2/en not_active Ceased
- 1987-06-30 JP JP62504545A patent/JPH01502147A/ja active Pending
- 1987-06-30 DE DE87905027T patent/DE3785355T2/de not_active Expired - Lifetime
- 1987-06-30 EP EP87905027A patent/EP0318485B1/en not_active Expired - Lifetime
- 1987-06-30 KR KR1019880700393A patent/KR910007474B1/ko not_active IP Right Cessation
- 1987-06-30 WO PCT/US1987/001549 patent/WO1988001469A1/en active IP Right Grant
- 1987-08-14 CA CA000544583A patent/CA1311854C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR880702042A (ko) | 1988-11-07 |
AU612588B2 (en) | 1991-07-18 |
AU7699187A (en) | 1988-03-08 |
DE3785355T2 (de) | 1993-10-21 |
DE3785355D1 (de) | 1993-05-13 |
JPH01502147A (ja) | 1989-07-27 |
CA1311854C (en) | 1992-12-22 |
EP0318485B1 (en) | 1993-04-07 |
EP0318485A1 (en) | 1989-06-07 |
WO1988001469A1 (en) | 1988-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0526133B1 (en) | Polyimide multilayer wiring substrate and method for manufacturing the same | |
US5375042A (en) | Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositely facing surfaces of a thick film circuit | |
EP0460822B1 (en) | Integrated circuit packaging using flexible substrate | |
US7989706B2 (en) | Circuit board with embedded component and method of manufacturing same | |
KR100442215B1 (ko) | 인쇄배선회로다층어셈블리및그제조방법 | |
EP0469308B1 (en) | Multilayered circuit board assembly and method of making same | |
US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
US4249302A (en) | Multilayer printed circuit board | |
KR100659521B1 (ko) | 내부도체의 접속구조 및 다층기판 | |
KR101143837B1 (ko) | 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법 | |
US4970106A (en) | Thin film multilayer laminate interconnection board | |
US6026564A (en) | Method of making a high density multilayer wiring board | |
US5142775A (en) | Bondable via | |
JPH0312994A (ja) | 多層配線板の製造方法 | |
US20090178273A1 (en) | Method of making circuitized assembly including a plurality of circuitized substrates | |
JP3754171B2 (ja) | 回路基板及びその製造方法 | |
KR910007474B1 (ko) | 적층모듈을 사용하는 고밀도접속기판 및 그 제조방법 | |
JP2002319750A (ja) | プリント配線基板、半導体装置、及び、これらの製造方法 | |
KR20010089564A (ko) | 다층 연결기판 | |
JP2712936B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
JPH10117067A (ja) | 多層配線基板及びその製造方法 | |
JPH0567885A (ja) | 多層プリント基板 | |
JPH1168326A (ja) | 多層配線基板の製造方法 | |
JPH01133397A (ja) | 多層印刷配線板装置 | |
GB2307334A (en) | Electronic component packaging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19990915 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |