JPH01502147A - 積重ねたモジュールを使用する高密度相互接続サブストレートのための装置と方法 - Google Patents

積重ねたモジュールを使用する高密度相互接続サブストレートのための装置と方法

Info

Publication number
JPH01502147A
JPH01502147A JP62504545A JP50454587A JPH01502147A JP H01502147 A JPH01502147 A JP H01502147A JP 62504545 A JP62504545 A JP 62504545A JP 50454587 A JP50454587 A JP 50454587A JP H01502147 A JPH01502147 A JP H01502147A
Authority
JP
Japan
Prior art keywords
conductive
dielectric
substrate
sheet
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62504545A
Other languages
English (en)
Inventor
サンカー エヌ ゴーリ
チェリパック スタンリー
Original Assignee
ディジタル イクイプメント コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディジタル イクイプメント コーポレーション filed Critical ディジタル イクイプメント コーポレーション
Publication of JPH01502147A publication Critical patent/JPH01502147A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ねたモジュール する 需 “4サブストレートのための装置と方法 〔発明の背景〕 上衾里生分! 本発明は、−i的には電子回路に関し、特定的には取付けられた電気成分を電気 的に接続するための導電路を提供するサブストレートの構造に関する。
又久上」U痕因l肌 関連分野においては、電子成分間の電気的接続を行うために絶縁誘電材料(例え ばポリイミド)の層の上にTR膜技術によって導電路を形成させて(例えばクロ ムをスパッタさせめっきした銅)相互接続構造を製造することは周知である。層 間の導電結合は、反応イオンエツチング或は類似の乾式エツチング技術によって 層に孔(或は管路)を形成し、得られた孔を金属で充填する。多層構造は、一時 に一層ずつ処理して一枚一枚積重ねて形成する。得られたサブストレートは極め て高い相互接続密度を提供することができ、またサブストレートを密封すること によって気密を保つことが可能である0以上のように、所望のサブストレート形 態は連続する複数の処理段階を経て製造される。相互接続構造を提供するこの技 術の有用性は、生産量、価格及び組立サイクル時間によって制約される。更に、 誘電体層の厚みを減少させると層間容量が増加し、構造内の信号伝播を制限する 恐れがある。
また関連分野において、強化ポリマ誘電材料シートからなる印刷配線板技術を基 礎として多層相互接続構造を得ることも周知である。眉間導電路は、シートの機 械的錐もみ、及び無電解及び電気めっきによる眉間通路の金属化によって形成す る。シートは、層を互に接着するポリマ材料を使用する積重ね技術によって結合 する。相互接続構造を得るためのこの技術は、材料安定性、吸湿、内部シートを 処理する際に必要個所を特定する能力、処理、及び処理公差から生ずる密度及び 信軌性の諸問題によって制約される。
これらの限界を打破するために、層数を減らした副組立体を普通の技法で組立て た多層として処理する技術がある。N数が少な(且つ基板厚が薄いので、層間導 電路の長さを短縮することが可能である。副組立体は、総合相互接続構造を得る ために互に積重ねることができる0次で副組立体間の相互接続路を錐もみし、電 気めっきすることができる。この技術は、伝来の多層サブストレート製造技術に 伴う制約を減少させはするが排除することはない。
また、関連分野において、セラミック誘電材料及び厚膜iIt電材料を使用する ハイプリント生産技術(即ち厚膜或は共焼成技術)を用いることも周知である。
得られる構造は極めて安定であり、高い処理温度及び動作温度に耐えることがで き、気密性を有している。しかしこの技術は、相互接続サブストレート上の導電 トレース(及びそれらの間の間隔)及び管路の密度を制限する重大な処理上の制 約を有している。
連続技術の別の特色は、一つの層と隣接層との配置の不一致が別の層を付加する 時に保たれたままになるか或は拡大されることである。また一つの層の粗悪な平 面度も別の層を付加する時に保たれたままになるか或は拡大されてしまう、これ らの特性のために、相互接続サブストレートが包含し得る層の数が制限される。
層の一方の側から他方の側までの導電路を設ける必要を生じて、サブストレート の阜−の層だけに孔(或は管路)を必要とすることがあり得る。サブストレート の単一の層に導電路を設けることは普通の技術では遂行困難であるから、典型的 にはサブストレートの全ての層を通して錐もみによって孔をあけている。この手 順は、トレースを孔の周囲に引きまわさなければならないので設計に制約を与え ることになる。
サブストレートは組立工程が終了した後でなければ試験することができないので 、連続処理技術には別の制約も存在する。
従って、連続処理技術の生産量、数、価格及びサイクル時間の制約をうけること がな←高密度相互接続結合路を達成できる相互接続サブストレートを得るための 技術に対する要望が強かった。
〔発明の特色〕
本発明の目的は、電子成分を結合するための改良された相互接続構造を提供する ことである。
本発明の特色は、複数の副組立体として組立てられ、試験を行った後に、副組立 体を最終構造として結合する相互接続構造を提供することである。
本発明の別の特色は、積重ねた複数の誘導体層を備え、各誘電体層は空隙によっ て離間されている相互連続構造を提供することである。
本発明の更に別の特色は、多くの連続処理に伴う生産量及びサイクル時間の制約 を受けることなく高密度の’JN路を有する相互接続構造を提供することである 。
〔発明の概要〕
上述の、及び他の目的は、本発明によれば、複数の誘電体シート対を組立てるこ とによって達成される。誘導体シートは錐もみされた孔を有し、これらの孔に導 電材料を充填する0次でシートを適切な寸法にラフブし、誘電体シートの両面に 導電トレース及び2IitiJr域(或はバンド)を沈積させる。導電性接着材 料(ドツト)を、隣接する誘電体シートの導電領域と電気的に結合させるある導 電体シートの導電性試験領域上に配置する。二枚の誘電体シートを、電気的に接 続すべき誘電体シート導電領域が接触し且つ両誘電体シートが互に連結するよう に揃える。二枚の誘電体シート副組立体を焼成して両シートを互に接着させる。
同様にして複数の誘電体シート対を互に連結し、多層回路基板を形成させること が可能である。
本発明のこれらの、及び他の特色は添附図面に基づく以下の説明から理解されよ う。
〔図面の簡単な説明〕
第1図はある回路基板のための誘電体シート対の組立てに包含される諸段階の流 れ図、 第2A図乃至第2H図は誘電体シート副組立体の組立ての諸段階を示す二層の誘 電体の断面図、 第3図は複数の誘電体シートを有する相互接続サブストレートの斜視図であって 、取付けられた電気成分の存在を示し、第4図は誘電体層の表面の導電路の組の 間に空気誘電体を与える本発明の空隙の効果を示す。
〔実施例〕
】、゛ の− な皆゛ 第1図を参照する。相互接続サブストレートの組立ては二枚の誘電材料のシート を準備する段階100から開始される。好ましい実施例においては、誘電材料の シートは厚さ0.05乃至0.254 ays(2〜10ミル)の融解石英であ るが、他の適当な誘電材料も使用可能である。段階101において、誘電体シー トに孔をあける。
好ましい実施例においては、孔はCotレーザによってあけられ、その直径は0 .025乃至0.10m(1〜4ミル)である。段階102において、ジョン  マセイ エレクトロニフク マテリアルズ ディビジョン製JMI4270のよ うな導電材料で孔を充填し、段階103において誘電体シートを乾燥及び焼成し て充填材料とシートとを結合する。必要ならば、段階104において充填材料が 大よそ誘電体シートの面上に伸びるまで段階103を反覆する0段階105にお いては、シートが所望の厚さ及び平坦さを有するようにシートの表面をラップす る。段階106においては、薄膜プロセスを用いて各誘電体シートの表面に導電 トレースのパターンを沈積させる。好ましい実施例においては、クロム・銅積層 を沈積させる。段階107においては、導電トレースを所望の厚みまでめっきし く電気めっき処理による)、導電領域を形成する。段階108では、最終構造を 構成する全シートに対してこのプロセスを反覆する。段階109においては、導 電トレースを試験してプロセスが成功していたことを確認する0段階110にお いては、下側誘電体シートの上面の選択された導電領域に導電性ドツトを接触印 刷する。段階111では、シートを揃え(f!jiり合う誘電体シートの通切な 導電性ドツトが正しく揃うように)、二枚の誘電体シートを合わせる0段階11 2において、導電体シート対を乾燥させ、焼成して二枚の誘電体シートを連結す る0段階113においては、相互接続サブストレート内で連結すべき各誘電体シ ート対に対してされらのプロセスを反覆する0段階114において、相互接続サ ブストレートの検査及び電気的試験を遂行する。
次に第2A図乃至第2H図を参照して、第1図において説明したプロセス段階を 誘電材料のシート20及び21の断面図によって説明する。第2A図に、誘電体 シートに設けられた孔22を示す、第2B図はこれらの孔を導電材料23で充填 した状態である。
第2C図はシート表面24をランピング操作した結果を示す、第2D図は誘電体 シートの表面に導電種層を沈積するプロセスを示し、第2E図は導体26の厚み を増加させるプロセスの結果を示す、第2F図は誘電体シートの下側シートの上 部に導電性ドツト27を配置した図であり、第2G図は両シートを合わせて導電 性ドツトを導電領域に接触させた状態を示す、誘電体シート対28と誘電体シー ト対29とを導電性ドツト27によって結合した回路基板の一部を第2H図に示 す。
第3図は相互接続構造30を示す0図示の相互接続サブストレートは誘電対シー ト対31.32及び33を含む、構造の最上シートは構造30に電子成分34を 結合するための取付は装置を含む0個々の誘電体シート間の間隔は図示の目的で 誇張されており、また導電性ドント27及び導電トレース26の部分を図示しで ある。
第4図は相互接続サブストレートの特色を示す、シート41上の上側導電トレー スは情報信号を伝送し、下側導電トレースは電力信号を伝送する。シート42は 上側導電トレースは接地電位にあり、下側導電トレースは情報信号を伝送する。
シート43の上側導電トレースは情報信号を伝送し、下側導電トレースは電力信 号を伝送する。シート44の上側導電トレースは設置電位を保ち、下側導電トレ ースは情報信号を伝送する。誘電体シートによりて離間されている導電トレース 間のインピーダンスは導電定数e。
(石英の場合この値は約3.8)によって決定され、一方空気によって層間され ている導電シート間のインピーダンス及び伝播遅延はefi (空気の誘電定数 は約1)によって決定される。
l去隻皿皇軌立 本発明の相互接続サブストレートの1つの表面上の導電トレースの密度は薄膜技 術によって達成可能な密度と同一である。この技術においては、寸法が0.01 〜0.050(0,5〜2ミル)程度の小さい層間導電トレースを達成する能力 が、必要な密度を得る上で重要となる。孔を導電材料で充填すると、充填しない 技術に比して通路の断面積が大きくなる。断面積の増加は、抵抗を減少させ且つ 信鯨度を増加させる。更に、導電トレースを有する各表面は相互接続構造に組込 む前に試験できるので、多くの連続処理によって得られる製品に生ずる諸問題は 、無欠陥誘電シート対を使用するだけで最低化されることになる。誘電体シート 材料及び充填材料は処理操作の熱的応力に耐えるように選択可能である。
まt3これらの材料は湿気に対して不浸透であるものを選択することも可能であ る。更に、構造はハーメチックシール付加的な安定度を与えることができる。
誘電体シートの厚さはラフピング工程によって制御することが可能であり、それ によって参照誘電体シート表面上の誘電トレースに対する導電トレースのインピ ーダンスを機密に制御することが可能である。第4図においては、誘電材料が情 報信号用導電トレースと接地用及び電力用導電トレースとの間に挿入されている 。
信号用導電トレースを電力用導電トレースに参照させるが、或は接地用導電トレ ースに参照させるかに依存して、空気或は石英を信号用導電トレースと参照用導 電トレースとを離間させる誘電媒体として使用する選択が可能である。信号面と 参照面との間の誘電媒体として空気を使用することは迅速な信号伝播にたいして はより適切であるが、誘電定数に対する湿気の効果のために空気誘電媒体のイン ピーダンスの制御の精度は低下する。
当業者ならば、本発明による相互接続サブストレートの製造技術が、隣接する誘 電体シートの表面のit)レースパターンの間に導電路を設ける時に大きい融通 性を持たせ得ることは明白であろう、隣接する表面が誘電体シートの両面である 時には、電気接続が便利である場所に、即ち接続すべき導電トレースが誘電体シ ートの両面で重なっている場所に充填される孔を配置することができる。同様に 、空隙の両側にある誘電体シートの2本の導電トレースを電気的に接続する導電 性ドツトは、揃えられた誘電体シート上で導電トレースが重なっている場所に設 けることができる。
更に、ある誘電体シート上で導電トレース表面間を電気的に接続するために充填 された孔は、導電性ドツトの位置まで導電トレースによって接続するだけで、隣 接する誘電体シートの表面の導電トレースに電気接続が行われる。従って、本相 互接続サブストレートの設計は、導電トレースの面の間の導電路(或は管路)の 配置、及び各面(即ち導電体シート表面)内の導電トレースのパターンに付加的 な自由度を与える。
以上の説明は好ましい実施例の操作に関してなされたものであり、本発明の範囲 を限定するものではない。本発明の範囲は以下の請求の範囲によってのみ限定さ れるものである。上述の説゛明から、当業者ならば多くの変更が明白であろうが 、これらも本発明の思想及び範囲に含まれるものである。
FIG、 3゜ F/に、4゜ 平成元年 月 日 特許庁長官 吉 1)文 毅 殿 侍許出願の表示 PCT/US 871015491許出願人 4、イ 1正書の提出年月日 1988年8月26日補正書 1.明細書第1頁乃至2頁23行を下記のように補正する。
[明 細 書 r重ねたモジュールを する高−相互1 サブストレート びその製′告 法 〔発明の背景〕 上見里二盆互 本発明は、一般的には電子回路に関し、特定的には取付けられた電気成分を電気 的に接続するための導電路を提供するサブストレートの構造に関する。
又久上1石痕引埼呪 関連分野においては、電子成分間の電気的接続を行うために絶縁誘電材料(例え ばポリイミド)の層の上に1膜技術によって導電路を形成させて(例えばクロム をスバフタさせめっきした銅)相互接続構造を製造することは周知である(例え ば18Mテクニカル ディスクロージャ プレティン、1969年1月第11巻 第8号及び1979年5月第21巻第12号を参照されたい)。
眉間の導電結合は、反応イオンエツチング或は類似の乾式エラチング技術によっ て層 に孔(或は管路)を形成し、得られた孔を金属で充填する。多層構造は、 一時に一層ずつ処理して一枚一枚積重ねて形成する。得られたサブストレートは 極めて高い相互接続密度を提供することができ、またサブストレートを密封する ことによって気密を保つことが可能である。以上のように、所望のサブストレー ト形態は連続する複数の処理段階を経て製造さる。
相互接続構造を提供するこの技術の有用性は、生産量、価格及び組立サイクル時 間によって制約される。更に、誘電体層の厚みを減少させると眉間容量が増加し 、構造内の信号伝播を制限する恐れがある。
また関連分野において、強化ポリマ誘電材料シートからなる印刷配線板技術を基 礎として多層相互接続構造を得ることも周知である(例えばEF−A−0064 872及びEF−A−0028657を参照されたい)、N開場電路は、シート の機械的錐もみ、及び無電解及び電気めっきによる層間通路の金属化によって形 成する。シートは、層を互に接着するポリマ材料を使用する積重ね技術によって 結合する。相互接続構造を得るだめのこの技術は、材料安定性、吸湿、内部シー トを処理する際に必要個所を特定する能力、処理、及び処理公差から生ずる密度 及び信幀性の諸問題によって制約される。これらの限界を打破するために、層数 を減らした副組立体を普通の技法で組立てた多層として処理する技術がある。N 数が少なく且つ基板厚が清いので、眉間導電路の長さを短縮することが可能であ る。副組立体は、総合相互接続構造を得るために互に積重ねることができる。次 で副組立体間の相互接続路を錐もみし、電気めっきすることができる。この技術 は、伝来の多層サブストレート製造技術に伴う制約を減少させはするが排除する ことはない。
また、関連分野において、セラミック誘電材料及び厚膜導電材料を使用するハイ ブリッド生産技術(即ち厚膜或は共焼成技術)を用いることも周知である。得ら れる構造、は極めて安定であり、高い処理温度及び動作温度に耐えることができ 、気密性を有している。しかしこの技術は、相互接続サブストレート上の導電ト レース(及びそれらの間の間隔)及び管路の密度を制限する重大な処理上の制約 を有している。
連続技術の別の特色は、一つの層と隣接層との配置の不一致が別の層を付加する 時に保たれたままになるか或は拡大されることである。また一つの層の粗悪な平 面度も別の層を付加する時に保たれたままになるか或は拡大されてしまう。これ らの特性のために、相互接続サブストレートが包含し得る層の数が制限される。
」2、 明細書第3頁12行乃至4頁19行を下記のように補正する。
「本発明の特色は、複数の副組立体として組立てられ、試験を行った後に、副組 立体を最終構造として結合する相互接続構造を提供することである。
本発明の別の特色は、積重ねた複数の誘導体層を備え、各誘電体層は空隙によっ て離間されている相互連続構造を提供することである。
本発明の更に別の特色は、多くの連続処理に伴う生産量及びサイクル時間の制約 を受けることなく高密度の導電路を有する相互接続構造を提供することである。
〔発明の概要〕
上述の、及び他の目的は、本発明によれば、複数の誘電体シート対を組立てるこ 七?、”よって達成される。誘導体シートは錐もみされた孔を有し111,3ら の孔にam’W材料を充填する。次でシートを適切な寸法にランプし、誘電体シ ートの両面に導電トレース及び導電領域(或はパッド)を沈積させる。導電性接 着材料(ドツト)を、隣接する誘電体シートの導電領域と電気的に結合させるあ る導電体シートの導電性試験領域上に配置する。二枚の誘電体シートの導電パッ ドが導電性ドツトによって電気的に結合可能となるように両法電体シートを揃え る。電気的に接続すべき誘電体シート導if 9i域が接触し且つ両誘電体シー トが互に連結するように揃える。二枚の誘電体シート副組立体を焼成して両シー トを互に接着させる。同様にして複数の誘電体シート対を互に連結し、多層回路 基板を形成させることが可能である。
本発明のこれらの、及び他の特色は添附図面に基づ(以下の説明から理解されよ う。
〔図面の簡単な説明〕
第1図はある回路基板のための誘電体シート対の組立てに包含される諸段階の流 れ図、 第2A図乃至第2H図は誘電体シート副組立体の組立ての諸段階を示す二層の誘 電体の断面図、 第3図は複数の誘電体シートを有する相互接続サブストレートの斜視図であって 、取付けられた電気成分の存在を示し、第4図は誘電体層の表面の導電路の組の 間に空気誘電体を与える本発明の空隙の効果を示す。
〔実施例〕
1、゛ のテ細なi″H」 1、明細書第7頁25行乃至8頁18行を下記のように補正する。
当業者ならば、本発明による相互接続サブストレートの製造技術が、隣接する誘 電体シートの表面の導電トレースパターンの間に導電路を設ける時に大きい融通 性を持たせ得ることは明白であろう。隣接する表面が誘電体シートの両面である 時には、電気接続が便利である場所に、即ち接続すべき導電トレースが誘電体シ ートの両面で重なっている場所に充填される孔を配置することができる。同様に 、空隙の両側にある誘電体シートの2本の導電トレースを電気的に接続する導電 性ドツトは、揃えられた誘電体シート上で導電トレースが重なっている場所に設 けることができる。
するために充填された孔は、導電性ドツトの位置まで導電トレースによって接続 するだけで、隣接する誘電体シートの表面の導電トレースに電気接続が行われる 。従って、本相互接続サブストレートの設計は、導電トレースの面の間の導電路 (或は管路)の配置、及び各面(即ち導電体シート表面)内の導電トレースのパ ターンに付加的な自由度を与える。
〔請求の範囲〕
1、 取付けられた電気成分の所定の接続を行うための相互接続サブストレート であって、第1及び第2の誘電体シート(20,21)を具備し、第1の誘電体 シートは第2の誘電体シート上に積重ねられ、各誘電体シートは各表面上に導電 パターン(26)及び各シートの一方の表面上の導電パターンとその導電シート の他方の側上のitパターンとを電気的に結合するために導電性材料(23)で 充填されている複数の貫通孔(22)を有し、更に第1の誘電体シートの一方の 表面上の導電パターンをこれと対面する第2の導電体シートの表面上の導電パタ ーンに電気的に結合するための結合手段(27)をも具備し;各導電パターンが 複数の導電バンドを備え、各貫通孔を充填している導電性材料がこれらの導電バ ンドの関連し合う1つのパッドだけと電気的に接続される端を有し、結合手段が 導電パッドの関連し合う1つのパッドだけと電気的に接続される端を有すること を特徴とする相互接続サブストレート。
2、第1の誘電体シートの一方の表面上の複数の導電パッドの若干が、第1の誘 電シートと対面する第2の誘電シートの表面上の複数の導電パッドの関連し合う バンドに対して対向するように配列されていることを特徴とする請求項1記載の 相互接続サブストレート。
3、結合手段は関連し合う誘電体シート上の対向する導電パッドを電気的に結合 する複数の導電性ドツトにからなり、これらの導電性ドツトは対向する導電パッ ドの間にはさまれた時に所定の厚さを有することを特徴とする請求項2記戦の相 互接続サブストレート。
4、関連し合う誘電体シート上の少なくとも一対の導電バンドが対向関係にあり 空隙によって離間されていることを特徴とする請求項3記戦の相互接続サブスト レート。
5、 サブストレートのインピーダンスが一枚の誘電体シートの誘電定数によっ て決定されることを特徴とする請求項1記載の相互接続サブストレート。
6、 サブストレートのインピーダンスが空気の誘電定数によって決定されるこ とを特徴とする請求項1記載の相互接続サブストレート。
7、複数の電気成分の所定の結合を行うため相互接続サブストレートの製造方法 であって; 誘電材料製の第1及び第2の各シートの所定位置に複数の孔を形成しく101) ; これらの孔を導電材料で充填しく102);第1及び第2の各誘電体シートの第 1及び第2の表面上の導電バンドを有する導電パターンを形成する(106)諸 段階を具備し、且つ 第2の誘電体シートの第1の表面上の予め洗濯された導電バンド上に導電性ドツ トを配置しく110);これらの導電性ドツトが第2の表面上の所定の導電パッ ドと揃うように第2の誘電体シートの第1の表面を第1の誘電体シートの第2の 表面に揃え(111);そして第1及び第2の誘電体シートを導電性ドツトによ って連結して相互接続誘電体シート対を形成する(112)諸段階をも具備する ことを特徴とする方法。
8、配置段階、揃え段階及び連結段階を反復することによって誘電体シート対を 第3の誘電体シートに結合する段階を具備することを特徴とする請求項7記戦の 方法。
9、充填段階が導電性充填材料を乾燥し、焼成する諸段階を含むことを特徴とす る請求項7記載の方法。
10、乾燥段階及び焼成段階は導電性充填材料が誘電体シートとおおよそ同一面 をなすまで複数回反復されることを特徴とする請求項9記載の方法。
11、各誘電体シートの導電トレースを連結段階の前に電気的に試験する段階を 具備することを特徴とする請求項7記載の方法。
12、を気成分を第1の誘電体シートの第1の表面に結合する段階を具備するこ とを特徴とする請求項7記載の方法。
国際調査報告 +m*m+m−hamuta−+** +n、?Cτ/1358710i549 八NN=x :c ::、= !NTER1CAT:0NAL SE入RCF、 REPORT ON工h’T二:’t−NA’::CNA−人’E?T−IC? 、TZON No、 :’CτfJs 8710iS49 (S入 1ε076 j

Claims (20)

    【特許請求の範囲】
  1. 1.複数の成分の所定の電気接続を行うための相互接続サブストレートであって : 各面に複数の導電トレースを有し、これらの導電トレースが導電材料で充填され た複数の孔によって結合されている複数の導電体シート;及び 隣接する誘電体シートを電気的に結合する手段を具備する相互接続サブストレー ト。
  2. 2.接続手段が、隣接する誘電体シートの分離を維持する手段にも供せられる請 求項1記載の相互接続サブストレート。
  3. 3.接続手段が導電材料であり、第1の誘電体シート表面上の予め選択された導 電領域を隣接する誘電体シート表面上の導電領域に対して位置定めするように両 誘電体シートを揃える請求項2記載の相互接続サブストレート。
  4. 4.導電トレースは、試験済誘電シートを相互接続サブストレート内に結合する 前に試験される請求項3記載の相互接続サブストレート。
  5. 5.構造のインピーダンスが、導電シートの誘電定数によって決定される請求項 4記載の相互接続サブストレート。
  6. 6.構造のインピーダンスが、空気の誘電定数によって決定される請求項4記載 の相互接続サブストレート。
  7. 7.サブストレートの一枚が、それに結合される成分を有するようにした請求項 4記載の相互接続サブストレート。
  8. 8.複数の成分を電気的に接続するための相互接続サブストレートを製造する方 法であって: 誘電材料の複数のシートの所定の位置に孔を形成し;これらの孔を導電材料で充 填し; 導電トレース及び所定の形状を有する導電領域を導電シートの表面に形成し; 下側誘導体シートの第1の表面の予め選択された導電領域上に導電性ドットを配 置し; これらの導電性ドットが上側誘電体シートの第2の表面上の所定の導電領域とが 揃うように第1の表面と第2の表面とを揃え;導電性ドットによって上側及び下 側導電シートを連結して相互接続サブストレート誘電体シート対を形成する諸段 階を具備する方法。
  9. 9.誘電体シート対を結合するために、配置段階、揃え段階及び連結段階を遂行 することによって誘電体シート対を結合する段階をも含む請求項8記載の相互接 続サブストレートの製造方法。
  10. 10.充填段階が、導電性充填材料を乾燥及び焼成する段階を含む請求項8記載 の相互接続サブストレート製造方法。
  11. 11.乾燥及び焼成段階は、導電性充填材料が誘電体シートと大よそ同一平面を なすまで複数回反覆された請求項9記載の相互接続サブストレート製造方法。
  12. 12.誘電体シートの導電トレースを電気的に試験する段階をも具備する請求項 8記載の相互接続サブストレート製造方法。
  13. 13.成分を予め選択された誘電体シートに結合する段階をも具備する請求項1 2記載の相互接続サブストレート製造方法。
  14. 14.誘電体シートの誘電定数及び空気の誘電定数の一方を選択して導電トレー スの組間のインピーダンスを決定する段階をも具備する請求項9記載の相互接続 サブストレート製造方法。
  15. 15.成分を零位的に接続するための相互接続サブストレートであって: それぞれが; 各表面上に導電トレースの所定のパターン、及び第1の表面上の導電トレースと 第2の表面上の導電トレースとを電気的に結合するために導電材料で充填された 複数の孔を含む複数の誘電体シート;及び 第1の誘電体シートを第2の誘電体シートに機械的に結合し、また第1の誘電体 シート上の導電トレースを第2の誘電体シート上の導電トレースに電気的に結合 する複数の導電性構造を具備する相互接続サブストレート。
  16. 16.付加的な誘電体シートを相互接続サブストレートに結合するための付加的 な導電性構造をも具備する請求項15記載の相互接続サブストレート。
  17. 17.相互接続サブストレートに結合され、成分を結合することが可能な少なく とも一枚の誘電体サブストレートをも具備する請求項16記載の相互接続サブス トレート。
  18. 18.各誘電体サブストレートが、別の誘電体サブストレートに結合される前に 電気的に試験される請求項17記載の相互接続サブストレート。
  19. 19.結合構造が、結合されるサブストレート間に所定の分離を維持する請求項 18記載の相互接続サブストレート。
  20. 20.隣接する導電トレースパターン間のインピーダンスが、空気の誘電定数及 び誘電体シートの誘電定数の一方によって決定可能である請求項19記載の相互 接続サブストレート。
JP62504545A 1986-08-15 1987-06-30 積重ねたモジュールを使用する高密度相互接続サブストレートのための装置と方法 Pending JPH01502147A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89739386A 1986-08-15 1986-08-15
US897,393 1986-08-15

Publications (1)

Publication Number Publication Date
JPH01502147A true JPH01502147A (ja) 1989-07-27

Family

ID=25407860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62504545A Pending JPH01502147A (ja) 1986-08-15 1987-06-30 積重ねたモジュールを使用する高密度相互接続サブストレートのための装置と方法

Country Status (7)

Country Link
EP (1) EP0318485B1 (ja)
JP (1) JPH01502147A (ja)
KR (1) KR910007474B1 (ja)
AU (1) AU612588B2 (ja)
CA (1) CA1311854C (ja)
DE (1) DE3785355T2 (ja)
WO (1) WO1988001469A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218618A (ja) * 1992-01-30 1993-08-27 Cmk Corp プリント配線板の製造方法
DE4312976A1 (de) * 1993-04-21 1994-10-27 Bosch Gmbh Robert Kontaktierung von elektrisch leitenden Schichten eines Schichtsystems
US7754976B2 (en) 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2330161A1 (de) * 1973-06-08 1974-12-19 Minnesota Mining & Mfg Verbesserte schaltkreise und verfahren zu deren herstellung
JPS55156395A (en) * 1979-05-24 1980-12-05 Fujitsu Ltd Method of fabricating hollow multilayer printed board
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLTIN=1969US *

Also Published As

Publication number Publication date
CA1311854C (en) 1992-12-22
EP0318485A1 (en) 1989-06-07
AU7699187A (en) 1988-03-08
EP0318485B1 (en) 1993-04-07
DE3785355T2 (de) 1993-10-21
KR910007474B1 (ko) 1991-09-26
WO1988001469A1 (en) 1988-02-25
DE3785355D1 (de) 1993-05-13
KR880702042A (ko) 1988-11-07
AU612588B2 (en) 1991-07-18

Similar Documents

Publication Publication Date Title
US5224265A (en) Fabrication of discrete thin film wiring structures
US5686702A (en) Polyimide multilayer wiring substrate
US5345205A (en) Compact high density interconnected microwave system
US5232548A (en) Discrete fabrication of multi-layer thin film, wiring structures
US5375042A (en) Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositely facing surfaces of a thick film circuit
US4777718A (en) Method of forming and connecting a resistive layer on a pc board
US4970106A (en) Thin film multilayer laminate interconnection board
US3867759A (en) Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package
JPH06310870A (ja) 配線基板構造及びその製造方法
US4933045A (en) Thin film multilayer laminate interconnection board assembly method
JPH06350020A (ja) マルチチップ集積回路モジュール及びその製造方法
US8567053B2 (en) Methods of manufacturing printed circuit boards
JPH057057A (ja) フレキシブル配線基板
JP2522869B2 (ja) 多層回路装置の製造方法
TW202017451A (zh) 薄型天線電路板的製作方法
JPH01502147A (ja) 積重ねたモジュールを使用する高密度相互接続サブストレートのための装置と方法
US4737747A (en) Printed circuit resistive element
US6627823B1 (en) Multilayered connection plate
JP2751678B2 (ja) ポリイミド多層配線基板およびその製造方法
JPS5987896A (ja) 多層プリント基板
JP2712936B2 (ja) ポリイミド多層配線基板およびその製造方法
JPH03215995A (ja) 多層配線モジュール
JPH1126906A (ja) プリント配線板の接続構造
JPH0437092A (ja) 多層配線基板およびその製造方法
JPS6053099A (ja) 配線基板およびその製造方法