JPS6053099A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JPS6053099A JPS6053099A JP16051683A JP16051683A JPS6053099A JP S6053099 A JPS6053099 A JP S6053099A JP 16051683 A JP16051683 A JP 16051683A JP 16051683 A JP16051683 A JP 16051683A JP S6053099 A JPS6053099 A JP S6053099A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- sheets
- film
- insulating
- insulating sheets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明は、配線技術、特に、多層配線技術に関し、たと
えば、半導体装置において集積回路等に対し入出力する
ための配線技術に利用して有効な技術に関する。
えば、半導体装置において集積回路等に対し入出力する
ための配線技術に利用して有効な技術に関する。
[背景技術]
半導体装置の高簗積化に伴い、集積回路に入出力させる
ための配線を多層構造化する配線技術が考えられる。
ための配線を多層構造化する配線技術が考えられる。
かかる多層配線技術として、絶縁基板上に第1層配線を
形成した後、第1層配線上に第1絶縁模層を生成し、こ
の第1絶縁膜層上に第2N配線を形成するとともに、ス
ルーボールを形成して両層配線相互を接続し、以後、第
2絶縁膜層、第3N配線を順次積層して行く技術が考え
られる。
形成した後、第1層配線上に第1絶縁模層を生成し、こ
の第1絶縁膜層上に第2N配線を形成するとともに、ス
ルーボールを形成して両層配線相互を接続し、以後、第
2絶縁膜層、第3N配線を順次積層して行く技術が考え
られる。
しかし、かかる技術にあっては、絶縁膜各層および配線
各層を順次頂層形成して行くため、たとえば、第2絶縁
’IrAN上に形成された第3層配線は既に第2層配線
および第1N配線に接続されているので、第3層配線単
独での不良選別検査が実施できない。したがって、各層
の配線不良の発生が層数に応じて相乗的に増加すること
になり、生産性が低下するという問題点があることが、
本発明者によって明らかにされた。
各層を順次頂層形成して行くため、たとえば、第2絶縁
’IrAN上に形成された第3層配線は既に第2層配線
および第1N配線に接続されているので、第3層配線単
独での不良選別検査が実施できない。したがって、各層
の配線不良の発生が層数に応じて相乗的に増加すること
になり、生産性が低下するという問題点があることが、
本発明者によって明らかにされた。
[発明の目的]
本発明の目的は、生産性が良好な多層配線技術を11供
することにある 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
することにある 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
[発明の概要]
本願において開示される発明のうち代表的なものの概要
を節単に説明すれば、次の通りである。
を節単に説明すれば、次の通りである。
すなわち、複数枚の絶縁シートの表裏面に第1配線と第
2配線とを形成し、重合するシートを第1配線と第2配
線とが接続するように重畳して一体化することにより、
各絶縁シートごとに配線の不良選別が実施できるように
したものである。
2配線とを形成し、重合するシートを第1配線と第2配
線とが接続するように重畳して一体化することにより、
各絶縁シートごとに配線の不良選別が実施できるように
したものである。
[実施例コ
第1図は本発明の一実施例である配線基板を示す縦断面
図、第2図はこれを用いた半導体装置の一実施例を示す
縦断面図、第3図〜第6図は本発明の一実施例である配
線基板製遣方・法を示す各縦断面図である。
図、第2図はこれを用いた半導体装置の一実施例を示す
縦断面図、第3図〜第6図は本発明の一実施例である配
線基板製遣方・法を示す各縦断面図である。
本実施例において、この配線基板1は複数枚の絶縁シー
トとじて、第1、第2、第3シート1o、20.30を
備えており、各シートは絶縁性、可撓性を有するポリイ
ミドフィルムにより成形されている。第1、第2、第3
シート1o、2o130の表裏面上には、第1配線11
.21.31と第2配線12.22.32とがそれぞれ
形成されており、各シートにおいて第1配線と第2配線
とは各スルーボール導体13.23.33によりそれぞ
れ電気的に接続されている。図示は省略されているが、
第1配線11.21.31は、導体としての銅(Cu)
が蒸着されてなる薄膜配線もしくは銅箔配線上に金(A
u)をメッキされて形成されており、第2配線12.2
2.32は、Cu蒸着膜あるいはCu箔膜上にずず(S
n)をメッキされて形成されている。スルーホール導体
13.23.33はシートの表裏面方向に穿設されたス
ルーホールにCuまたはCu上にAuもしくはSnのメ
ッキを形成した複合層から形成されている。
トとじて、第1、第2、第3シート1o、20.30を
備えており、各シートは絶縁性、可撓性を有するポリイ
ミドフィルムにより成形されている。第1、第2、第3
シート1o、2o130の表裏面上には、第1配線11
.21.31と第2配線12.22.32とがそれぞれ
形成されており、各シートにおいて第1配線と第2配線
とは各スルーボール導体13.23.33によりそれぞ
れ電気的に接続されている。図示は省略されているが、
第1配線11.21.31は、導体としての銅(Cu)
が蒸着されてなる薄膜配線もしくは銅箔配線上に金(A
u)をメッキされて形成されており、第2配線12.2
2.32は、Cu蒸着膜あるいはCu箔膜上にずず(S
n)をメッキされて形成されている。スルーホール導体
13.23.33はシートの表裏面方向に穿設されたス
ルーホールにCuまたはCu上にAuもしくはSnのメ
ッキを形成した複合層から形成されている。
第1、第2、第3シート10.20.30は、互いに密
着状態に順次重畳され、熱圧着等の手段により一体化さ
れた状態になっている。この状態において、第1シート
10の第2配線12の一部と第2シー)20上の第1配
線21、および、第2シート20の第2配線22の一部
と第3シート30の第1配線31とは、電気的かつ機械
的に接続状態になっている。
着状態に順次重畳され、熱圧着等の手段により一体化さ
れた状態になっている。この状態において、第1シート
10の第2配線12の一部と第2シー)20上の第1配
線21、および、第2シート20の第2配線22の一部
と第3シート30の第1配線31とは、電気的かつ機械
的に接続状態になっている。
すなわち、第2配線12.22表面のSnメッキ層と第
1配線21.31表面のAuメッキ層とが溶着状態にな
っている。
1配線21.31表面のAuメッキ層とが溶着状態にな
っている。
なお、後記するように、シートにおける第1配線、第2
配線、スルーホール導体の不良選別検査は、各シー1−
が重畳一体化される以前に、各シートごとに実施されて
いる。したがって、各シートの重畳一体化における不良
選別検査は、実質的に前記各シート相互の第1配線と第
2配線との接続状態における不良について意義を有する
ことになる。
配線、スルーホール導体の不良選別検査は、各シー1−
が重畳一体化される以前に、各シートごとに実施されて
いる。したがって、各シートの重畳一体化における不良
選別検査は、実質的に前記各シート相互の第1配線と第
2配線との接続状態における不良について意義を有する
ことになる。
第2図に示された半導体装置2において、前記構成にか
かる配線基板1ば、この半導体装置2のパッケージ3に
おけるベース4上に敷設されている。ベース4は断面凹
字形状に形成されたセラミック基板からなり、その底部
には外部引き出し用ノヒン5が多数本配設されている。
かる配線基板1ば、この半導体装置2のパッケージ3に
おけるベース4上に敷設されている。ベース4は断面凹
字形状に形成されたセラミック基板からなり、その底部
には外部引き出し用ノヒン5が多数本配設されている。
ベース5の底面に敷設された配線基板1の下面における
第1シー1〜10の第1配線11は各ピン5に電気的か
つ機械的に接続されている。すなわち、第1配線11表
面のSnメッキ層とピン5端面のAuメノキ層とが溶着
状態になっている。
第1シー1〜10の第1配線11は各ピン5に電気的か
つ機械的に接続されている。すなわち、第1配線11表
面のSnメッキ層とピン5端面のAuメノキ層とが溶着
状態になっている。
配線基板1上には、集積回路等を形成されたベレット6
が電極パッド上の各バンプ7を第2シート30の第2配
線32にそれぞれ溶着されることによって電気的かつ機
械的に接続されてし)る。
が電極パッド上の各バンプ7を第2シート30の第2配
線32にそれぞれ溶着されることによって電気的かつ機
械的に接続されてし)る。
ベース4にはキャップ8がノー−メチ・ツクシール層9
を介して被せられており、これによりペレ・ノド6およ
び配線基板1は気密封止されてG)る。
を介して被せられており、これによりペレ・ノド6およ
び配線基板1は気密封止されてG)る。
前記構成にかかる半導体装置において、ベレ・ノド6の
集積回路等に対する電気信号は、ビン5、第1ソート1
0の第1配線11、同スルーホール導体13、同第2配
線12、第2シート20の第1配緯21、同スルーホー
ル導体23、同第2配線22、第3シート30の第1配
線31、同スルーホール導体33、同第2配綿32およ
び)<ンフ゛7を介して入出力される。
集積回路等に対する電気信号は、ビン5、第1ソート1
0の第1配線11、同スルーホール導体13、同第2配
線12、第2シート20の第1配緯21、同スルーホー
ル導体23、同第2配線22、第3シート30の第1配
線31、同スルーホール導体33、同第2配綿32およ
び)<ンフ゛7を介して入出力される。
次に、前記構成にかかる配線基板の製造方法を説明する
。
。
第3図に代表的に示されるように、第1シート10の素
材となるポリイミドフィルム14の表裏面上には、第1
配線11と第2配線12とにそれぞれ対応するように第
1配線パターン15と第2配線パターン16(いずれも
一部のみが図示されている。)が、導体としてのCLI
薄膜をリソグラフィー処理等を用いて部分的に被着する
等の適当な手段により形成されている。ポリイミドフィ
ルム14の周辺部には、各配線間の整合をとるための位
置決めとしての貫通孔17が適数穿設されている。
材となるポリイミドフィルム14の表裏面上には、第1
配線11と第2配線12とにそれぞれ対応するように第
1配線パターン15と第2配線パターン16(いずれも
一部のみが図示されている。)が、導体としてのCLI
薄膜をリソグラフィー処理等を用いて部分的に被着する
等の適当な手段により形成されている。ポリイミドフィ
ルム14の周辺部には、各配線間の整合をとるための位
置決めとしての貫通孔17が適数穿設されている。
第4図に示されるように、パターンを形成されたポリゴ
ミ1−フィルム14にはスルーホール18が第1および
第2配線パターン15、16を貫通ずるようにパンチさ
れ、このスルーホール1日の内周面または中空部全体に
導体19が第1と第2配線パターンI5と16とを電気
的に接続するように形成される。
ミ1−フィルム14にはスルーホール18が第1および
第2配線パターン15、16を貫通ずるようにパンチさ
れ、このスルーホール1日の内周面または中空部全体に
導体19が第1と第2配線パターンI5と16とを電気
的に接続するように形成される。
第5図に示されるように、ポリイミドフィルム14にお
ける第1配線パターン15の表面にはAUメッキ層15
aが、第2配線パターン16の表面にはSnメッキN
1 6 aがそれぞれ適当な手段により形成される。
ける第1配線パターン15の表面にはAUメッキ層15
aが、第2配線パターン16の表面にはSnメッキN
1 6 aがそれぞれ適当な手段により形成される。
メ・7キ層形成前または後に、ポリイミドフィルムは、
第1、第2配線15、16およびスルーホール導体19
についての導通テスト、外観検査等を含む不良選別検査
を実施され、良品のみが選択される。
第1、第2配線15、16およびスルーホール導体19
についての導通テスト、外観検査等を含む不良選別検査
を実施され、良品のみが選択される。
同様にして、第2ポリイミドフイルム24(第6図参照
。以下同じ。)および第3ポリイミドフイルム34には
、第1配線パターン25、35、AIJメッキ層25a
、35a、第2配線パターン26、36、3nメソギN
26a,3Ga、位置決め用貫通孔27、37、スルー
ホール28、38、スルーホール導体29、39がそれ
ぞれ形成される。そして、各フィルム24、34ごとに
不良選別検査をそれぞれ実施され、良品のみが選択され
る。
。以下同じ。)および第3ポリイミドフイルム34には
、第1配線パターン25、35、AIJメッキ層25a
、35a、第2配線パターン26、36、3nメソギN
26a,3Ga、位置決め用貫通孔27、37、スルー
ホール28、38、スルーホール導体29、39がそれ
ぞれ形成される。そして、各フィルム24、34ごとに
不良選別検査をそれぞれ実施され、良品のみが選択され
る。
良品のみが選択された第1、第2、第3ポリイミドフイ
ルム14、24、34は、第6図に示されるように順次
重畳される。このとき、各貫通孔17、27、37に位
置決めビン40が同軸的に挿通されることにより各フィ
ルム相互の整合がとられ、第1フイルム14の第2配線
パターン1Gと第2フイルム24の第1配線バクーン2
5、および、第2フイルム24の第2配線パターン26
と第3フイルム34の第1配線パターン35とが、所定
の位置においてそれぞれ正対することになる。
ルム14、24、34は、第6図に示されるように順次
重畳される。このとき、各貫通孔17、27、37に位
置決めビン40が同軸的に挿通されることにより各フィ
ルム相互の整合がとられ、第1フイルム14の第2配線
パターン1Gと第2フイルム24の第1配線バクーン2
5、および、第2フイルム24の第2配線パターン26
と第3フイルム34の第1配線パターン35とが、所定
の位置においてそれぞれ正対することになる。
また、第1と第2フイルム14と24との間、および第
2と第3フイルム24と34との間には、密着性をよく
するための界面活性剤41が塗布、吹き込み等の適当な
手段により介設される。
2と第3フイルム24と34との間には、密着性をよく
するための界面活性剤41が塗布、吹き込み等の適当な
手段により介設される。
重畳された第1、第2、第3ポリイミドフイルム14、
24、34は、低圧、高温(300〜430°C〉の下
で、厚さ方向にプレスされる。これにより、互いに重合
するポリイミドフィルム14と24、および24と34
間は熱圧着され、重畳する3枚のポリイミドフィルム1
4、24、35は一体化される。このとき、熱圧着は低
圧下で行われて重合するフィルム間が真空吸引されるた
め、熱圧着面間に気泡等の空隙が発生することは防止さ
れる。また、フィルム間には界面活性剤41が介設され
ているため、高い密着性が確保される。
24、34は、低圧、高温(300〜430°C〉の下
で、厚さ方向にプレスされる。これにより、互いに重合
するポリイミドフィルム14と24、および24と34
間は熱圧着され、重畳する3枚のポリイミドフィルム1
4、24、35は一体化される。このとき、熱圧着は低
圧下で行われて重合するフィルム間が真空吸引されるた
め、熱圧着面間に気泡等の空隙が発生することは防止さ
れる。また、フィルム間には界面活性剤41が介設され
ているため、高い密着性が確保される。
したがって、熱圧着状態はきわめて良好になり、強固に
一体化した多重基板が作り出される。
一体化した多重基板が作り出される。
この加熱および加圧により、第1フイルム14の第2配
線パターン16の表面のAuメッキ層16aと第2フイ
ルム24の第1配線パターン25表面のSnメッキ層2
5a、および、第2フイルム24の第2配線パターン2
6表面のAuメッキ層26aと第3フイルム34の第1
配線パターン35表面のSnメッキJ!i 35 aは
溶着される。これによりへ第1フイルム14の第1配線
パターン15と第3フイルム34の第2配線パターン3
6とは電気的に接続されたことになる・ 重畳一体化された状態において周辺部が切り落とされる
ことにより、前記構成にかかる配線基板1が作り出され
る。
線パターン16の表面のAuメッキ層16aと第2フイ
ルム24の第1配線パターン25表面のSnメッキ層2
5a、および、第2フイルム24の第2配線パターン2
6表面のAuメッキ層26aと第3フイルム34の第1
配線パターン35表面のSnメッキJ!i 35 aは
溶着される。これによりへ第1フイルム14の第1配線
パターン15と第3フイルム34の第2配線パターン3
6とは電気的に接続されたことになる・ 重畳一体化された状態において周辺部が切り落とされる
ことにより、前記構成にかかる配線基板1が作り出され
る。
この周辺部の切り落とし前または後に、配線基板1は、
第1フイルム14の第1配線パターン15と第3フイル
ム34の第2配線パターン36との間の導通テストや、
一体化状態の外観検査等を含む不良選別検査を実施され
る。
第1フイルム14の第1配線パターン15と第3フイル
ム34の第2配線パターン36との間の導通テストや、
一体化状態の外観検査等を含む不良選別検査を実施され
る。
このとき、各フィルム14.24.34ごとの第1およ
び第2配線15.16.25.26.35.36のそれ
ぞれについては不良選別が既に実施済であるので、それ
らの不良選別検査作業以後の処理工程において発生した
不良のみが選別検査対象とされることになる。したがっ
て、各フィルム14.24.34ごとの不良が相乗的に
現れることはなく、この不良選別検査における不良発生
率は減少され、歩留りが向上される。
び第2配線15.16.25.26.35.36のそれ
ぞれについては不良選別が既に実施済であるので、それ
らの不良選別検査作業以後の処理工程において発生した
不良のみが選別検査対象とされることになる。したがっ
て、各フィルム14.24.34ごとの不良が相乗的に
現れることはなく、この不良選別検査における不良発生
率は減少され、歩留りが向上される。
[効果]
(1)、スルーポール導体により互いに接続された第1
配線と第2配線とが形成された絶縁シートを複数枚重畳
させて一体化することにより、多層構造を有する配線基
板を得ることができ、したがって高密度配線が可能にな
る。
配線と第2配線とが形成された絶縁シートを複数枚重畳
させて一体化することにより、多層構造を有する配線基
板を得ることができ、したがって高密度配線が可能にな
る。
(2)1重ね合わせ以前の絶縁シートの段階において不
良選別検査が実施可能であるため、各層の配線ごとの不
良選別検査が実現でき、多層化後における不良発生率が
小さくなって高い歩留りが得られ(3)、絶縁シートと
してポリイミドフィルムを4史用することにより、絶縁
性、可撓性等を得ること力(できるとともに、熱圧着に
よりきわめて容易に力旭つ強固に重畳一体化することが
できる。また、経済的にも安価である。
良選別検査が実施可能であるため、各層の配線ごとの不
良選別検査が実現でき、多層化後における不良発生率が
小さくなって高い歩留りが得られ(3)、絶縁シートと
してポリイミドフィルムを4史用することにより、絶縁
性、可撓性等を得ること力(できるとともに、熱圧着に
よりきわめて容易に力旭つ強固に重畳一体化することが
できる。また、経済的にも安価である。
(4)4重畳した絶縁シートを真空吸引しなカベら”圧
着することにより、きわめて容易に力1つ確実に重畳一
体化することができる。
着することにより、きわめて容易に力1つ確実に重畳一
体化することができる。
(5)、絶縁シートに設定した位置決めを整合させるこ
とにより、各シート間の第1、第2配線十目互におcす
る整合を容易かつ正確に整合させることカベできる。
とにより、各シート間の第1、第2配線十目互におcす
る整合を容易かつ正確に整合させることカベできる。
以上本発明者によってなされた発明を実1% %] &
こ基づき具体的に説明したが、本発明4i作i記実$%
(+11に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはb)うまでもな
い。
こ基づき具体的に説明したが、本発明4i作i記実$%
(+11に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはb)うまでもな
い。
たとえば、絶縁シートはポリイミドフィルムに限らず、
エポキシ系等の樹脂ソイlレム、力゛ラスシート等が使
用できる。
エポキシ系等の樹脂ソイlレム、力゛ラスシート等が使
用できる。
第1、第2配線ばCuに限らず、銀、タングステン等の
良導体によって形成できる。重合する絶縁シートの第1
配線、第2配線相互間における電気的接続状態はA u
−S nの溶着に限らず、鉛−すず、Δg−Cuの溶
着、さらには、第1、第2配線相互の面接触等によって
確保するようにしてもよい。
良導体によって形成できる。重合する絶縁シートの第1
配線、第2配線相互間における電気的接続状態はA u
−S nの溶着に限らず、鉛−すず、Δg−Cuの溶
着、さらには、第1、第2配線相互の面接触等によって
確保するようにしてもよい。
ff1L ff12配線、スルーホール導体における配
置(パターン)、形成方法、構造等については特に限定
はない。
置(パターン)、形成方法、構造等については特に限定
はない。
[利用分野]
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置において
集積回路等に対し信号を入出力させるための配線基板に
通用した場合について説明したが、それに限定されるも
のではなく、たとえば、電子機器において、半導体装置
等のような電子部品を搭載してこれら部品に対し信号を
入出力させるためのプリント配線基板等にも通用できる
。
をその背景となった利用分野である半導体装置において
集積回路等に対し信号を入出力させるための配線基板に
通用した場合について説明したが、それに限定されるも
のではなく、たとえば、電子機器において、半導体装置
等のような電子部品を搭載してこれら部品に対し信号を
入出力させるためのプリント配線基板等にも通用できる
。
第1図は本発明の一実施例である配線基板を示す縦断面
図、 第2図はそれを用いた半導体装置の一実施例を示ず輯断
面図、 第3図、第4図、第5図、第6図は本発明の一実施例で
ある配線基板製造方法を示す各縦断面図である。 1・・・配線基板、2・・・半導体装置、3・・・パッ
ケージ、4・・・ベース、5・・・ピン、6・・・ペレ
ット、7・・・ハンプ、8・・・キャップ、9・・・ハ
ーメチックシール層、10゜20.30・・・絶縁シー
ト、11,21.31・・・第1配線、12.22.3
2・・・第2配線、13,23.33・・・スルーホー
ル導体、14.24..34・・・ポリイミドフィルム
、■5.25.35・・・第1配線パターン、15a。 25a、35a ・・・Auメッキ層、16,26゜3
6・・・第2配線パターン、16a、26a。 36a・・−5nメッキ層、17,27.37−・・位
置決め孔、18,28.38・・・スルーホール、40
・・・位置決めピン、41・・・界面活性剤。 第 1 図 第 3 図 第 6 図
図、 第2図はそれを用いた半導体装置の一実施例を示ず輯断
面図、 第3図、第4図、第5図、第6図は本発明の一実施例で
ある配線基板製造方法を示す各縦断面図である。 1・・・配線基板、2・・・半導体装置、3・・・パッ
ケージ、4・・・ベース、5・・・ピン、6・・・ペレ
ット、7・・・ハンプ、8・・・キャップ、9・・・ハ
ーメチックシール層、10゜20.30・・・絶縁シー
ト、11,21.31・・・第1配線、12.22.3
2・・・第2配線、13,23.33・・・スルーホー
ル導体、14.24..34・・・ポリイミドフィルム
、■5.25.35・・・第1配線パターン、15a。 25a、35a ・・・Auメッキ層、16,26゜3
6・・・第2配線パターン、16a、26a。 36a・・−5nメッキ層、17,27.37−・・位
置決め孔、18,28.38・・・スルーホール、40
・・・位置決めピン、41・・・界面活性剤。 第 1 図 第 3 図 第 6 図
Claims (1)
- 【特許請求の範囲】 1、互いに密着状態に重畳一体化された複数枚の絶縁シ
ートを備え、各絶縁シートがその表裏面に各々スルーホ
ールにより接続された第1配線と第2配線とを備え、重
合する絶縁シート同士の第1配線と第2配線とが電気的
に接続されてなる配線基板。 2、絶縁シートが、ポリイミドフィルムであることを特
徴とする特許請求の範囲第1項記載の配線基板。 3、複数枚の絶縁シートの表裏面に互いにスルーボール
により接続する第1配線と第2配線とを形成した後、こ
れら絶縁シートを互いに重合するもの同士の第1配線と
第2配線との一部が整合するように重畳し、さらに、重
畳した複数枚の絶縁シートを密着状態に一体化する配線
基板製造方法。 4、重合する絶縁シー1−同士の第1配線と第2配線と
の一部の整合が、各絶縁シートに設定された各位置決め
の整合によって行われることを特徴とする特許請求の範
囲第3項記載の配線基板製造方法。 5、重畳した絶縁シートを密着状態に一体化する手段と
して、真空吸引しながら熱圧着する手段を用いることを
特徴とする特許請求の範囲第3項記載の配線基板製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16051683A JPS6053099A (ja) | 1983-09-02 | 1983-09-02 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16051683A JPS6053099A (ja) | 1983-09-02 | 1983-09-02 | 配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6053099A true JPS6053099A (ja) | 1985-03-26 |
Family
ID=15716642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16051683A Pending JPS6053099A (ja) | 1983-09-02 | 1983-09-02 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6053099A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62120382U (ja) * | 1986-01-21 | 1987-07-30 |
-
1983
- 1983-09-02 JP JP16051683A patent/JPS6053099A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62120382U (ja) * | 1986-01-21 | 1987-07-30 | ||
JPH037973Y2 (ja) * | 1986-01-21 | 1991-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5686702A (en) | Polyimide multilayer wiring substrate | |
US6861284B2 (en) | Semiconductor device and production method thereof | |
US5232548A (en) | Discrete fabrication of multi-layer thin film, wiring structures | |
KR100796523B1 (ko) | 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법 | |
US5471090A (en) | Electronic structures having a joining geometry providing reduced capacitive loading | |
US5786239A (en) | Method of manufacturing a semiconductor package | |
US4648179A (en) | Process of making interconnection structure for semiconductor device | |
JP3332308B2 (ja) | 半導体装置及びその製造方法 | |
US5382757A (en) | Multilayer printed wiring board and process for manufacturing the same | |
US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
KR20030029743A (ko) | 플랙서블한 이중 배선기판을 이용한 적층 패키지 | |
US4970106A (en) | Thin film multilayer laminate interconnection board | |
JP2007311688A (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JPH05267402A (ja) | 薄膜多層配線基板およびその製造方法 | |
JPH0312994A (ja) | 多層配線板の製造方法 | |
US6090633A (en) | Multiple-plane pair thin-film structure and process of manufacture | |
US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
US6507118B1 (en) | Multi-metal layer circuit | |
JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
KR100618542B1 (ko) | 적층 패키지의 제조 방법 | |
JPH04137692A (ja) | プリント基板の改造方法 | |
JP2001284520A (ja) | 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造 | |
JPS6053099A (ja) | 配線基板およびその製造方法 | |
KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 |