JP2003218279A - 回路基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 基板の反りを防止して、信頼性の高い回路基
板を提供する。 【解決手段】 基板１０ａの一方の面に半導体素子の搭
載部と半導体素子と電気的に接続される配線パターンが
設けられるとともに、基板１０ａの他方の面に外部接続
端子を接合するランド１８が設けられ、ランド等の外部
に露出させる部位を除き基板の一方の面と他方の面とが
ソルダーレジスト１６によって被覆された回路基板１０
において、前記基板１０ａの片面あるいは両面のソルダ
ーレジスト１６の表面に、基板の表面に達しない深さ
の、基板の反りを防止する溝２０が設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は回路基板およびその
製造方法に関し、より詳細にはプリント基板における基
板の反りを抑えた回路基板およびその製造方法に関す
る。

【０００２】

【従来の技術】ＢＧＡ（Ball Grid Array)パッケージ等
の半導体素子を搭載する回路基板には樹脂基板を基材と
するプリント基板が一般に使用されている。図７、８お
よび９は従来のプリント基板からなる回路基板の構成を
示す上面図、Ｂ−Ｂ線断面図および底面図である。図７
は、回路基板１０の半導体素子を搭載する面を示し、１
２が半導体素子を搭載するダイアタッチ部、１４が半導
体素子との間でワイヤボンディングされるボンディング
部である。図８に示すように、ダイアタッチ部１２の表
面はソルダーレジスト１６によって被覆され、基板１０
ａの半導体素子を搭載する一方の面では、ダイアタッチ
部１２の周囲のボンディング部１４が配置される領域の
み、基板１０ａの表面が枠状に露出している。

【０００３】一方、図９は基板１０ａで外部接続端子を
接合する他方の面を示し、基板１０ａの表面にランド１
８が配置されている状態を示す。基板１０ａの他方の面
もソルダーレジスト１６によって被覆されるが、外部接
続端子を接合するランド１８が形成された部位について
は円形にランド１８が露出する。

【０００４】このように、従来の半導体素子を搭載する
回路基板では、基板１０ａの外面をソルダーレジスト１
６により被覆して基板１０ａの表面に形成された配線パ
ターン等を保護しているが、基板１０ａの一方の面と他
方の面のソルダーレジスト１６の被覆面積がアンバラン
スとなる等の理由から、回路基板が反るという問題があ
った。とくに、最近の回路基板は、配線パターンが高密
度に形成されていることと、基板１０ａの厚さが薄く基
板１０ａの曲げ強度が低下していることから回路基板が
反りやすい。回路基板に反りが生じると、基板１０ａと
半導体素子との密着性が低下して基板１０ａから半導体
素子が剥離しやすくなるといった問題が生じる。

【０００５】

【発明が解決しようとする課題】上述した回路基板の反
りを防止する方法としては、基板１０ａの一方の面と他
方の面を被覆するソルダーレジスト１６の厚さを調節
し、ソルダーレジスト１６のアンバランスを補うことに
よって反りを防止する方法や、基板の一方の面と他方の
面を被覆するソルダーレジスト１６の被覆面積あるいは
被覆領域を調節して回路基板の反りを防止する方法が考
えられている（特開平9-172104号公報）。しかしなが
ら、基板１０ａの外面を被覆するソルダーレジスト１６
の厚さを調節する方法による場合は、通常なされている
印刷法ではスクリーンの厚さによってソルダーレジスト
の厚さが規制されるため、数ミクロン程度の単位で厚さ
を調節することは困難であり、反り防止を目的として的
確にソルダーレジスト１６の厚さを制御することが難し
いという問題がある。

【０００６】また、基板１０ａの一方の面と他方の面に
おけるソルダーレジスト１６の被覆面積あるいは被覆領
域を調節する方法として、従来は基板１０ａの表面にソ
ルダーレジスト１６を被覆しない露出部を設けて基板１
０ａの一方の面と他方の面におけるソルダーレジスト１
６の被覆面積あるいは被覆領域を調節している。しかし
ながら、基板１０ａの表面に露出部を設けることはソル
ダーレジスト１６によって基板１０ａの表面を保護する
目的からは好ましくない。

【０００７】そこで、本発明はこれらの課題を解決すべ
くなされたものであり、その目的とするところは、ソル
ダーレジストにより基板の表面を確実に被覆して保護す
ることができ、通常の回路基板の製造工程を利用して容
易に回路基板の反りを防止することができ、信頼性の高
い製品として提供することができる回路基板およびその
好適な製造方法を提供するにある。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するために次の構成を備える。すなわち、基板の一方の
面に半導体素子の搭載部と半導体素子と電気的に接続さ
れる配線パターンが設けられるとともに、基板の他方の
面に外部接続端子を接合するランドが設けられ、ランド
等の外部に露出させる部位を除き基板の一方の面と他方
の面とがソルダーレジストによって被覆された回路基板
において、前記基板の片面あるいは両面のソルダーレジ
ストの表面に、基板の表面に達しない深さの、基板の反
りを防止する溝が設けられていることを特徴とする。ま
た、前記溝が、基板の対角線方向に設けられていること
は、平面形状が矩形状に形成される回路基板の場合に、
ソルダーレジストの収縮等によって生じる応力を緩和し
て効果的に基板の反りを防止することができる。なお、
本明細書でソルダーレジストという場合は、回路基板の
外面を被覆して保護する保護膜を形成するための材料あ
るいは保護膜をいうものとする。

【０００９】また、基板の外表面がソルダーレジストに
より被覆され、ソルダーレジストの表面に基板の表面に
達しない深さの、基板の反りを防止する溝が設けられた
回路基板の製造方法であって、基板の表面を感光性を有
するソルダーレジストにより被覆し、前記ソルダーレジ
ストを露光および現像し、次いで、キュアを施して下層
のソルダーレジスト層を形成し、次に、前記下層のソル
ダーレジスト層の表面を感光性を有するソルダーレジス
トにより被覆し、当該ソルダーレジストを露光および現
像して、前記下層のソルダーレジスト層の表面にまで達
する深さの溝を有する上層のソルダーレジスト層を形成
することを特徴とする。また、前記下層のソルダーレジ
スト層を形成する際に、感光性を有するソルダーレジス
トを複数回に分けて被覆し、ソルダーレジストを被覆す
るごとに、露光および現像と、キュアを施して形成する
ことを特徴とする。

【００１０】

【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面にしたがって詳細に説明する。図１、
２および３は、本発明に係る回路基板の一実施形態の構
成を示す平面図、Ａ−Ａ線断面図および底面図である。
本実施形態の回路基板は図７、８、９に示した従来の回
路基板における基本的な構成と変わるものではない。す
なわち、図１は回路基板１０の半導体素子を搭載する面
を示し、１２が半導体素子の搭載部であるダイアタッチ
部、１４がボンディング部である。基板１０ａの表面
は、ダイアタッチ部１２の周囲に枠状に露出する露出部
２２を除いてソルダーレジスト１６によって被覆されて
いる。また、図３に示すように、基板１０ａの他方の面
は、外部接続端子を接合するランド１８が配置されてい
る個々の領域を除いてソルダーレジスト１６によって被
覆されている。なお、回路基板１０は基板１０ａの一方
の面に一端がボンディング部１４に形成された配線パタ
ーンが形成されており、この配線パターンと基板１０ａ
の他方の面に形成されたランド１８とがビア１９を介し
て電気的に接続している。

【００１１】本実施形態の回路基板１０において特徴的
な構成は、基板１０ａの一方の面および他方の面を被覆
するソルダーレジスト１６の表面に回路基板１０の反り
を防止する溝２０を設けたことにある。図１に示す基板
１０ａの一方の面については、露出部２２の外側に露出
部２２を囲むように矩形の枠状に溝２０ａを設け、露出
部２２のコーナー部と基板１０ａのコーナー部とを各々
結ぶ基板１０ａの対角線方向に溝２０ｂを設けている。
溝２０ａ、２０ｂは基板１０ａの中心線に対して対称配
置となる。

【００１２】図２に示すように、溝２０はソルダーレジ
スト１６の表面からソルダーレジスト１６の厚さ方向の
中途位置にまで設けられ、溝２０を設けた部位で基板１
０ａの表面が露出しないように設けたことを特徴とす
る。なお、ボンディング部１４が配置される露出部２２
では、ソルダーレジスト１６の厚さ方向の全体にわたっ
てソルダーレジスト１６が除去され、露出部２２の底面
でボンディング部１４と基板１０ａの表面が露出する。

【００１３】一方、図３に示す基板１０ａの他方の面に
ついては、基板１０ａの中央部に平面形状が矩形の枠状
に溝２０ｃを設け、基板１０ａの対角線方向に溝２０ｄ
を設けている。これらの溝２０ｃ、２０ｄも基板１０ａ
の中心線に対して対称配置となる。なお、実施形態の回
路基板１０では基板１０ａの中央部がランド１８が配置
されていない領域となっていることから、この領域に平
面形状が矩形の枠状に溝２０ｃを設け、ランド１８が対
角線上に配置されていないことからランド１８と干渉し
ない対角線方向に溝２０ｄを設けている。

【００１４】基板１０ａの他方の面に設ける溝２０につ
いても、図２に示すように、ソルダーレジスト１６の表
面からソルダーレジスト１６の厚さ方向の中途位置にま
で設けられ、溝２０を形成した部位で基板１０ａの表面
が露出しないように設けられている。なお、ランド１８
を形成した部位については、ソルダーレジスト１６が厚
さ方向の全体にわたって除去され、ランド１８の表面が
露出する。

【００１５】図１、３に示すように、本実施形態の回路
基板１０では基板１０ａの一方の面と他方の面を各々被
覆するソルダーレジスト１６の表面に、上述した溝２０
を設けたことにより、ソルダーレジスト１６が溝２０に
よって複数の領域に分断され、図７、９に示すように、
ソルダーレジスト１６が基板１０ａの広い領域にわたっ
て一体的に形成されていた場合と比較して、ソルダーレ
ジスト１６が収縮等することによって生じる応力を効果
的に緩和することができ、回路基板１０の反りを抑えて
回路基板１０を平坦な状態に保持することが可能にな
る。

【００１６】ソルダーレジスト１６の表面に設ける溝２
０は、本実施形態で示すように、ソルダーレジスト１６
をいくつかの領域に分断することによってソルダーレジ
スト１６の収縮等により生じる応力を緩和させる作用を
有している。上述した実施形態では回路基板１０の中心
線に対してダイアタッチ部１２、ボンディング部１４、
ランド１８等が対称配置となっていることから、溝２０
も回路基板１０の中心線に対して対称配置となるように
設け、矩形状の基板１０ａについては対角線方向への反
りが生じやすいことから、対角線へ向けて溝２０を形成
している。

【００１７】もちろん、ソルダーレジスト１６に設ける
溝２０の配置は、上記実施形態の例に限らず適宜パター
ンに設定することができる。基板１０ａの一方の面に設
ける溝２０のパターンと基板１０ａの他方の面に設ける
溝２０のパターンは同一のパターンであっても相異する
パターンであってもよく、基板１０ａの両面に設けても
よいし、基板１０ａの片面のみに設けてもよい。また、
基板１０ａに形成される配線パターンの配置等によって
は回路基板１０が必ずしも中心線に対して対称となるよ
うに反るとは限らないから、溝２０を非対称的に配置す
ることももちろん可能である。また、回路基板１０の製
品に応じて、溝２０の配置間隔や配置本数を適宜選択す
ることができる。

【００１８】ソルダーレジスト１６に設ける溝２０はソ
ルダーレジスト１６を厚さ方向に貫通せず、ソルダーレ
ジスト１６の表面側にのみ設けられるから、ソルダーレ
ジスト１６に溝２０を形成する際に、基板１０ａに形成
される配線パターンの配置等によって溝２０の配置が制
限されず、ソルダーレジスト１６によって基板１０ａが
被覆される領域部分においては任意のパターンに設ける
ことができるという利点がある。また、溝２０の深さも
適宜調節することが可能であり、溝２０の配置位置と深
さを調節することにより、回路基板の製品に応じて基板
の反りを最適に抑えることができるように溝２０を設計
することが可能である。

【００１９】以下に、実際の回路基板について、ソルダ
ーレジストに溝を設けた場合と溝を設けない場合につい
て反り量を測定した結果を示す。ガラスエポキシ材から
なる、厚さ０．１ｍｍ、長さ１８７．５ｍｍ、幅４０．
０ｍｍ短冊状に形成され、２７ｍｍ角のパッケージとな
る基板が６個連設された基板を試料とし、平らな定盤上
に試料を置いて、隙間ゲージにより最大の浮き高さを測
定した。基板の表面には図１に示す溝を設け、基板の裏
面には図３に示す溝を設けた。基板の表面で枠状に設け
た溝２０ａは１７．０ｍｍ角、基板の裏面で枠状に設け
た溝２０ｃは７．０ｍｍ角である。

【００２０】表１はソルダーレジストに溝を設けた実施
形態の基板（サンプル数６６）についての測定結果、表
２はソルダーレジストに溝を設けていない従来品（サン
プル数１９８）についての測定結果を示す。

【００２１】

【表１】

【表２】

【００２２】表１、２の測定結果によると、本実施形態
の基板についてはすべて基板の反り量が規格範囲内であ
ったのに対して、従来品の場合は一部規格外のものが生
じている。この測定結果はソルダーレジストに上述した
溝を設けることが、基板の反り防止に有効であることを
示す。

【００２３】図４は、本発明に係る回路基板の製造方法
を示す。図４(a)は、基板１０ａの一方の面にダイアタ
ッチ部１２とボンディング部１４を形成し、基板１０ａ
の他方の面にランド１８を形成した状態を示す。図４で
は回路基板の構成を簡略化して示すため、ボンディング
部１４とランド１８のみを示すが、基板１０ａの両面に
は単層の配線層、あるいは電気的絶縁層を介して複数の
配線層が積層して形成されている。

【００２４】図４(b)は、基板１０ａの表面をソルダー
レジスト１６ａによって被覆した状態を示す。ソルダー
レジスト１６ａは感光性の樹脂からなり、スクリーン印
刷法によって所定の厚さに塗布する。図４(c)は、基板
１０ａを被覆するソルダーレジスト１６ａを露光および
現像して、ボンディング部１４が配置される部位とラン
ド１８を露出させた状態を示す。感光性のソルダーレジ
スト１６ａに対して露光および現像操作を施して、ボン
ディング部１４およびランド１８を露出させる操作は、
従来の回路基板を製造する方法と同様である。

【００２５】図４(d)は、上述した露光および現像操作
によりボンディング部１４とランド１８とをソルダーレ
ジスト１６ａから露出させた後、ソルダーレジスト１６
ａを加熱、キュアして硬化させ、次いで、基板１０ａの
両面をソルダーレジスト１６ｂによって被覆した状態で
ある。ソルダーレジスト１６ｂも感光性の樹脂からな
り、スクリーン印刷法によって基板１０ａに塗布するこ
とにより、ソルダーレジスト１６ａの外表面が被覆され
る。ソルダーレジスト１６ｂを塗布することにより、先
の工程で形成したボンディング部１４とランド１８とが
露出する露出穴の内部にもソルダーレジスト１６ｂが充
填される。

【００２６】図４(e)は、基板１０ａの両面を被覆した
ソルダーレジスト１６ｂに対し露光および現像操作を施
してボンディング部１４およびランド１８を露出させ、
同時に、ソルダーレジスト１６ｂの表面に回路基板の反
り防止用としての溝２０を形成した状態を示す。ソルダ
ーレジスト１６ｂに施す露光操作は、ソルダーレジスト
１６ｂの樹脂材がネガ型かポジ型かによって露光方法は
異なるが、現像によってボンディング部１４およびラン
ド１８が露出し、溝２０が形成されるようにすればよ
い。下層のソルダーレジスト１６ａは、図４(c)に示す
工程において、加熱、キュアされて硬化しているから、
ソルダーレジスト１６ｂを露光および現像することによ
り、ボンディング部１４とランド１８については外部に
露出するものの、溝２０は下層のソルダーレジスト１６
ａの表面に達する位置で深さが規制され、溝２０の内底
面で下層のソルダーレジスト１６ａの表面が露出する。

【００２７】ソルダーレジスト１６ｂを露光および現像
した後、加熱、キュアして上層のソルダーレジスト１６
ｂを硬化させ、回路基板１０の最外面のソルダーレジス
ト１６の表面に反り防止用の溝２０が形成された回路基
板を得る。本実施形態の回路基板の製造方法によれば、
ソルダーレジスト１６の表面に形成する溝２０の深さ
は、上層のソルダーレジスト１６ｂの厚さによって決め
られる。したがって、上層のソルダーレジスト１６ｂの
厚さを適宜調節することによって溝２０の深さを調節す
ることができる。

【００２８】ソルダーレジスト１６の表面に形成する溝
２０を設計する場合は、溝２０の平面的なパターン、溝
２０の幅および深さ寸法を設定することになる。本発明
に係る回路基板の製造方法では、感光性のソルダーレジ
スト１６を使用して露光および現像によって溝２０を形
成するから、溝２０の平面的なパターンおよび幅寸法に
ついてはソルダーレジスト１６に対する露光パターンを
選択することによって任意に設定することが可能であ
る。また、溝２０の深さ寸法については、上述したよう
に、溝２０を形成しようとするソルダーレジスト層の厚
さを調節することによって制御することができる。

【００２９】図４に示した例は、上層のソルダーレジス
ト１６ｂに溝２０を形成した例であるが、溝２０を形成
する際に、２層以上のソルダーレジスト層に連通させて
形成することも可能である。すなわち、溝２０を形成し
た下層のソルダーレジスト層の表面に、さらにソルダー
レジストを塗布し、当該ソルダーレジストに対し露光す
る際に、下層のソルダーレジスト層に設けた溝２０の配
置と同配置で露光することにより、積層したソルダーレ
ジスト層間で溝２０を連通させて形成することができ
る。溝２０の深さがある程度以上必要とするような場合
にはこのような方法が利用できる。

【００３０】また、製品によっては基板の表面に形成す
るソルダーレジスト層をある程度厚く形成する場合があ
るが、このような場合には、何回かに分けてソルダーレ
ジストを印刷し、ソルダーレジスト層を積層して形成す
る。この場合、ボンディング部１４あるいはランド１８
等の外部に露出させる部分については、下層のソルダー
レジスト層に設ける露出穴と連通するように、各ソルダ
ーレジスト層を露光および現像すればよい。回路基板１
０の反り量は、基板１０ａを被覆するソルダーレジスト
層の厚さやソルダーレジスト層の層数によって変動する
から、これらのソルダーレジスト層の設計とともに、溝
２０を設計するのがよい。

【００３１】図５、６はソルダーレジスト１６の表面に
形成する溝２０の他のパターン例として、ソルダーレジ
スト１６の表面に網目状に溝２０を形成した例である。
図５は半導体素子を搭載する面側、図６はランド１８を
形成した面側を示す。このように、ソルダーレジスト１
６の表面には適宜パターンで溝２０を形成することがで
きる。

【００３２】本発明は、基板の外面を被覆するソルダー
レジストの表面に基板の反り防止用として溝２０を設け
ることを特徴とするものであり、基板に形成する配線パ
ターンやダイアタッチ部１２、ボンディング部１４、ラ
ンド１８等の構成についてはとくに限定されるものでは
ない。上記実施形態では半導体素子とボンディング部１
４とをワイヤボンディングによって電気的に接続してい
るが、ワイヤボンディング接続以外の、フリップチップ
接続等によって半導体素子を搭載する回路基板について
もまったく同様に適用することができる。このように、
本発明は基板の外面をソルダーレジスト等の保護膜によ
って被覆する構成を有する回路基板について適用するこ
とができるものである。

【００３３】

【発明の効果】本発明に係る回路基板によれば、上述し
たように、基板の外表面を被覆するソルダーレジストの
表面に溝を設けることによって容易に基板の反りを防止
することができる。溝を形成した部分では基板の表面は
露出しないから、製品に応じて最適なパターンに溝を形
成して回路基板の反りを抑える設計とすることができ
る。また、本発明方法によれば、基板の表面にまで達し
ない深さに簡単に溝を形成することができる等の著効を
奏する。

【図面の簡単な説明】

【図１】回路基板の一実施形態の構成を示す平面図であ
る。

【図２】回路基板の断面図である。

【図３】回路基板の底面図である。

【図４】回路基板の製造方法を示す説明図である。

【図５】回路基板の他の実施形態の構成を示す平面図で
ある。

【図６】回路基板の底面図である。

【図７】従来の回路基板の構成を示す平面図である。

【図８】従来の回路基板の断面図である。

【図９】従来の回路基板の底面図である。

【符号の説明】

１０ 回路基板 １０ａ 基板 １２ ダイアタッチ部 １４ ボンディング部 １６、１６ａ、１６ｂ ソルダーレジスト １８ ランド ２０、２０ａ、２０ｂ、２０ｃ、２０ｄ 溝 ２２ 露出部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基板の一方の面に半導体素子の搭載部と
   半導体素子と電気的に接続される配線パターンが設けら
   れるとともに、基板の他方の面に外部接続端子を接合す
   るランドが設けられ、ランド等の外部に露出させる部位
   を除き基板の一方の面と他方の面とがソルダーレジスト
   によって被覆された回路基板において、 前記基板の片面あるいは両面のソルダーレジストの表面
   に、基板の表面に達しない深さの、基板の反りを防止す
   る溝が設けられていることを特徴とする回路基板。
2. 【請求項２】 前記溝が、基板の対角線方向に設けられ
   ていることを特徴とする請求項１記載の回路基板。
3. 【請求項３】 基板の外表面がソルダーレジストにより
   被覆され、ソルダーレジストの表面に基板の表面に達し
   ない深さの、基板の反りを防止する溝が設けられた回路
   基板の製造方法であって、 基板の表面を感光性を有するソルダーレジストにより被
   覆し、前記ソルダーレジストを露光および現像し、次い
   で、キュアを施して下層のソルダーレジスト層を形成
   し、 次に、前記下層のソルダーレジスト層の表面を感光性を
   有するソルダーレジストにより被覆し、当該ソルダーレ
   ジストを露光および現像して、前記下層のソルダーレジ
   スト層の表面にまで達する深さの溝を有する上層のソル
   ダーレジスト層を形成することを特徴とする回路基板の
   製造方法。
4. 【請求項４】 下層のソルダーレジスト層を形成する際
   に、感光性を有するソルダーレジストを複数回に分けて
   被覆し、ソルダーレジストを被覆するごとに、露光およ
   び現像と、キュアを施して形成することを特徴とする請
   求項３記載の回路基板の製造方法。