KR100797230B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100797230B1
KR100797230B1 KR1020070025783A KR20070025783A KR100797230B1 KR 100797230 B1 KR100797230 B1 KR 100797230B1 KR 1020070025783 A KR1020070025783 A KR 1020070025783A KR 20070025783 A KR20070025783 A KR 20070025783A KR 100797230 B1 KR100797230 B1 KR 100797230B1
Authority
KR
South Korea
Prior art keywords
wiring
resin film
semiconductor
semiconductor element
semiconductor device
Prior art date
Application number
KR1020070025783A
Other languages
English (en)
Other versions
KR20070048668A (ko
Inventor
마사히로 세끼구찌
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20070048668A publication Critical patent/KR20070048668A/ko
Application granted granted Critical
Publication of KR100797230B1 publication Critical patent/KR100797230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 과제는 반도체 웨이퍼를 일괄적으로 가공하는 것이 가능하고, 반도체 웨이퍼를 배선용 수지 필름에 끼워 넣음으로써 기재로서 취급할 수 있고, 따라서 생산성의 향상이 가능한 반도체 장치 및 그 제조 방법을 제공하는 것이다.
반도체 소자(1)를 끼워 넣는 제1 및 제2 배선용 수지 필름(3, 3a)과, 상기 반도체 소자를 끼워 넣은 제1 및 제2 배선용 수지 필름의 노출된 표면에 각각 형성된 배선 패턴(4, 4a)과, 상기 제2 배선용 수지 필름의 배선 패턴의 노출된 표면에 형성된 외부 접속 단자(8)를 갖는다. 제1 배선용 수지 필름에 형성된 배선 패턴(4)은 반도체 소자와 접속 배선(5)에 의해 전기적으로 접속되어 있고, 제2 배선용 수지 필름에 형성된 배선 패턴(4a)은 제1 배선용 수지 필름에 형성된 배선 패턴(4)과 접속 배선(6)에 의해 전기적으로 접속되어 있다.
반도체 소자, 수지 필름, 배선 패턴, 외부 접속 단자, 접속 배선

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도1은 본 발명의 일실시예인 제1 실시예를 설명하는 다이싱한 반도체 웨이퍼를 탑재한 점착 시트의 사시도 및 이 점착 시트를 연신한 상태의 사시도.
도2는 제1 실시예의 반도체 장치를 제조하는 공정 단면도.
도3은 제1 실시예의 반도체 장치를 제조하는 공정 단면도.
도4는 제1 실시예의 반도체 장치를 제조하는 공정 단면도.
도5는 제1 실시예의 반도체 장치의 단면도.
도6은 본 발명의 일실시예인 제2 실시예의 반도체 장치의 단면도.
도7은 본 발명의 일실시예인 제3 실시예의 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 소자
2 : 점착 시트
3, 3a, 3', 3'a : 배선용 수지 필름
4, 4a, 4', 4'a : 배선 패턴
5, 6 : 접속 배선
7, 7a : 절연막
8 : 외부 접속 단자
8a : 내부 접속 단자
[문헌 1] 일본 특허 공개 제2000-21906호 공보
본 발명은 배선 기판으로서 이용되는 배선용 수지 필름을 사용하여 반도체 웨이퍼를 일괄적으로 가공하는 것이 가능한 반도체 장치 및 그 제조 방법에 관한 것이다.
종래의 배선 기판에 탑재된 반도체 소자로 이루어지는 반도체 장치의 제조 방법은 다이싱을 행한 실리콘 등의 반도체 웨이퍼로부터 반도체 소자를 1소자마다 픽업하여, 배선 패턴이 형성된 필름 기판 혹은 프린트 배선 기판 등의 배선 기판에 탑재하는 것이 일반적이다. 예를 들어, 플립 칩 접속을 행하는 반도체 장치(FC-BGA)는 배선 패턴 형성이 실시된 기재(基材) 상에 스터드 범프를 형성한 반도체 소자를 1소자마다 플립 칩 접속을 행한다. 이와 같은 종래의 반도체 패키지의 제조 방법에서는 1소자마다 반도체를 취급하므로, 생산성이 낮고, 그 핸드링에도 문제가 생긴다.
또한, 종래의 웨이퍼 레벨에 의한 반도체 패키지의 제조 방법에 있어서, 웨이퍼 레벨의 CSP를 예로 들 수 있지만, 이 때의 패키지의 외형 사이즈는 반도체 소자의 외형 사이즈에 의존하므로, 배선 프로세스의 변경 등에 의해 반도체 소자의 외형 사이즈가 변할 때마다 패키지 사이즈에 영향을 미치게 하는 문제가 생긴다.
또한, 종래의 반도체 소자를 탑재하는 배선 기판에는 빌드 업 기판이 알려져 있다. 빌드 업 기판은 유리 섬유 부직포에 에폭시 등의 수지를 함침시켜 이루어지는 절연 기판의 표리 양면에 적어도 1층의 빌드 업층이 실시되어 있다. 빌드 업층에는 적절한 배선 패턴과 접속 배선이 설치되어 있어, 빌드 업 기판에 탑재된 반도체 소자와 빌드 업 기판에 부착된 외부 접속 단자를 전기적으로 접속하고 있다. 빌드 업층에는 예를 들어 ABF라 약칭되는 배선용 수지 필름을 이용하고 있다. 이러한 종래의 배선 기판을 반도체 장치에 이용하면, 반도체 장치가 두꺼워져 박형화를 추구할 필요가 있는 반도체 장치에 있어서는 해결해야 할 문제가 있는 구조이다.
특허문헌 1에는 소자가 형성된 기판 이면에 지지 부재를 점착하고, 기판을 소자마다 절단 후 지지 기판을 인장 소자 사이에 간극을 마련한 상태에서 일괄적으로 수지 밀봉한다. 상기 절단 흔적을 따라 다시 절단하여 소자마다 분리한다.
[특허문헌 1] 일본 특허 공개 제2000-21906호 공보
본 발명은 이와 같은 사정에 의해 이루어진 것으로, 실리콘 등의 반도체 웨이퍼를 일괄적으로 가공하는 것이 가능하고, 또한 반도체 웨이퍼를 배선용 수지 필름에 끼워 넣음으로써 기재로서 취급할 수 있고, 따라서 생산성의 향상이 가능한 반도체 장치 및 그 제조 방법을 제공한다.
본 발명의 반도체 장치의 일형태는 반도체 소자와, 상기 반도체 소자를 끼워 넣는 제1 및 제2 배선용 수지 필름과, 상기 반도체 소자를 끼워 넣은 제1 및 제2 배선용 수지 필름의 노출된 표면에 각각 형성된 배선 패턴과, 상기 제2 배선용 수지 필름의 배선 패턴의 노출된 표면에 형성된 외부 접속 단자를 구비하고, 상기 제1 배선용 수지 필름에 형성된 배선 패턴은 상기 반도체 소자와 전기적으로 접속되어 있고, 상기 제2 배선용 수지 필름에 형성된 배선 패턴은 상기 제1 배선용 수지 필름에 형성된 배선 패턴과 전기적으로 접속되어 있는 것을 특징으로 하고 있다.
본 발명의 반도체 장치의 제조 방법의 일형태는 다이싱되어 복수의 반도체 소자로 분리되어 있는 반도체 웨이퍼를 다이싱 방향에 대해 수직 방향으로 신축이 가능한 점착 시트 상에 탑재하는 공정과, 상기 점착 시트에 텐션을 가하여 상기 반도체 소자 사이에 간극을 형성하는 공정과, 상기 점착 시트 상의 반도체 웨이퍼에 상면으로부터 제1 배선용 수지 필름을 부착하여 이를 경화시키는 공정과, 상기 점착 시트를 상기 반도체 웨이퍼로부터 제거하고 이 점착 시트를 제거한 면에 제2 배선용 수지 필름을 부착하여 이를 경화시키는 공정과, 상기 제1 및 제2 배선용 수지 필름의 노출되어 있는 표면에 도전박을 부착하고, 이를 에칭 처리하여 각각의 표면에 배선 패턴을 형성하는 공정과, 상기 제1 배선용 수지 필름의 표면에 형성된 배선 패턴을 상기 제1 배선용 수지 필름에 형성된 관통 구멍 내에 매립된 접속 배선에 의해 상기 반도체 소자에 전기적으로 접속하는 공정과, 상기 제2 배선용 수지 필름의 표면에 형성된 배선 패턴을 상기 제1 및 제2 배선용 수지 필름에 형성된 관통 구멍 내에 매립된 접속 배선에 의해 상기 제1 배선용 수지 필름의 표면에 형성 된 배선 패턴에 전기적으로 접속하는 공정과, 상기 제2 배선용 수지 필름의 배선 패턴의 표면에 외부 접속 단자를 접속하는 공정을 구비한 것을 특징으로 하고 있다.
본 발명은 반도체 패키지의 제조 방법에 있어서, 실리콘 웨이퍼를 일괄 가공하는 것을 특징으로 하고, 실리콘 웨이퍼를 상하로부터 배선용 수지 필름에 끼워 넣음으로써 반도체 소자 매립 기재를 형성하는 것을 특징으로 하고 있다. 또한, 본 발명은 반도체 웨이퍼를 배선용 수지 필름에 끼워 넣을 때에 반도체 웨이퍼를 탑재하고 있는 점착 시트에 텐션을 가함으로써 소자 사이에 간극을 마련하고, 도통을 얻기 위한 관통 구멍 등을 형성하는 영역 확보하는 것을 특징으로 한다. 실리콘 등의 반도체 웨이퍼를 배선용 수지 필름에 끼워 넣음으로써 통상의 필름 기재와 다른 점이 없는 상태로 취급하는 것이 가능해지고, 또한 실리콘 등에 대해 상하 대칭 구조가 되므로 열팽창 등의 견지로부터 유리한 구조가 된다. 또한, 반도체 웨이퍼를 일괄적으로 취급하기 위해 생산성의 향상이 가능해진다.
이하, 실시예를 참조하여 발명의 실시 형태를 설명한다.
[제1 실시예]
우선, 도1 내지 도5를 참조하여 제1 실시예를 설명한다.
도1은 다이싱한 반도체 웨이퍼를 탑재한 점착 시트의 사시도 및 이 점착 시트를 연신한 상태의 사시도, 도2 내지 도4는 본 실시예의 반도체 장치를 제조하는 공정 단면도, 도5는 이 공정에 의해 형성된 반도체 장치의 단면도이다. 도5에 도시한 바와 같이, 예를 들어 실리콘 반도체로 이루어지고, 두께가 예를 들어 60 ㎛ 정도인 칩 형상의 반도체 소자(1)는 제1 및 제2 배선용 수지 필름(3, 3a) 사이에 끼어 피복되어 있다. 배선용 수지 필름은 빌드 업 배선 기판의 코어 기판의 표면에 설치된 배선 패턴이 형성된 빌드 업층에 이용되는 재료로, 에폭시계의 열경화성 수지 필름이 그 일예이다. 제1 및 제2 배선용 수지 필름 표면에는 각각 랜드 등을 포함하는 배선 패턴(4, 4a)이 설치되어 있다.
제1 배선용 수지 필름(3)의 표면에 마련된 배선 패턴(4)은 반도체 소자(1) 표면에 형성되고, 반도체 소자(1)의 내부 회로(도시하지 않음)와 전기적으로 접속된 접속 전극(도시하지 않음)은 제1 배선용 수지 필름에 형성된 관통 구멍에 매립된 도금층 등으로 이루어지는 접속 배선(6)에 의해 전기적으로 접속되어 있다. 제1 및 제2 배선용 수지 필름(3, 3a)에 설치된 배선 패턴(4, 4a)은 이들 배선용 수지 필름을 통해 형성된 관통 구멍에 매립된 도금층 등으로 이루어지는 접속 배선(6)을 거쳐서 전기적으로 접속되어 있다. 제2 배선용 수지 필름(3a)의 배선 패턴(4a)의 접속 전극 부분에는 땜납 볼 등의 외부 접속 단자(8)가 형성되어 있다. 외부 접속 단자(8)는 배선 패턴(4, 4a)을 거쳐서 반도체 소자(1)의 내부 회로에 전기적으로 접속되어 있다. 외부 접속 단자(8)를 제외하고 배선 패턴(4, 4a)을 피복하도록 제1 및 제2 배선용 수지 필름(3, 3a) 표면에 레지스트 등의 절연막(7, 7a)이 형성되어 있다.
본 실시예의 반도체 장치는 이상과 같이 배선용 수지 필름에 반도체 소자를 끼워 넣음으로써 새로운 구조의 패키지를 얻을 수 있어 한층 반도체 장치의 박형화가 가능해진다.
다음에, 본 실시예의 제조 공정을 설명한다.
도1의 (a)는 소자 형성 프로세스를 종료한, 예를 들어 6 내지 8인치 정도의 실리콘 웨이퍼(반도체 웨이퍼)를 합성 수지 등의 점착 시트(1) 상에 부착하고, 다이싱 라인을 따라 다이싱을 행하여 각각의 반도체 소자(칩)로 분할된 상태에 있다. 점착 시트(1)는 반도체 웨이퍼를 반도체 소자의 다이싱 방향에 대해 수직 방향으로 신축 가능하다. 다음에, 도1의 (b)에 도시한 바와 같이, 점착 시트(1)에 화살표의 방향으로 이차원적으로 텐션을 가하여 반도체 소자 사이에 간극을 형성한다. 이 때의 간극은 배선용 수지 필름에 의해 반도체 웨이퍼를 끼워 넣었을 때에 상하면이 관통 구멍에 의해 도통이 될 정도의 공간을 확보하도록 마련한다. 또한, 텐션을 적절하게 제어함으로써 간극 폭을 조절할 수 있다.
다음에, 도2를 참조하여 텐션을 가한 점착 시트 상에 배선용 수지 필름을 부착하는 공정을 설명한다. 도2는 도1의 (b)의 A-A'선을 따르는 부분의 단면도이고, 반도체 소자 사이에 간극이 마련되어 있다[도2의 (a)]. 점착 시트(2)의 반도체 소자(1)가 부착되어 있는 면에 20 내지 30 ㎛ 두께 정도의 제1 배선용 수지 필름(3)을 부착한다. 이 상태에서 반도체 소자(1) 표면은 제1 배선용 수지 필름(3)에 의해 피복되어 있다. 또한 배선용 수지 필름은 가열되어 경화되어 있다[도2의 (b)]. 따라서, 반도체 소자(1)는 제1 배선용 수지 필름(3)에 지지되어 있다. 이 상태에서 반도체 웨이퍼로부터 점착 시트(2)를 박리한다[도2의 (c)]. 그 후, 점착 시트(2)를 박리하여 반도체 소자(1)가 노출되어 있는 제1 배선용 수지 필름(3)에 제2 배선용 수지 필름(3a)을 부착하고, 그 후 가열하여 제2 배선용 수지 필름(3a)을 경 화시킨다[도2의 (d)]. 제2 배선용 수지 필름(3a)은 제1 배선용 수지 필름(3)과 같은 재질의 재료라도 좋고, 달라도 좋다.
다음에, 도3 및 도4를 참조하여 배선용 수지 필름에의 회로 형성 공정을 설명한다. 도3 및 도4는 회로 형성을 행하고, 외부 접속 단자를 부착할 때까지의 공정을 설명하는 단면도이다. 우선, 도전박으로서, 예를 들어 동박을 제1 및 제2 배선용 수지 필름이 노출되어 있는 표면에 부착하고, 이를 에칭 등에 의해 패터닝하여 제1 배선용 수지 필름(3)의 표면 상에 배선 패턴(4)을 형성하고, 제2 배선용 수지 필름(3a)의 표면 상에 배선 패턴(4a)을 형성한다[도3의 (a)]. 그 후, 배선 패턴(4), 제1 배선용 수지 필름(3) 및 반도체 소자(1)의 표면에 형성되어 반도체 소자의 내부 회로와 전기적으로 접속된 알루미늄 등으로 이루어지는 접속 전극(패드)(도시하지 않음)을 레이저에 의해 개구하여, 제1 배선용 수지 필름(3)에 관통 구멍을 형성하여 패드를 노출시킨다. 그리고, 이 관통 구멍 내에 도금 처리를 실시하여 배선 패턴(4)과 반도체 소자의 패드를 전기적으로 접속하는 접속 배선(5)을 형성한다[도3의 (b)]. 다음에, 배선 패턴(4, 4a)이 도통하도록, 예를 들어 드릴 등에 의해 제1 및 제2 배선용 수지 필름(3, 3a)을 관통하여 관통 구멍을 형성한다. 그 후, 이 관통 구멍 내에 도금 처리를 실시하여 배선 패턴(4, 4a)을 전기적으로 접속하는 접속 배선(6)을 형성한다[도3의 (c)].
다음에, 외부 접속 단자 형성 영역을 제외하고 배선 패턴(4, 4a)을 피복하도록 제1 및 제2 배선용 수지 필름(3, 3a) 표면에 레지스트 등의 절연막(7, 7a)을 형성한다[도3의 (d)]. 다음에, 제2 배선용 수지 필름(3a) 상에 마련된 배선 패 턴(4a)의 외부 접속 단자 형성 영역에 땜납 볼 등의 외부 접속 단자(8)를 접속한다. 이와 같이 하여, 웨이퍼 형상의 패키지가 형성되었다(도4). 도4에 있어서, 완성된 하나의 반도체 장치는 점선으로 둘러싸인 영역으로 나타낸 부분이다. 이 웨이퍼 형상의 패키지를 반도체 소자마다 패키지 다이싱하여 복수의 반도체 장치로 분할한다. 도5는 분할 후의 반도체 장치의 단면도를 도시한 것이다.
이상, 본 실시예의 방법에 따르면, 실리콘 등의 반도체 웨이퍼를 일괄적으로 가공하는 것이 가능하고, 또한 배선용 수지 필름에 의해 끼워 넣음으로써 기재로서 취급하는 것이 가능해져 생산성의 향상에 이바지한다. 또한, 실리콘 웨이퍼를 배선용 수지 필름에 끼워 넣을 때에, 소자 사이에 간극을 마련함으로써 패키지의 외형 형상이 반도체 소자의 외형에 의존하는 일이 없다.
[제2 실시예]
다음에, 도6을 참조하여 제2 실시예를 설명한다.
본 실시예의 반도체 장치에서는 반도체 소자를 수납한 패키지를 복수 적층한 구조에 특징을 구비하고 있다. 도6은 본 실시예에서 설명하는 반도체 장치의 단면도이다. 본 실시예에서는 2개의 반도체 소자가 설치된 패키지를 적층한 반도체 장치를 설명하지만, 패키지의 적층수는 3층 이상이라도 가능하다. 본 실시예에서는 패키지(A) 상에 패키지(B)가 적층되어 있다.
도6에 도시한 바와 같이 패키지(A)는, 예를 들어 실리콘 반도체로 이루어지고, 두께가 예를 들어 60 ㎛ 정도인 칩 형상의 반도체 소자(1)를 갖고, 이 반도체 소자(1)는 제1 및 제2 배선용 수지 필름(3, 3a) 사이에 끼어 피복되어 있다. 배선 용 수지 필름은 빌드 업 배선 기판의 코어 기판의 표면에 마련된 배선 패턴이 형성된 빌드 업층에 이용되는 재료로, 에폭시계의 열경화성 수지 필름이 그 일예이다. 제1 및 제2 배선용 수지 필름 표면에는 각각 랜드 등을 포함하는 배선 패턴(4, 4a)이 설치되어 있다.
제1 배선용 수지 필름(3)의 표면에 설치된 배선 패턴(4)은 반도체 소자(1) 표면에 형성되고, 반도체 소자(1)의 내부 회로(도시하지 않음)와 전기적으로 접속된 접속 전극(도시하지 않음)은 제1 배선용 수지 필름에 형성된 관통 구멍에 매립된 도금층 등으로 이루어지는 접속 배선(6)에 의해 전기적으로 접속되어 있다. 제1 및 제2 배선용 수지 필름(3, 3a)에 설치된 배선 패턴(4, 4a)은 이들 배선용 수지 필름을 통해 형성된 관통 구멍에 매립된 도금층 등으로 이루어지는 접속 배선(6)을 거쳐서 전기적으로 접속되어 있다. 제2 배선용 수지 필름(3a)의 배선 패턴(4a)의 접속 전극 부분에는 땜납 볼 등의 외부 접속 단자(8)가 형성되어 있다. 외부 접속 단자(8)는 배선 패턴(4, 4a)을 거쳐서 반도체 소자(1)의 내부 회로에 전기적으로 접속되어 있다. 외부 접속 단자(8)를 제외하고 배선 패턴(4, 4a)을 피복하도록 제1 및 제2 배선용 수지 필름(3, 3a) 표면에 레지스트 등의 절연막(7, 7a)이 형성되어 있다.
또한, 패키지(A)에 적층되는 패키지(B)는 패키지(A)와 같은 구조 및 재료라도 좋고, 달라도 좋다. 그러나, 이용되는 반도체 소자(1')가 제1 및 제2 배선용 수지 필름(3', 3'a)에 의해 끼어 있는 구조를 갖고 있는 점에서는 양자는 일치하고 있다. 패키지(B)는 제2 배선용 수지 필름(3'a)의 절연막(7'a)으로 피복된 배선 패 턴(4'a)에 땜납 볼 등의 내부 접속 단자(8a)가 형성되고, 제1 배선용 수지 필름(3)의 배선 패턴(4')에 절연막(7')으로 피복되지 않는 랜드 영역(9)이 형성되어 있다.
본 실시예에서는, 필요에 따라서 다시 적층할 수 있다. 그 때, 3층째의 내부 접속 단자는 2층째의 배선 패턴(4')의 랜드 영역(9)에 접속된다.
본 실시예의 반도체 장치는 이상과 같이 배선용 수지 필름에 반도체 소자를 끼워 넣음으로써 새로운 구조의 패키지를 얻을 수 있으므로, 한층 반도체 장치의 박형화가 가능해지고, 다층으로 적층함으로써 고밀도화가 가능해진다.
[제3 실시예]
다음에, 도7을 참조하여 제3 실시예를 설명한다.
본 실시예에서는 복수의 배선용 수지 필름과 복수의 배선용 수지 필름 사이에 반도체 소자를 끼우는 구조에 특징이 있다. 도7은 본 실시예에서 설명하는 반도체 장치의 단면도이다. 이 배선용 수지 필름을 이용한 패키지는 종래의 빌드 업 배선 기판과 같이 다층으로 적층되는 것이 가능하다.
도7에 도시한 바와 같이 반도체 장치는, 예를 들어 실리콘 반도체로 이루어지고, 두께가 예를 들어 60 ㎛ 정도인 칩 형상의 반도체 소자(1)를 갖고, 이 반도체 소자(1)는 제1 및 제2 배선용 수지 필름(3, 3a) 사이에 끼어 피복되어 있다. 배선용 수지 필름은 빌드 업 배선 기판의 코어 기판의 표면에 설치된 배선 패턴이 형성된 빌드 업층에 이용되는 재료로, 에폭시계의 열경화성 수지 필름이 그 일예이다.
제1 배선용 수지 필름(3)은 반도체 소자(1)를 직접 피복하는 제1 층(3b) 및 제1 층(3b)을 피복하는 제2 층(3c)으로 이루어지고, 제2 배선용 수지 필름(3a)은 반도체 소자(1)를 직접 피복하는 제1 층(3d) 및 제1 층(3d)을 피복하는 제2 층(3e)으로 이루어진다. 이들 배선용 수지 필름에는 각각 배선 패턴이 형성되고, 이들을 거쳐서 반도체 소자(1)의 내부 회로와 외부 접속 단자(8)가 전기적으로 접속되어 있다. 제1 배선용 수지 필름의 제1 층(3b) 및 제2 층(3c), 제2 배선용 수지 필름의 제1 층(3d) 및 제2 층(3e)에는 각각 배선 패턴(4b, 4c, 4d, 4e)이 설치되어 있다.
제1 배선용 수지 필름 및 제2 배선용 수지 필름을 관통하여 형성된 관통 구멍에 매립된 접속 배선(6a)에 의해 전기적으로 접속되어 있다. 배선 패턴(4c) 및 배선 패턴(4b)은 제1 배선용 수지 필름의 제1 층(3b) 및 제2 배선용 수지 필름의 제1 층(3d)을 관통하여 형성된 관통 구멍에 매립된 접속 배선(5b)에 의해 전기적으로 접속되어 있다. 배선 패턴(4d) 및 배선 패턴(4e)은 제2 배선용 수지 필름의 제2 층(3e)에 형성된 접속 배선(5a)에 의해 전기적으로 접속된다.
배선 패턴(4b) 및 반도체 소자(1)에 형성된 접속 전극(10)은 제1 배선용 수지 필름의 제1 층(3b)에 형성된 접속 배선(5c)에 의해 전기적으로 접속된다. 제1 및 제2 배선용 수지 필름 표면은 절연막(7, 7a)에 의해 피복 보호되어 있다. 제2 배선용 수지 필름(3a)의 배선 패턴(4a)의 접속 전극 부분에는 땜납 볼 등의 외부 접속 단자(8)가 형성되어 있다. 외부 접속 단자(8)는 배선 패턴(4, 4a)을 거쳐서 반도체 소자(1)의 내부 회로에 전기적으로 접속되어 있다. 외부 접속 단자(8)를 제외하고 배선 패턴을 피복하도록 제1 및 제2 배선용 수지 필름(3, 3a) 표면에 레 지스트 등의 절연막(7, 7a)이 형성되어 있다.
본 실시예의 반도체 장치는 이상과 같이 배선용 수지 필름에 반도체 소자를 끼워 넣음으로써 새로운 구조의 패키지를 얻을 수 있어, 한층 반도체 장치의 박형화가 가능해진다. 또한, 본 실시예의 방법에 따르면, 실리콘 등의 반도체 웨이퍼를 일괄적으로 가공하는 것이 가능하고, 또한 배선용 수지 필름에 의해 끼워 넣음으로써 기재로서 취급하는 것이 가능해져 생산성의 향상에 이바지한다. 또한, 실리콘 웨이퍼를 배선용 수지 필름에 끼워 넣을 때에, 소자 사이에 간극을 마련함으로써 패키지의 외형 형상이 반도체 소자의 외형에 의존하는 일이 없다.
본 발명은 배선용 수지 필름에 반도체 소자를 끼워 넣음으로써 새로운 구조의 패키지를 얻을 수 있어 더욱 반도체 장치의 박형화가 가능해진다. 또한, 반도체 웨이퍼를 일괄적으로 가공하는 것이 가능해지고, 또한 배선용 수지 필름에 끼워 넣음으로써 기재로서 취급할 수 있고, 그 결과 생산성의 향상이 가능해진다. 또한, 반도체 웨이퍼를 배선용 수지 필름에 끼워 넣을 때에 소자 사이에 간극을 마련할 수 있고, 그 결과 패키지의 외형 형상이 반도체 소자의 외형에 의존하는 일이 없다.

Claims (3)

  1. 반도체 소자와,
    점착층 없이 상기 반도체 소자를 끼워 넣는 제1 및 제2 배선용 수지 필름과,
    상기 반도체 소자를 끼워 넣은 제1 및 제2 배선용 수지 필름의 노출된 표면에 각각 형성된 배선 패턴과,
    상기 제2 배선용 수지 필름의 배선 패턴의 노출된 표면에 형성된 외부 접속 단자를 구비하고,
    상기 제1 배선용 수지 필름에 형성된 배선 패턴은 상기 반도체 소자와 전기적으로 접속되어 있고, 상기 제2 배선용 수지 필름에 형성된 배선 패턴은 상기 제1 배선용 수지 필름에 형성된 배선 패턴과 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1 배선용 수지 필름에 형성된 배선 패턴과 상기 제2 배선용 수지 필름에 형성된 배선 패턴은, 상기 제1 및 제2 배선용 수지 필름에 형성된 관통 구멍에 매립된 접속 배선에 의해 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제1 배선용 수지 필름 표면에 형성된 배선 패턴은 상기 제1 배선용 수지 필름에 형성된 관통 구멍 내에 형성된 접속 배선에 의해 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
KR1020070025783A 2004-09-30 2007-03-16 반도체 장치 KR100797230B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00286368 2004-09-30
JP2004286368A JP2006100666A (ja) 2004-09-30 2004-09-30 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090884A Division KR100731234B1 (ko) 2004-09-30 2005-09-29 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070048668A KR20070048668A (ko) 2007-05-09
KR100797230B1 true KR100797230B1 (ko) 2008-01-23

Family

ID=36124739

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050090884A KR100731234B1 (ko) 2004-09-30 2005-09-29 반도체 장치의 제조 방법
KR1020070025783A KR100797230B1 (ko) 2004-09-30 2007-03-16 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050090884A KR100731234B1 (ko) 2004-09-30 2005-09-29 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (2) US20060071343A1 (ko)
JP (1) JP2006100666A (ko)
KR (2) KR100731234B1 (ko)
CN (1) CN100380653C (ko)
TW (1) TWI266375B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
KR100967642B1 (ko) * 2007-12-28 2010-07-07 주식회사 동부하이텍 반도체 칩 패키지
JP4538058B2 (ja) * 2008-03-28 2010-09-08 株式会社東芝 集積半導体装置及び集積３次元半導体装置
JP5982760B2 (ja) * 2011-09-07 2016-08-31 富士通株式会社 電子デバイス及びその製造方法
US20130119538A1 (en) * 2011-11-16 2013-05-16 Texas Instruments Incorporated Wafer level chip size package
EP2903021A1 (en) * 2014-01-29 2015-08-05 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
CN111003682A (zh) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 电子封装件及其制法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021906A (ja) * 1998-06-30 2000-01-21 Sony Corp 半導体チップの製造方法
US6428641B1 (en) * 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
JP3504543B2 (ja) * 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP2003273145A (ja) * 2002-03-12 2003-09-26 Sharp Corp 半導体装置
JP3740469B2 (ja) * 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN100380653C (zh) 2008-04-09
JP2006100666A (ja) 2006-04-13
KR100731234B1 (ko) 2007-06-22
KR20060051783A (ko) 2006-05-19
TWI266375B (en) 2006-11-11
US20060071343A1 (en) 2006-04-06
TW200625476A (en) 2006-07-16
KR20070048668A (ko) 2007-05-09
CN1755927A (zh) 2006-04-05
US20090124048A1 (en) 2009-05-14

Similar Documents

Publication Publication Date Title
KR100797230B1 (ko) 반도체 장치
US7727862B2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US6025995A (en) Integrated circuit module and method
KR100595891B1 (ko) 반도체장치
KR100637307B1 (ko) 반도체장치
US8429814B2 (en) Method of assembling a multi-component electronic package
KR20060063654A (ko) 칩 내장 기판의 제조 방법
TW200402126A (en) Semiconductor device and manufacturing method thereof
KR20040101005A (ko) 반도체패키지 및 그 제조방법
KR100319624B1 (ko) 반도체 칩 패키지 및 그 제조방법
KR20150054171A (ko) 인쇄회로기판 및 그 제조방법
US10410944B2 (en) Semiconductor device
KR100557516B1 (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
US6933448B2 (en) Printed circuit board having permanent solder mask
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
KR20090052282A (ko) 반도체 장치 및 그 제조 방법
US7323778B2 (en) Semiconductor device with improved design freedom of external terminal
US8053281B2 (en) Method of forming a wafer level package
US20030201544A1 (en) Flip chip package
KR100253397B1 (ko) 칩단위 패키지 및 그의 제조방법
EP1369919A1 (en) Flip chip package
JP2006080356A (ja) 半導体装置及びその製造方法
CN111668116A (zh) 半导体封装方法
EP1365450A1 (en) An improved wire-bonded chip on board package

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee