CN100490142C - 关于半导体管芯的系统和方法 - Google Patents

关于半导体管芯的系统和方法 Download PDF

Info

Publication number
CN100490142C
CN100490142C CNB2005800032124A CN200580003212A CN100490142C CN 100490142 C CN100490142 C CN 100490142C CN B2005800032124 A CNB2005800032124 A CN B2005800032124A CN 200580003212 A CN200580003212 A CN 200580003212A CN 100490142 C CN100490142 C CN 100490142C
Authority
CN
China
Prior art keywords
test signal
semiconductor element
test
redistribution layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800032124A
Other languages
English (en)
Other versions
CN1914726A (zh
Inventor
布赖恩·S·席克
霍华德·李·马克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN1914726A publication Critical patent/CN1914726A/zh
Application granted granted Critical
Publication of CN100490142C publication Critical patent/CN100490142C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一种用于提供对一倒装芯片半导体管芯(160)的一信号的访问的装置和方法。在一半导体管芯中钻一孔以到达一测试探测点。用一导电材料(120)回填所述孔，从而将所述测试探测点电耦合到一信号再分配层。所述信号再分配层(112)的导电凸块(118)电耦合到一封装衬底(140)的一导电接点(150)。所述封装衬底的一外部接入点(148)电耦合到所述导电接点，从而可访问所述倒装芯片半导体管芯的信号以便在所述外部接入点(148)处进行测量。

Description

关于半导体管芯的系统和方法
技术领域
本发明涉及集成电路领域。更明确地说，本文的实施例提供一种用于访问半导体管芯的内部电信号的装置和方法。本文揭示一种倒装芯片半导体管芯内部信号访问系统和方法。
背景技术
集成电路设计和制造的重要组成部分是测试并检修集成电路。通常，测试涉及尝试分析内部电信号。可使用对信号的分析来检查电路性能或执行集成电路的故障分析。
集成电路的一个级别包含制造在衬底中的有源区(例如，晶体管)。明确地说，有源区接近集成电路的顶部表面。访问集成电路内部的信号的传统方案通常涉及使用直接来自集成电路顶部的聚焦离子束(FIB)来访问信号。然而，利用倒装芯片的FIB方法的常规方案具有明显困难。
倒装芯片是芯片的“有源区”为“颠倒”而面朝下的集成电路。替代于面朝上并用导线从芯片的外部边缘结合到封装引线，倒装芯片的有源区的表面可用来互连，此通常通过焊料的金属凸块而完成。这些凸块焊接到封装衬底或电路板本身上并用环氧树脂进行底部填充(underfill)。倒装芯片允许比导线更短距离的大量互连，此大大减少电感。
对于倒装芯片装置，本质上难以检查电路性能或分析管芯上信号的由于对管芯顶部的有限访问而导致的故障。管芯顶部安装到封装衬底，从而不可从顶部访问倒装芯片装置的有源区。通过穿过下面的管芯衬底进行钻孔来访问倒装芯片装置的有源区的方法较为困难。通常，管芯衬底明显厚于集成电路的有源区。例如，管芯衬底可为700微米(μm)，而有源区可接近10μm。为了探测倒装芯片的有源区的线路，FIB必须穿过管芯衬底钻相当大的孔。由于管芯衬底的厚度，所以穿过管芯衬底钻孔需要相当更大的努力。此外，由于FIB工艺的执行通常非常昂贵，所以穿过下面的管芯衬底钻孔也通常非常昂贵。而且，由于管芯衬底的厚度，所以FIB探测点必须放置得非常准确。
发明内容
本文揭示一种用于提供对倒装芯片半导体管芯的信号的访问的装置和方法。在半导体管芯中钻一孔以到达测试探测点。用导电材料回填所述孔，从而将测试探测点电耦合到信号再分配层。所述信号再分配层的导电凸块电耦合到封装衬底的导电接点。所述封装衬底的外部接入点电耦合到所述导电接点，从而可访问所述倒装芯片半导体管芯的信号以便在所述外部接入点处进行测量。
本发明提供一种用于访问倒装芯片装置的内部信号的装置和方法。在一个实施例中，本发明提供一种半导体管芯(例如，倒装芯片管芯)，所述半导体管芯包含：一测试信号再分配层(RDL)迹线；一测试探测点，其用于访问所述半导体管芯中的信号并用于电耦合到所述信号RDL；和一导电测试信号凸块，其用于将所述半导体管芯的所述信号传输离开所述半导体管芯。可通过在所述半导体管芯中钻一孔来访问所述测试探测点。在一个实施例中，可通过聚焦离子束钻孔和导电材料回填来访问所述测试探测点。所述导电材料回填电耦合到所述信号RDL。
在一个实施例中，导电迹线安置在所述信号RDL中，从而可访问多个测试信号以便以各种电子组件配置粒度进行测试。在一个例示性实施方案中，所述导电迹线以螺旋图案布线，导电指状物所处的位置使得对下部组件的钻孔和导电材料回填提供对所述半导体管芯的组件之间的不同程度的信号的访问。
在一个实施例中，本发明提供一种半导体装置，所述半导体装置包含：一封装衬底，其用于传送一外部接入点上的测试信号；和一半导体管芯，其具有可由所述外部接入点访问的测试探测点，其中所述半导体管芯电耦合到所述封装衬底。在一个例示性实施方案中，所述封装衬底包含：一第一表面，其具有球状栅格阵列；一第二表面，其具有用于与所述半导体管芯的导电凸块电耦合的导电接点，所述导电凸块包含一导电测试信号凸块；和一迹线，其用于将所述导电测试信号凸块电耦合到所述导电接点以到达所述外部接入点。
在另一实施例中，本发明包含一种半导体测试工艺。确定与一半导体管芯中的一信号RDL和一探测点对准的一钻孔位置。在一个实施例中，所述探测点电耦合到所述半导体管芯中的一特定信号迹线。在所述半导体管芯的一第一表面中钻一到达所述探测点的孔。用导电材料回填所述孔以耦合所述信号RDL与所述探测点。在一个实施例中，使用FIB来执行所述钻孔和所述回填。
将所述半导体管芯的所述第一表面上的一导电测试信号凸块耦合到所述封装衬底的一第二表面的一导电组件，其中所述导电测试信号凸块电耦合到所述信号RDL。在所述封装衬底的一外部接入点处测量测试信号。在一个实施例中，当所述半导体管芯正运作时，所述测试信号是一内部半导体管芯信号。在一个实施例中，通过自动测试设备来执行所述测量。
附图说明
附图并入本说明书中并组成本说明书的一部分，其说明本发明的实施例并与具体实施方式一起用来解释本发明的原理。应了解，除非特别说明外，否则本说明书中参看的附图并不按比例绘制。
图1A是根据本发明的实施例包含测试信号再分配层(RDL)的半导体管芯的横截面图。
图1B是根据本发明的实施例包含导电回填的半导体管芯的横截面图。
图1C是根据本发明的实施例包含导电回填的半导体管芯的放大横截面图。
图2A是根据本发明的实施例包含外部接入点的半导体封装衬底的横截面图。
图2B是根据本发明的实施例倒装芯片半导体装置的横截面图。
图3A是根据本发明的实施例半导体装置的例示性信号RDL的俯视图。
图3B是根据本发明的实施例半导体装置的例示性信号RDL的一部分的展开俯视图。
图4是根据本发明的实施例包含半导体管芯的测试探测点的导电迹线层的俯视图。
图5是说明根据本发明的实施例半导体制造工艺的流程图。
图6是说明根据本发明的实施例半导体测试工艺的流程图。
图7是可用来实施本发明的实施例的计算机系统的一个实施例的方框图。
具体实施方式
现将详细参照本发明的各种实施例，附图中说明本发明的各种实施例的实例。虽然将结合各种实施例来描述本发明，但应了解，不希望将本发明限于这些实施例。相反，希望本发明涵盖可包含在如所附权利要求书界定的本发明的精神和范畴内的替代形式、修改和等效物。此外，在本发明的以下具体实施方式中，陈述许多特定细节以便提供对本发明的彻底理解。然而，所属领域的技术人员将容易了解，可在没有这些特定细节的情况下实施本发明。在其它情况下，未详细描述众所周知的方法、程序、组件和电路以免不必要地混淆本发明的方面。
应了解，本发明可实施在多种实施例中。在一个例示性实施方案中，本发明可用于支持包含视频游戏在内的多种图形应用的处理系统中。例如，本发明可用于芯片组中，所述芯片组实施游戏控制台、个人计算机、个人数字助理、移动电话或用于实施视频游戏的任何数目的平台的图形呈现处理。还应了解，对视频游戏应用实施方案的参照是例示性的，且本发明不限于这些实施方案。
图1A是根据本发明实施例的半导体管芯160的横截面图。半导体管芯160包含上面形成有有源区104的管芯衬底100。有源区104包含半导体管芯160的电子电路，其中包含晶体管。应了解，可使用包含光刻在内的多种半导体制造技术来形成有源区104。
半导体管芯160进一步包含有源区104上方的导电迹线层108。导电迹线层108包含用于电耦合有源区104的电子电路的导电迹线(例如，导电迹线130)。导电迹线用来在有源区104的电子电路之间传递信号。在一个实施例中，导电迹线层108包含用于访问导电迹线的信号的至少一个测试探测点136。在一个实施例中，测试探测点136是导电迹线130上的任何点。在另一实施例中，有源区104包含至少一个测试探测点。虽然具体实施方式参照导电迹线层108的测试探测点，但应了解本发明的实施例可包含有源区104中的测试探测点。
导电迹线层108上方是信号再分配层(RDL)112。信号RDL 112包含经配置用于电耦合到导电迹线层108的测试探测点的导电测试信号再分配层迹线114。图3A和图3B中描述根据本发明的一个实施例的例示性信号RDL。
复数个导电凸块116制造在信号RDL 112上方以便将导电迹线层108电耦合到封装衬底的导电迹线。复数个导电凸块116包含导电测试信号凸块118。导电测试信号凸块118制造在信号RDL 112中。在一个实施例中，导电测试信号凸块118可通过信号RDL112的测试信号再分配层迹线114而电耦合到导电迹线层108的导电迹线。例如，导电测试信号凸块118电耦合到测试信号再分配层迹线114。应了解，信号RDL 112可包含任何数目的测试信号再分配层迹线，且不限于图1A中所展示的实施例。测试信号再分配层迹线114经配置而电耦合到导电迹线130的测试探测点，以便访问测试信号(例如，导电迹线130上的半导体管芯160的内部信号)。
图1B是根据本发明的实施例包含导电回填120的半导体管芯160的横截面图。为了访问导电迹线层108中的导电迹线130的测试探测点136，在半导体管芯160中向下钻孔到达测试探测点136。在一个实施例中，使用聚焦离子束(FIB)来钻孔。用导电材料回填所述孔，从而形成导电回填120，形成测试接入通路。导电回填120电耦合到测试信号再分配层迹线114，测试信号再分配层迹线114电耦合到导电测试信号凸块118。半导体管芯160的通过导电回填120而从测试探测点访问的信号通过导电测试信号凸块118而移动离开半导体管芯160。应了解，导电回填120可电耦合到包含在导电凸块116中的用于将半导体管芯160的信号移动离开半导体管芯160的多种导电测试信号凸块。在一个实施例中，测试探测点136不接地。
图1C是根据本发明的实施例包含导电回填的半导体管芯160的放大横截面图。如图1C中所展示，导电迹线层108包含导电迹线130。在一个实施例中，导电迹线130通过通路132中的导电材料而电耦合。导电迹线130也电耦合到包含在有源区104的电子电路中的电子电路组件134(例如，晶体管)。
测试探测点136电耦合到导电迹线130。应了解，测试探测点136可为导电迹线130。也就是说，可通过电耦合到导电迹线130来访问测试信号。在一个实施例中，测试探测点136是导电迹线130的可从半导体管芯160的第一表面(例如，“顶部”表面)访问的一部分，且未被其它导电迹线阻塞。在一个实施例中，测试探测点136是导电迹线130的提供用于电耦合的增大的表面面积(例如，加宽迹线且/或将FIB垫添加到导电迹线130)的一部分。
在半导体管芯160中向下钻孔到达测试探测点136。接着用导电材料(例如，钨、铂等)回填所述孔，从而形成导电回填120。导电回填120将130电耦合到测试信号再分配层迹线114，测试信号再分配层迹线114电耦合到导电测试信号凸块118。半导体管芯160的通过导电回填120而从测试探测点访问的信号通过导电测试信号凸块118而移动离开半导体管芯160。
图2A是根据本发明的实施例包含外部接入点148的半导体封装衬底140的横截面图。半导体封装衬底140在底部表面上包含球状栅格阵列(BGA)142。可访问BGA 142以便将半导体封装衬底140电耦合到包含印刷电路板(PCB)的外部装置。
半导体封装衬底140进一步包含导电迹线层144，其包含导电迹线146。应了解，导电迹线层144可包含任何数目的导电迹线，且不限于如图2A中所展示的实施例。导电迹线146电耦合到导电接点150和外部接入点148。在一个实施例中，可通过多种测试相关设备(例如，自动测试设备(ATE)、示波器、逻辑分析器、飞针探测器(pico probe)等)来访问外部接入点148。导电接点150经配置用于电耦合到图1B和图1C的导电测试信号凸块118。应了解，导电迹线层144还可包含用于电耦合到图1B和图1C的其它导电凸块116的导电接点。
图2B是根据本发明的实施例倒装芯片半导体装置200的横截面图。倒装芯片半导体装置200包含具有图1B的导电回填120和图2A的半导体封装衬底140的半导体管芯160。半导体管芯160为“颠倒”的，从而导电凸块116(包含导电测试信号凸块118)面朝导电迹线层144。明确地说，导电测试信号凸块118电耦合到导电接点150。在一个实施例中，半导体管芯160固定地附接到半导体封装衬底140。在一个实施例中，通过将导电测试信号凸块焊接到导电接点150并将导电测试信号凸块116焊接到导电迹线层144的其它导电接点(未图示)，将半导体管芯160固定地附接到半导体封装衬底140。在一个实施例中，用环氧树脂填充半导体管芯160与半导体封装衬底140之间的空腔。
外部接入点148提供对来自导电迹线层108的测试探测点(例如，图1C的测试探测点136)的信号的访问。通过在半导体管芯160上形成导电测试迹线114并在封装衬底140上形成导电迹线146，可能在不穿过管芯衬底100和有源区104钻孔的情况下测量信号。在另一实施例中，导电接点150电耦合到BGA以便访问来自测试探测点的信号。
图3A是根据本发明的实施例半导体装置的例示性信号RDL 300的俯视图。在一个实施例中，将信号RDL 300实施为图1A、图1B、图1C和图2B的信号RDL 112。信号RDL 300包含复数个导电迹线，其包含测试信号再分配层迹线310。如图所示，测试信号再分配层迹线310以螺旋图案布线。在所展示的实施例中，存在十个测试信号再分配层迹线310。然而，应了解，信号RDL 300可包含任何数目的测试信号再分配层迹线310。导电迹线310电耦合到导电测试凸块320。在一个实施例中，测试信号再分配层迹线310经安置使得可访问多个测试信号以便以各种电子组件配置粒度进行测试。例如，半导体管芯可包含许多个别有源组件，所述许多个别有源组件以多种层级配置而通信地耦合以形成许多不同的功能装置(例如，存储器银行、寄存器、加法器、算术逻辑单元等)。通过帮助访问与个别组件级别或“较高”层级功能装置级别关联的内部信号，可实现不同程度的测试粒度。例如，可通过访问加法器的输入端处的信号和输出端处的信号来以功能装置级别(例如，加法器)执行测试。可通过访问包含在加法器中的逻辑门(logicgate)的输入端处的信号和输出端处的信号来以逻辑组件级别执行测试。还可通过访问包含逻辑门中的晶体管的源极处的信号和漏极处的信号来以有源组件级别执行测试。
图3B是根据本发明实施例的例示性信号RDL 300的一部分的展开俯视图330。如图所示，测试信号再分配层迹线310具有电耦合到其的导电指状物340。在一个实施例中，测试信号再分配层迹线310和导电指状物340以图案进行布线，其中迹线宽度和迹线之间的间隔最小化而不会引起信号干扰，藉此提供对半导体管芯的增大表面面积上的信号的访问。在一个实施例中，测试信号再分配层迹线310和导电指状物340所处的位置使得对组件和导电迹线的钻孔和导电回填提供对半导体管芯的组件之间的不同程度的信号的访问。信号RDL 300还包含导电凸块350，导电凸块350可包含导电测试信号凸块。
图4是根据本发明的一个实施例包含半导体管芯的测试探测点420a到420c的导电迹线层400的俯视图。在一个实施例中，导电迹线层400位于信号RDL下方。导电迹线层400包含导电迹线410a和410b。导电迹线410a电耦合到测试探测点420a，且导电迹线410b电耦合到测试探测点420b。
导电迹线层400进一步包含通路430，通过通路430施加导电材料440。在一个实施例中，导电材料440电耦合到下部导电迹线层处的导电迹线。在另一实施例中，导电材料440电耦合到半导体管芯的有源区中的电子组件(例如，晶体管)。导电材料440还耦合到测试探测点420c。
测试探测点420a到420c分别用来访问通过导电迹线410a、导电迹线410b和导电材料440传输的信号。在一个实施例中，为了访问测试探测点420a到420c，在半导体管芯中向下钻孔到达测试探测点420a到420c中的特定的测试探测点，从而形成到达信号RDL的测试接入通路。在一个实施例中，使用FIB来钻孔。用导电材料回填所述孔，从而形成导电回填。
图5是说明根据本发明的实施例半导体制造工艺500的流程图。尽管工艺500中揭示了特定的步骤，但这些步骤是例示性的。也就是说，本发明的实施例非常适合执行各种其它步骤或图5中所详述的步骤的变化形式。为了便于理解，结合图1C来解释工艺500。
在工艺500的步骤505处，在半导体管芯上形成电子组件。在一个实施例中，在有源区104中形成电子组件。应了解，电子组件可包含用于半导体管芯中的任何电子组件(包含晶体管)。还应了解，可使用包含例如光刻的任何半导体组件制造技术来形成电子组件。
在步骤510处，在半导体管芯中形成测试垫，用于通过钻孔并用导电材料回填填充来进行访问。在一个实施例中，形成测试探测点136，且将其电耦合到导电迹线130。应了解，测试垫可形成在导电迹线层(例如，导电迹线层108)中或有源区(例如，有源区104)中，并电耦合到电子组件。应了解，可使用多种半导体制造技术来形成测试垫。
在步骤515处，将包含测试信号再分配层迹线的信号RDL沉积在半导体管芯上。在一个实施例中，安置导电迹线使得可访问多个测试信号以便以各种电子组件配置粒度进行测试，从而可访问与个别组件、组件群集或功能装置关联的不同信号。在一个实施例中，以螺旋图案来制造导电迹线(例如，图3A的导电迹线310)。在一个实施例中，制造从导电迹线延伸的复数个导电指状物(例如，图3B的导电指状物340)，从而访问所述半导体管芯的较大面积。应了解，可使用任何半导体制造技术来形成信号RDL。
在步骤530处，制造导电测试信号凸块以便将信号传递到封装衬底上的外部接入点(例如，外部接入测试垫)。导电测试信号凸块位于半导体管芯的第一表面上，且电耦合到信号RDL。在一个实施例中，将如图1A中所展示的导电测试信号凸块118电耦合到信号RDL 112的导电迹线114。在一个实施例中，半导体管芯是倒装芯片管芯，其经配置以便连接到封装衬底，从而将导电测试信号凸块电耦合到封装衬底的测试信号接入组件，其中测试信号接入组件电耦合到外部接入点。在步骤535处，在外部接入点处访问信号。在一个实施例中，通过自动测试设备、示波器、逻辑分析器、飞针探测器等来访问信号。
图6是说明根据本发明的实施例半导体测试工艺600的流程图。尽管工艺600中揭示了特定的步骤，但这些步骤是例示性的。也就是说，本发明的实施例非常适合执行各种其它步骤或图6中所详述的步骤的变化形式。为了便于理解，结合图1C、图2B和图3A来解释工艺500。
在工艺600的步骤605处，确定与半导体管芯中的测试信号再分配层迹线(例如，图1A的114或图3A的310)和测试探测点(例如，图1A的136)对准的钻孔位置。为了将测试信号再分配层迹线114电耦合到所期望的测试探测点，确定测试探测点上方的钻孔位置。例如，如图3A中所展示，确定与导电迹线相交的钻孔位置。在一个实施例中，将测试探测点电耦合到半导体管芯中的特定的信号迹线。在一个实施例中，信号RDL包含以螺旋图案布线的复数个测试信号再分配层迹线。在一个实施例中，信号RDL进一步包含从复数个测试信号再分配层迹线延伸的复数个导电指状物，从而可访问半导体管芯的较大面积。例如，信号RDL可覆盖通常未由限于分配电力和/或到外围位置的接地连接的RDL覆盖的管芯的中心区域。通过覆盖半导体管芯的相当大的区域，藉此根据本发明的一个实施例的信号RDL可提供对半导体管芯的增大的表面面积上的信号的访问。
在步骤610处，在半导体管芯的第一表面中钻孔到达测试探测点。在一个实施例中，使用FIB来钻孔。如图1C中所展示，所钻的孔穿过信号RDL并与测试信号再分配层迹线114相交而向下到达测试探测点136。
在步骤615处，用导电材料回填所述孔以耦合信号RDL的测试信号再分配层迹线与探测点。在一个实施例中，使用FIB来回填导电材料。应了解，可使用任何导电材料(例如，钨、铂等)。
在步骤620处，将半导体管芯的第一表面上的导电测试信号凸块电耦合到封装衬底的第二表面的导电组件。将导电测试信号凸块电耦合到信号RDL的测试信号再分配层迹线。如图2B中所展示，将半导体管芯安装到封装衬底140，从而将导电测试信号凸块118电耦合到导电接点150。通过测试信号再分配层迹线114将导电测试信号凸块118电耦合到导电回填112。通过导电迹线146将导电接点150电耦合到外部接入点148。
在步骤625处，在封装衬底的外部接入点处测量测试信号。在一个实施例中，通过各种测试设备来测量测试信号。在一个实施例中，当半导体管芯正运作时，测试信号是内部半导体管芯信号。
应了解，本发明装置可并入在包含在不同电子系统中的各种倒装芯片组件中。例如，本发明倒装芯片装置可包含在处理信息的多种电子系统中，所述多种电子系统包含游戏控制台、图形系统、通信系统、移动电话、计算机系统和个人数字助理(例如，PDA)。
图7是计算机系统700的方框图，其为可用来实施本发明的实施例的计算机系统的一个实施例。计算机系统700包含中央处理器单元701、主存储器702(例如，随机访问存储器)、具有北桥接器709和南桥接器705的芯片组703、抽取式数据存储装置704、输入装置707、信号通信端口708、和耦合到显示器720的图形子系统710。计算机系统700包含用于通信地耦合计算机系统700的组件的若干总线。通信总线791(例如，前侧总线)将芯片组703的北桥接器709耦合到中央处理器单元701。通信总线792(例如，主存储器总线)将芯片组703的北桥接器709耦合到主存储器702。通信总线793(例如，先进图形端口界面)将芯片组703的北桥接器耦合到图形子系统710。通信总线794到797(例如，PCI总线)将芯片组703的南桥接器705分别耦合到抽取式数据存储装置704、输入装置707和信号通信端口708。图形子系统710包含图形处理器711和图形缓冲器715。
计算机系统700的组件协同运作以提供图形图像的呈现。通信总线791到797传送信息。中央处理器701处理信息。主存储器702为中央处理器701存储信息和指令。抽取式数据存储装置704也存储信息和指令(例如，充当大的信息储存处(reservoir))。输入装置706提供用于输入信息和/或用于指向或突出显示显示器720上的信息的机制。信号通信端口708提供到达外部装置的通信界面(例如，与网络的界面)。显示器装置709根据存储在帧缓冲器715中的数据来显示信息。图形处理器711处理来自中央处理器701的图形命令，并将所产生的数据提供到图形缓冲器715以便由显示器监视器720存储和检索。
在本发明的一个实施例中，计算机系统700的各种组件是根据本发明的实施例的倒装芯片装置(例如，中央处理器单元701、主存储器702、芯片组703的组件和图形子系统710的组件)。在一个例示性实施方案中，计算机系统700的倒装芯片装置包含用于将所述半导体管芯的内部测试信号传输离开所述半导体管芯的导电测试信号凸块(例如，图1A的118)、用于将内部测试信号传送到导电测试信号凸块的测试信号再分配层迹线114，和用于访问半导体管芯中的测试信号的测试探测点。
本发明的实施例提供一种用于访问倒装芯片装置的内部信号的装置和方法。通过在将半导体管芯连接到封装衬底之前进行钻孔并用导电材料回填所述孔，本发明的实施例提供一种用于访问内部信号的低成本且有效的技术。
因此，在本发明的各种实施例中，描述一种用于提供对倒装芯片半导体管芯的信号的访问的装置和方法。虽然已在特定实施例中描述本发明，但应了解，不应将本发明解释为限于这些实施例，而应根据所附权利要求书进行解释。

Claims (33)

1.一种半导体管芯，其包括：
一导电测试信号凸块，其用于将所述半导体管芯的测试信号传输出所述半导体管芯；
一测试信号再分配层迹线，其用于将所述测试信号传送到所述导电测试信号凸块，其中所述测试信号再分配层迹线包含在一再分配层中，所述测试信号再分配层迹线通信地耦合到所述导电测试信号凸块；和
一测试探测点，其用于访问所述半导体管芯中的所述测试信号并用于到所述再分配层的电耦合；
其中从所述半导体管芯的有源表面上钻一孔，且其中所述孔到达所述半导体管芯中的所述测试探测点，以访问所述测试探测点，及其中所述测试信号再分配层迹线以一螺旋图案布线。
2.根据权利要求1所述的半导体管芯，其中所述半导体管芯是一倒装芯片管芯，其经配置以便连接到一封装衬底，从而将所述导电测试信号凸块电耦合到所述封装衬底的一外部接入点。
3.根据权利要求1所述的半导体管芯，其中所述测试探测点是一通过聚焦离子束钻孔和导电材料回填而访问的聚焦离子束垫。
4.根据权利要求3所述的半导体管芯，其中所述聚焦离子束垫通过所述导电材料回填而通信地耦合到所述测试信号再分配层迹线。
5.根据权利要求1所述的半导体管芯，其中所述测试信号再分配层迹线经安置以使得其可访问多个测试信号以便以在各种电子组件配置粒度下进行测试。
6.根据权利要求1所述的半导体管芯，其中所述测试信号再分配层迹线以一螺旋图案布线，且所述螺旋图案具有多个导电指状物，所述导电指状物所处的位置使得一钻孔和导电材料回填过程提供对内部信号的访问以便在各种电子组件配置粒度下进行测试。
7.一种半导体装置制造方法：
在一半导体管芯上形成电子组件；
在所述半导体管芯中形成一测试探测点以便通过钻孔和导电材料回填来进行访
问；
将一包括导电迹线的测试信号再分配层迹线沉积在所述半导体管芯的一再分配层上；和
制造一导电测试信号凸块以便将一测试信号传递到一封装衬底上的一外部接入点，所述导电测试信号凸块位于所述半导体管芯的一第一表面上且电耦合到所述信号再分配层；
其中所述测试信号再分配层迹线以一螺旋图案布线，且其中从所述半导体管芯的有源表面上钻一孔，且其中所述孔到达所述半导体管芯中的所述测试探测点以访问所述测试探测点。
8.根据权利要求7所述的方法，其中所述半导体管芯是一倒装芯片管芯，其经配置以便连接到所述封装衬底，从而将所述导电测试信号凸块电耦合到所述封装衬底的一测试信号接入组件，所述测试信号接入组件耦合到所述外部接入点。
9.根据权利要求7所述的方法，其中安置所述导电迹线使得可访问多个测试信号以便在各种电子组件配置粒度下进行测试。
10.根据权利要求7所述的方法，其进一步包括在所述外部接入点处访问所述测试信号。
11.根据权利要求7所述的方法，其中所述测试信号再分配层迹线包括一螺旋图案，多个导电指状物从所述测试信号再分配层迹线延伸出，从而增加用于测试各种电子组件配置粒度的所述半导体管芯的一可访问区域。
12.一种半导体装置，其包括：
一封装衬底，其用于传送一外部接入点上的测试信号，其中所述封装衬底包含一导电迹线，所述导电迹线经安置以使得在各种电子组件粒度程度下可访问多个测试信号；和
一半导体管芯，其具有可由所述外部接入点访问的测试探测点，其中所述半导体管芯电耦合到所述封装衬底；
其中从所述半导体管芯的有源表面上钻一孔，且其中所述孔到达所述半导体管芯中的所述测试探测点，以访问所述测试探测点，且其中所述测试信号再分配层迹线以一螺旋图案布线。
13.根据权利要求12所述的半导体装置，其中所述封装衬底包括：
一第一表面，其具有球状栅格阵列；
一第二表面，所述第二表面包含用于与所述半导体管芯的导电测试信号凸块电耦合的多个导电接点；和
一迹线，其用于将所述多个导电接点的一者电耦合到所述外部接入点。
14.根据权利要求12所述的半导体装置，其中所述半导体管芯包括：
一导电测试信号凸块，其用于将所述半导体管芯的内部测试信号传输出所述半导体管芯到达所述封装衬底，所述导电测试信号凸块位于所述半导体管芯的一第一表面上并电耦合到一信号再分配层；
一信号再分配层，其包含一用于将内部信号传送到所述导电测试信号凸块的测试信号再分配层迹线，所述信号再分配层通信地耦合到所述导电测试信号凸块；一测试探测点，其用于访问所述半导体管芯中的测试信号并用于到所述信号再分配层的电耦合；及
一测试接入通路，其用于将所述测试探测点电耦合到所述信号再分配层。
15.根据权利要求14所述的半导体装置，其中所述测试探测点是一通过聚焦离子束钻孔和导电材料回填而访问的聚焦离子束垫。
16.根据权利要求14所述的半导体装置，其中所述测试信号再分配层迹线以多个图案进行布线，其中所述测试信号再分配层迹线宽度和所述测试信号再分配层迹线之间的间隔被最小化而不会引起信号干扰。
17.根据权利要求13所述的半导体装置，其中所述外部接入点由自动测试设备访问。
18.一种半导体装置测试方法，其包括：
确定与一半导体管芯中的一信号再分配层迹线和一测试探测点对准的一钻孔位置；
在所述半导体管芯的一第一表面中钻一到达所述测试探测点的孔；
用导电材料回填所述孔以耦合所述信号再分配层与所述测试探测点；
将所述半导体管芯的所述第一表面上的一测试信号导电凸块电耦合到一封装衬底的一第二表面的一导电组件，其中将所述测试信号导电凸块电耦合到所述测试信号再分配层迹线；和
在所述封装衬底的一外部接入点处测量测试信号，
其中所述测试信号再分配层迹线以一螺旋图案布线，且其中从所述半导体管芯的有源表面上钻一孔，且其中所述孔到达所述半导体管芯中的所述测试探测点以访问所述测试探测点。
19.根据权利要求18所述的方法，其中将所述测试探测点电耦合到所述半导体管芯中的一特定信号迹线。
20.根据权利要求18所述的方法，其中当所述半导体管芯正运作时，所述测试信号是一内部半导体管芯信号。
21.根据权利要求18所述的方法，其中通过自动测试设备来执行所述测量。
22.根据权利要求21所述的方法，其中所述信号再分配层进一步包括从所述测试信号再分配层迹线延伸出的多个导电指状物，从而增加所述半导体管芯的一可访问区域。
23.根据权利要求18所述的方法，其中使用一聚焦离子束来实施所述钻孔和所述回填。
24.一种电子系统，其包括：
一处理倒装芯片装置，其用于处理信息，其中所述处理倒装芯片装置包含用于通过一测试信号再分配层迹线来访问所述处理倒装芯片装置的一半导体管芯内部信号的一测试探测点和一封装衬底上的一外部接入点；
一总线，其用于将信息传送到所述处理倒装芯片装置，所述总线耦合到所述处理倒装芯片装置；和
一存储器，其用于存储信息，所述存储器耦合到所述总线；
其中从所述半导体管芯的有源表面上钻一孔，且其中所述孔到达所述半导体管芯中的所述测试探测点，以访问所述测试探测点，且其中所述测试信号再分配层迹线以一螺旋图案布线。
25.根据权利要求24所述的电子系统，其中所述封装衬底包括：
一第一表面，其具有一球状栅格阵列；
一第二表面，其具有用于与一半导体管芯的多个导电测试信号凸块电耦合的多个导电接点；和
一迹线，其用于将所述多个导电接点的一者电耦合到所述外部接入点。
26.根据权利要求24所述的电子系统，其中所述半导体管芯包括：
一导电测试信号凸块，其用于将所述半导体管芯的内部测试信号传输出所述半导体管芯；
一测试信号再分配层迹线，其用于将所述内部测试信号传送到所述导电测试信号凸块，其中所述测试信号再分配迹线包含在一再分配层中，所述测试信号再分配层迹线通信地耦合到所述导电测试信号凸块；
一测试探测点，其用于访问所述半导体管芯中的内部测试信号并用于到所述再分配层的电耦合。
27.根据权利要求26所述的电子系统，其中所述探测点是一通过聚焦离子束钻孔和导电材料回填而访问的聚焦离子束垫。
28.根据权利要求24所述的电子系统，其中所述处理倒装芯片装置用来处理游戏控制台信息。
29.根据权利要求24所述的电子系统，其中所述处理倒装芯片装置用来处理图形信息。
30.根据权利要求24所述的电子系统，其中所述处理倒装芯片装置用来处理通信信息。
31.根据权利要求30所述的电子系统，其中所述处理倒装芯片装置用来处理移动电话信息。
32.根据权利要求24所述的电子系统，其中所述处理倒装芯片装置用来处理一计算机系统中的信息。
33.根据权利要求24所述的电子系统，其中所述处理倒装芯片装置用来处理个人数字助理信息。
CNB2005800032124A 2004-02-27 2005-02-23 关于半导体管芯的系统和方法 Active CN100490142C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/789,637 2004-02-27
US10/789,637 US7842948B2 (en) 2004-02-27 2004-02-27 Flip chip semiconductor die internal signal access system and method

Publications (2)

Publication Number Publication Date
CN1914726A CN1914726A (zh) 2007-02-14
CN100490142C true CN100490142C (zh) 2009-05-20

Family

ID=34887325

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800032124A Active CN100490142C (zh) 2004-02-27 2005-02-23 关于半导体管芯的系统和方法

Country Status (5)

Country Link
US (3) US7842948B2 (zh)
CN (1) CN100490142C (zh)
SG (1) SG150557A1 (zh)
TW (1) TWI363183B (zh)
WO (1) WO2005088715A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842948B2 (en) 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
US7279887B1 (en) * 2004-08-06 2007-10-09 Nvidia Corporation In-process system level test before surface mount
TWI251861B (en) * 2005-06-16 2006-03-21 Etron Technology Inc Re-entrant Routing method and circuit structure
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7589548B2 (en) * 2007-02-22 2009-09-15 Teradyne, Inc. Design-for-test micro probe
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8271252B2 (en) * 2007-11-08 2012-09-18 Nvidia Corporation Automatic verification of device models
US8510616B2 (en) * 2008-02-14 2013-08-13 Nvidia Corporation Scalable scan-based test architecture with reduced test time and test power
US8745200B2 (en) * 2008-05-06 2014-06-03 Nvidia Corporation Testing operation of processors setup to operate in different modes
US8943457B2 (en) * 2008-11-24 2015-01-27 Nvidia Corporation Simulating scan tests with reduced resources
US8110926B2 (en) * 2009-01-30 2012-02-07 Broadcom Corporation Redistribution layer power grid
US9704766B2 (en) * 2011-04-28 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers of 3-dimensional integrated circuit package systems and methods of designing the same
US9082764B2 (en) * 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
US9658281B2 (en) * 2013-10-25 2017-05-23 Taiwan Semiconductor Manufacturing Company Limited Alignment testing for tiered semiconductor structure
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
KR101697603B1 (ko) * 2014-12-08 2017-01-19 삼성전자주식회사 반도체 패키지
US10032756B2 (en) * 2015-05-21 2018-07-24 Mediatek Inc. Semiconductor package assembly with facing active surfaces of first and second semiconductor die and method for forming the same
US20160343685A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) * 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
TWI782939B (zh) 2016-12-29 2022-11-11 美商英帆薩斯邦德科技有限公司 具有整合式被動構件的接合結構
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
EP3580166A4 (en) 2017-02-09 2020-09-02 Invensas Bonding Technologies, Inc. RELATED STRUCTURES
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
WO2018183739A1 (en) 2017-03-31 2018-10-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
CN112904180B (zh) * 2021-01-22 2022-04-19 长鑫存储技术有限公司 芯片测试板及芯片测试方法
TWI754586B (zh) 2021-05-04 2022-02-01 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2795755A (en) * 1956-05-31 1957-06-11 Test M Mfg Co Inc U Electronic tube testers
US3870953A (en) * 1972-08-01 1975-03-11 Roger Boatman & Associates Inc In circuit electronic component tester
US4517729A (en) * 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
US5247689A (en) * 1985-02-25 1993-09-21 Ewert Alfred P Parallel digital processor including lateral transfer buses with interrupt switches to form bus interconnection segments
US4700293A (en) * 1985-05-14 1987-10-13 The United States Of America As Represented By The Secretary Of The Air Force Maintenance port system incorporating software development package
US6753253B1 (en) * 1986-06-18 2004-06-22 Hitachi, Ltd. Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams
US5258648A (en) 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JP2774881B2 (ja) * 1991-07-26 1998-07-09 シャープ株式会社 ガンマ補正回路
US5262719A (en) * 1991-09-19 1993-11-16 International Business Machines Corporation Test structure for multi-layer, thin-film modules
US5257223A (en) * 1991-11-13 1993-10-26 Hewlett-Packard Company Flip-flop circuit with controllable copying between slave and scan latches
US5409568A (en) * 1992-08-04 1995-04-25 Vasche; Gregory S. Method of fabricating a microelectronic vacuum triode structure
DE4305442C2 (de) * 1993-02-23 1999-08-05 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Erzeugen eines Testvektors
US5428622A (en) * 1993-03-05 1995-06-27 Cyrix Corporation Testing architecture with independent scan paths
US5784112A (en) * 1993-07-02 1998-07-21 Canon Kabushiki Kaisha Encoding apparatus
US5880592A (en) * 1993-07-15 1999-03-09 Micron Technology, Inc. Modular design for an IC testing burn-in oven
US5579510A (en) * 1993-07-21 1996-11-26 Synopsys, Inc. Method and structure for use in static timing verification of synchronous circuits
US5753529A (en) 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
US5767578A (en) 1994-10-12 1998-06-16 Siliconix Incorporated Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation
US5629240A (en) * 1994-12-09 1997-05-13 Sun Microsystems, Inc. Method for direct attachment of an on-chip bypass capacitor in an integrated circuit
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
US5996099A (en) * 1995-04-11 1999-11-30 Schlumberger Industries Method and apparatus for automatically testing electronic components in parallel utilizing different timing signals for each electronic component
FR2733323B1 (fr) * 1995-04-19 1997-05-30 Schlumberger Ind Sa Procede et equipement de test automatique en parallele de composants electroniques
DE19515591C2 (de) 1995-04-28 1997-05-22 Schroeder Hans Ulrich Dipl Ing Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen
US6133744A (en) * 1995-04-28 2000-10-17 Nec Corporation Apparatus for testing semiconductor wafer
US5635718A (en) * 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
US5966021A (en) * 1996-04-03 1999-10-12 Pycon, Inc. Apparatus for testing an integrated circuit in an oven during burn-in
US5907562A (en) * 1996-07-31 1999-05-25 Nokia Mobile Phones Limited Testable integrated circuit with reduced power dissipation
US5913034A (en) * 1996-08-27 1999-06-15 Compaq Computer Corp. Administrator station for a computer system
US6085346A (en) * 1996-09-03 2000-07-04 Credence Systems Corporation Method and apparatus for built-in self test of integrated circuits
US5818252A (en) * 1996-09-19 1998-10-06 Vivid Semiconductor, Inc. Reduced output test configuration for tape automated bonding
US6011748A (en) * 1996-10-03 2000-01-04 Credence Systems Corporation Method and apparatus for built-in self test of integrated circuits providing for separate row and column addresses
US6056784A (en) * 1996-10-04 2000-05-02 Synopsys, Inc. Circuit synthesis verification method and apparatus
US6057698A (en) * 1996-11-12 2000-05-02 Samsung Electronics Co., Ltd. Test system for variable selection of IC devices for testing
US6307162B1 (en) 1996-12-09 2001-10-23 International Business Machines Corporation Integrated circuit wiring
US6245587B1 (en) 1997-02-25 2001-06-12 International Business Machines Corporation Method for making semiconductor devices having backside probing capability
US5821549A (en) 1997-03-03 1998-10-13 Schlumberger Technologies, Inc. Through-the-substrate investigation of flip-chip IC's
US5807763A (en) * 1997-05-05 1998-09-15 International Business Machines Corporation Electric field test of integrated circuit component
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6581189B1 (en) 1998-01-14 2003-06-17 Advanced Micro Devices, Inc. Computer implemented method and program for automating flip-chip bump layout in integrated circuit package design
US6075427A (en) * 1998-01-23 2000-06-13 Lucent Technologies Inc. MCM with high Q overlapping resonator
US5988485A (en) 1998-03-17 1999-11-23 Advanced Micro Devices, Inc. Flux cleaning for flip chip technology using environmentally friendly solvents
US6103549A (en) 1998-03-17 2000-08-15 Advanced Micro Devices, Inc. No clean flux for flip chip assembly
US6247165B1 (en) * 1998-03-31 2001-06-12 Synopsys, Inc. System and process of extracting gate-level descriptions from simulation tables for formal verification
US6519729B1 (en) * 1998-06-27 2003-02-11 Texas Instruments Incorporated Reduced power testing with equally divided scan paths
US6128727A (en) * 1998-08-21 2000-10-03 Advanced Micro Devices, Inc. Self modifying code to test all possible addressing modes
US6114892A (en) * 1998-08-31 2000-09-05 Adaptec, Inc. Low power scan test cell and method for making the same
US6081429A (en) 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
US6297654B1 (en) * 1999-07-14 2001-10-02 Cerprobe Corporation Test socket and method for testing an IC device in a dead bug orientation
US6246252B1 (en) * 1999-07-30 2001-06-12 Sun Microsystems, Inc. Efficient debug package design
JP4428489B2 (ja) * 1999-08-23 2010-03-10 パナソニック株式会社 集積回路装置及びそのテスト方法
GB9920077D0 (en) * 1999-08-24 1999-10-27 Sgs Thomson Microelectronics Scan latch circuit
US6511901B1 (en) 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
US7404127B2 (en) * 2000-01-10 2008-07-22 Texas Instruments Incorporated Circuitry with multiplexed dedicated and shared scan path cells
US6769080B2 (en) * 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
EP1146343B1 (en) * 2000-03-09 2005-02-23 Texas Instruments Incorporated Adapting Scan-BIST architectures for low power operation
US6429532B1 (en) * 2000-05-09 2002-08-06 United Microelectronics Corp. Pad design
CN1275328C (zh) * 2000-06-21 2006-09-13 日立马库塞鲁株式会社 半导体芯片和使用了该半导体芯片的半导体器件
US6392432B1 (en) * 2000-06-26 2002-05-21 Advanced Micro Devices, Inc. Automated protection of IC devices from EOS (electro over stress) damage due to an undesired DC transient
US6420888B1 (en) * 2000-09-29 2002-07-16 Schlumberger Technologies, Inc. Test system and associated interface module
JP2002148309A (ja) * 2000-11-13 2002-05-22 Hitachi Ltd 半導体集積回路
US6621112B2 (en) * 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
US6472895B2 (en) * 2000-12-06 2002-10-29 Advanced Micro Devices, Inc. Method and system for adapting burn-in boards to multiple burn-in systems
US7765443B1 (en) * 2001-03-19 2010-07-27 Credence Systems Corporation Test systems and methods for integrated circuit devices
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
US6961937B2 (en) * 2001-07-11 2005-11-01 Sun Microsystems, Inc. Registry service for use in a distributed processing framework system and methods for implementing the same
US6874107B2 (en) * 2001-07-24 2005-03-29 Xilinx, Inc. Integrated testing of serializer/deserializer in FPGA
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7020699B2 (en) * 2001-09-11 2006-03-28 Sun Microsystems, Inc. Test result analyzer in a distributed processing framework system and methods for implementing the same
US6961885B2 (en) * 2001-11-26 2005-11-01 Ati Technologies, Inc. System and method for testing video devices using a test fixture
US6844218B2 (en) * 2001-12-27 2005-01-18 Texas Instruments Incorporated Semiconductor wafer with grouped integrated circuit die having inter-die connections for group testing
JP3885587B2 (ja) * 2002-01-16 2007-02-21 ヤマハ株式会社 演奏制御装置及び演奏制御用プログラム、並びに記録媒体
TW548414B (en) * 2002-01-29 2003-08-21 Via Tech Inc Automatic integrated circuit overall machine testing system, apparatus and its method
US6590294B1 (en) * 2002-02-13 2003-07-08 Industrial Technology Research Institute Device for bump probing and method of fabrication
US6720195B2 (en) * 2002-05-15 2004-04-13 Micron Technology, Inc. Methods employing elevated temperatures to enhance quality control in microelectronic component manufacture
US20040015762A1 (en) * 2002-07-22 2004-01-22 Finisar Corporation Scalable system testing tools
TW567329B (en) * 2002-07-30 2003-12-21 Via Tech Inc Auto system-level test apparatus and method
US6747342B1 (en) 2002-08-09 2004-06-08 Lovoltech, Inc. Flip-chip packaging
US6686615B1 (en) 2002-08-20 2004-02-03 Chipmos Technologies (Bermuda) Ltd. Flip-chip type semiconductor device for reducing signal skew
JP4131651B2 (ja) * 2002-08-21 2008-08-13 富士通株式会社 スキャン機能を有する集積回路のレイアウト方法
US6750646B1 (en) * 2002-10-04 2004-06-15 Nvidia Corporation Apparatus for environmental testing of a device in situ, and method thereof
US6744067B1 (en) * 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
JP4141857B2 (ja) * 2003-02-18 2008-08-27 日立マクセル株式会社 半導体装置
US6876215B1 (en) * 2003-02-27 2005-04-05 Credence Systems Corporation Apparatus for testing semiconductor integrated circuit devices in wafer form
US7512851B2 (en) * 2003-08-01 2009-03-31 Syntest Technologies, Inc. Method and apparatus for shifting at-speed scan patterns in a scan-based integrated circuit
US7444559B2 (en) * 2004-01-28 2008-10-28 Micron Technology, Inc. Generation of memory test patterns for DLL calibration
KR100568733B1 (ko) * 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
US7842948B2 (en) * 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
JP2005300308A (ja) * 2004-04-09 2005-10-27 Oki Electric Ind Co Ltd 半導体集積回路
US7279887B1 (en) * 2004-08-06 2007-10-09 Nvidia Corporation In-process system level test before surface mount
US7216050B1 (en) * 2004-12-07 2007-05-08 Nvidia Corporation System and method for testing a printed circuit board assembly
US20070016834A1 (en) * 2005-07-13 2007-01-18 Texas Instruments Incorporated Reducing Power Dissipation During Sequential Scan Tests
TWI270953B (en) * 2005-08-17 2007-01-11 Advanced Semiconductor Eng Substrate and testing method thereof
US7544621B2 (en) * 2005-11-01 2009-06-09 United Microelectronics Corp. Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method
US7761751B1 (en) * 2006-05-12 2010-07-20 Credence Systems Corporation Test and diagnosis of semiconductors
US7495466B1 (en) 2006-06-30 2009-02-24 Transmeta Corporation Triple latch flip flop system and method
US20080122463A1 (en) * 2006-06-30 2008-05-29 Sanjay Dabral Testing microelectronic devices using electro-optic modulator probes
JP2009544012A (ja) * 2006-07-10 2009-12-10 アステリオン・インコーポレイテッド 試験システムで処理を実行するシステムおよび方法
JP2008122159A (ja) * 2006-11-09 2008-05-29 Toshiba Corp 半導体集積回路
US7846782B2 (en) 2007-09-28 2010-12-07 Sandisk 3D Llc Diode array and method of making thereof
JP4696227B2 (ja) 2007-12-28 2011-06-08 スパンション エルエルシー 半導体装置の製造方法
US8742796B2 (en) 2011-01-18 2014-06-03 Nvidia Corporation Low energy flip-flops

Also Published As

Publication number Publication date
WO2005088715A1 (en) 2005-09-22
US20080128695A1 (en) 2008-06-05
SG150557A1 (en) 2009-03-30
CN1914726A (zh) 2007-02-14
US7842948B2 (en) 2010-11-30
US8951814B2 (en) 2015-02-10
US20050191770A1 (en) 2005-09-01
TWI363183B (en) 2012-05-01
TW200535942A (en) 2005-11-01
US20130221354A1 (en) 2013-08-29
US8357931B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
CN100490142C (zh) 关于半导体管芯的系统和方法
EP2341356B1 (en) Method and device for measuring inter-chip signals
KR102287396B1 (ko) 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US8873320B2 (en) DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips
US7476555B2 (en) Method of chip manufacturing
US8809073B2 (en) Apparatus and methods for de-embedding through substrate vias
US7216324B2 (en) Method for designing chip package by re-using existing mask designs
JP5412667B2 (ja) 積層ｌｓｉチップのシステム検査のための方法および検査システム
CN110874518B (zh) 布线基板的设计辅助装置、导孔配置方法以及记录介质
US6528735B1 (en) Substrate design of a chip using a generic substrate design
US8312407B2 (en) Integration of open space/dummy metal at CAD for physical debug of new silicon
CN113314516B (zh) 半导体装置
US6957413B1 (en) System and method for specifying integrated circuit probe locations
CN103985701A (zh) 封装基板及其检测方法
Shukla Predictive transient circuit simulations of charged device model ESD events in system in package chips
US20230307856A1 (en) Low profile impedance-tunable and cross-talk controlled high speed hybrid socket interconnect
JPH0658937B2 (ja) 半導体集積回路
WO2024129923A1 (en) Reusable templates for semiconductor design and fabrication
JPH11218560A (ja) 検査回路
Huang Compact physical models for power supply noise and chip/package co-design in gigascale integration (GSI) and three-dimensional integration systems
CN114975347A (zh) 适用于s参数测试的封装结构及其加工设计方法
Franzon Chip-Package CoDesign
Song et al. Upper/Lower Boundary Estimation of Package Interconnect Parasitics for Chip-Package Co-Design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant