JP4141857B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4141857B2 JP4141857B2 JP2003039647A JP2003039647A JP4141857B2 JP 4141857 B2 JP4141857 B2 JP 4141857B2 JP 2003039647 A JP2003039647 A JP 2003039647A JP 2003039647 A JP2003039647 A JP 2003039647A JP 4141857 B2 JP4141857 B2 JP 4141857B2
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- chip
- electrode
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Details Of Aerials (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、より詳しくは、外部と非接触で通信を行うＲＦ−ＩＤ等を構成する半導体チップに形成されるアンテナ接続用の電極の配列に関する。
【０００２】
【従来の技術】
従来よりリーダライタ装置との間で通信を行うＲＦ−ＩＤと呼ばれる半導体装置が提案されている。この半導体装置は、リーダライタ装置との間で非接触通信を行うためアンテナを備えている。アンテナは、通常、半導体チップの外部に設けられ、ボンディング等により半導体チップに設けられた電極と接続される。この明細書において、このような構成におけるアンテナを外部アンテナと呼ぶ。最近は、さらに半導体モジュールを小型化する等の目的からアンテナを半導体チップ上に形成する技術が実現されている。この明細書において、このような構成におけるアンテナをチップ上アンテナと呼ぶ。
外部アンテナを接続する場合には、半導体チップの２つの外部アンテナ接続用電極は、通常ボンディングにより外部アンテナと接続されるため、双方とも半導体チップの外縁部に設けることが一般的である。
【０００３】
チップ上アンテナを接続する場合における、半導体チップのチップ上アンテナ接続用電極は、例えば、半導体チップの中央部に一方の電極が設けられ、さらに他方の電極を半導体チップの外縁部に設け、双方の電極にコイル状のチップ上アンテナを接続する構成としている。また、特許文献１に示されるように、半導体チップの外縁部に２つの電極（特許文献１の図６における端子２１Ａ及び端子２２Ａ）を設け、一方の電極（特許文献１の図６における端子２１Ａ）を再配線により引き延ばし、中央部に電極（特許文献１の図６における端子２１Ｂ）を形成する構成を採用することも提案されている。
【０００４】
【特許文献１】
特開２００１−３５１０８２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、２つの外部アンテナ接続用電極がチップ外縁部に設けられた半導体チップ上に複数ターンのコイル上アンテナを設けるためには、単層のアンテナではアンテナ両端と電極を接続不可能であり複数層にすることが必要となる。反対に、チップの中央部と外縁部にアンテナ接続用電極を設けたチップ上アンテナ用電極に外部アンテナを接続しようとした場合、電極間の距離が狭く、アンテナ接続工程で電極が短絡するといった問題がある。
【０００６】
また、この特許文献１に示された構成によれば、再配線により中央部に電極を再配置しているため、その工程分、製造工程が増加し、製造コストが増加するという問題点がある。また、再配線後の電極（特許文献１の図６における端子２１Ａ）は、絶縁膜に覆われてしまうため、外部アンテナと接続するためには、再配線により中央部に設けられた電極（特許文献１における端子２１Ｂ）と、外縁部の電極（特許文献１における端子２２Ｂ）と接続させる必要がある。
【０００７】
また、従来は、外部アンテナ又はチップ上アンテナのいずれか一方を接続するための専用の半導体チップのみ提案され、容易に、外部アンテナ又はチップ上アンテナのいずれか一方を接続することができる半導体チップは提案されていない。
【０００８】
本発明は、このような問題点を解決するためになされたもので、外部アンテナとの接続及びチップ上アンテナとの接続の両方に対応可能な半導体装置を提供することを目的とする。
【０００９】
さらに、本発明は、製造容易な半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明にかかる半導体装置は、半導体チップの外縁部に設けられ、チップ上アンテナ及び外部アンテナとの接続用の第１の電極（例えば、本実施の形態におけるアンテナ接続用電極パッド１ａ）と、当該半導体チップの外縁部に設けられ、外部アンテナとの接続用の第２の電極（例えば、本実施の形態におけるアンテナ接続用電極パッド２）と、前記第１の電極及び前記第２の電極より内側に設けられたチップ上アンテナ接続用電極（例えば、本実施の形態におけるアンテナ接続用電極パッド１ｂ）と、当該半導体チップに形成された回路を備えた半導体装置であって、前記第１の電極及び前記第２の電極は、内部配線により前記回路と接続され、前記チップ上アンテナ接続用電極は、内部配線により前記回路及び前記第２の電極と接続されているものである。このような構成を有する半導体装置は、外部アンテナとの接続及びチップ上アンテナとの接続の両方に対応することができる。特に、チップ上アンテナ接続用電極は、内部配線により第２の電極と接続されているため、再配線により接続する場合に比べて、製造工程が少なく、製造コストを低減することができる。
【００１１】
また、前記第１の電極及び前記第２の電極は、半導体チップの角部近傍であって、それぞれ別の角部近傍に配置することにより、外部アンテナとワイヤボンディングにより接続する場合に、十分に両電極間の距離が離れているため、両者の短絡を減らすことができる。
【００１２】
さらに、前記チップ上アンテナ接続用電極と前記第１の電極は、絶縁層を介して形成されるチップ上アンテナと接続されることが好ましい。
【００１３】
また、前記第１の電極及び前記第２の電極が接続された外部アンテナを備えるようにしてもよい。
【００１５】
好適な実施の形態におけるチップ上アンテナ接続用電極は、半導体チップに形成された電極上に形成された絶縁層に開口部を設けることにより形成されている。また、好適な実施の形態における内部配線は、半導体チップの内部に形成された配線である。さらに、好適な実施の形態におけるチップ上アンテナ接続用電極は、半導体チップの中央領域に設けられており、第１の電極及び第２の電極よりも主面の面積において小さい。
【００１６】
【発明の実施の形態】
本発明の実施の形態にかかる半導体装置である半導体チップについて図面を用いて説明する。図１は、チップ上アンテナ及び外部アンテナを接続する前の半導体チップ１０のアンテナ接続用パッドの配線例を示す図である。
【００１７】
図１では、ウエハ上の２つの半導体チップが示されており、これらの半導体チップ１０の間がダイシングエリアとなる。この半導体チップ１０は、例えば、複数の回路ブロックを備えたものである。ここで、回路ブロックには、データやチップを識別する識別情報などの情報を記憶するメモリと、ＣＰＵのような論理制御回路を内蔵する。メモリはデータを保存するＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭ、ＦＲＡＭなどから構成され、論理制御回路はＣＰＵやワイヤードロジックにより実現される。
【００１８】
半導体チップ１０は、チップ上アンテナや外部アンテナを接続することによりリーダライタユニットと識別情報に基づいて交信したり、論理制御回路が所定の処理を行ったりすることができる。さらに、回路ブロックは、復調回路と変調回路とを含む送受信回路と、受信した電波を電力に変える電源回路とを有する。変調回路や復調回路は論理制御回路によって制御されて、クロックに同期して動作を行う。
【００１９】
送受信回路の復調回路は、受信した電波を検波した後データを得るために基底帯域信号を復元する。また、送受信回路の変調回路は、データを送信するために搬送波を送信データに応じて変化させてアンテナに送信する。変調方式は、例えば、キャリア（搬送）周波数の振幅を変えるＡＳＫ、位相を変えるＰＳＫなどを使用することができる。半導体チップ１０は、バッテリを内蔵しておらず、その電源回路は接続したアンテナが受信した電波から電磁誘導によってその動作電力を得る。
【００２０】
図１に示されるように、半導体チップ１０では、アンテナ接続用電極パッド１ａ、１ｂ、２がチップ面に形成される。アンテナ接続用電極パッド１ａ、２は、半導体チップ１０の外縁部、即ち周辺部に設けられている。より詳細には、アンテナ接続用電極パッド１ａは、角部近傍に設けられ、アンテナ接続用電極パッド２は、別の角部近傍に設けられている。尚、この例では、アンテナ接続用電極パッド１ａと２とは、隣の角部近傍に設けられているが、対角となる角部近傍にそれぞれ設けるようにしてもよい。アンテナ接続用電極パッド１ｂは、アンテナ接続用電極パッド１ａ、２よりも内側に設けられており、この例では、半導体チップ１０の中央領域に設けられている。
【００２１】
アンテナ接続用電極パッド１ａ、１ｂは、チップ上アンテナと接続する場合に用いられる。アンテナ接続用電極パッド１a、１ｂを図１に示されるような配置とすることにより、複数の巻線（１０〜５０ターン）で形成されるアンテナ形成領域を跨ぐための多層配線とすることなく単層によりアンテナ配線を形成することが可能となる。
【００２２】
アンテナ接続用電極パッド１ａ、２は、外部アンテナと接続する場合に用いられる。半導体チップ１０内に設けられた各種の内部回路（図示せず）と各パッドは内部配線より接続される。特に、アンテナ接続用電極パッド１ｂとアンテナ接続用電極パッド２とは、内部配線により接続されている。
【００２３】
即ち、アンテナ接続用電極パッド１ｂは、チップ上アンテナを接続する場合には、そのチップ上アンテナと接続されるが、外部アンテナを接続する場合には、この外部アンテナとは接続されない。これに対して、アンテナ接続用電極パッド１ａは、チップ上アンテナを接続する場合には、そのチップ上アンテナと接続され、外部アンテナを接続する場合にもこの外部アンテナと接続される。即ち、アンテナ接続用電極パッド１ａは、チップ上アンテナ用の電極パッドと、外部アンテナ接続用の電極パッドを兼用している。
【００２４】
ここで、図１では、このチップ内側に位置するアンテナ接続用電極パッド１ｂとチップの角部近傍に位置する外部アンテナ接続用電極パッド２とを接続する内部配線４のみ点線で示す。その他の内部配線については、図示を省略している。
【００２５】
チップ内部に位置するアンテナ接続用電極パッド１ｂは、チップサイズを小さくする観点から、出来るだけ小さい方がよい。他方、アンテナ接続用電極パッド１ａ、２は、外部アンテナを接続するボンディング装置の精度の制限からある程度の面積を確保しなければならない。このような観点から、チップ内部に位置するアンテナ接続用電極パッド１ｂは、アンテナ接続用電極パッド１ａ、２よりも主面の面積において小さくなることが好ましい。
【００２６】
図２は、本発明の実施の形態にかかる半導体チップ１０の一部断面を示す図であり、アンテナと接続する前の段階を示す。図２は、図１のＡ−Ａ’断面を示す。この例では、シリコン７の内部にメタル層４ａ、４ｂが別の層にそれぞれにおいて配線されている。そして、これらメタル層４ａとメタル層４ｂの間は、ビア４ｃにより接続されている。
【００２７】
このうち、メタル層４ａ及びビア４ｃは、チップ内部に形成された内部回路と、外部アンテナ接続用電極パッド１ａ、１ｂ、２のそれぞれを接続し、かつ、アンテナ接続用電極パッド２とアンテナ接続用電極パッド１ｂとを接続するための内部配線である。メタル層４ｂは、チップ内部に形成された内部回路上の配線である。メタル層４は、例えば、Ａｌ（アルミニウム）やＣｕ（銅）により形成される。
【００２８】
シリコン７の上面には、絶縁層６が形成されている。この絶縁層６の直下には、通常パッシベーション層（図示せず）が設けられる。絶縁層６は、例えば、ポリイミドにより形成される。
【００２９】
絶縁層６には、半導体チップ１０の外縁部に相当する位置に、開口部が設けられている。絶縁層６の開口部からは、メタル層４ａの一部が露出することになる。この露出したメタル層４ａの一部が外部アンテナ接続用電極パッド２として機能する。
【００３０】
絶縁層６は、外部アンテナ接続用電極パッド２を構成するための開口部に加えて、半導体チップ１０の内側領域において、チップ上アンテナと接続するための開口部を有する。この開口部では、メタル層４ａの一部が露出している。この露出したメタル層４ａの一部がアンテナ接続用電極パッド１ｂとして機能する。
【００３１】
このような状態における半導体チップ１０は、再配線によるチップ上のアンテナを形成せずに外部アンテナ接続用電極パッド２、アンテナ接続用電極パッド１ａを介してボンディングによりバルクコイル等からなる外部アンテナと接続することもできるし、半導体チップ１０上に再配線技術によりチップ上アンテナを形成し、アンテナ接続用電極パッド１ａおよびアンテナ接続用電極パッド１ｂを電気的に接続することもできる。即ち、小型化が可能となる半導体チップ上にアンテナを直接形成するコイルオンチップ型のＲＦ−IＤと長距離の通信要求に対応可能な外部アンテナ接続型のＲＦ−IＤの両方に対応可能な半導体チップを実現可能な構造になる。
【００３２】
続いて、図３を用いて、チップ上アンテナが接続される、いわゆるコイルオンチップ型の半導体チップの構成について説明する。
【００３３】
半導体チップ３０では一対のアンテナ接続用電極パッド１ａ、１ｂがチップ上アンテナとの接続に用いられる。これらの電極パッド１ａ、１ｂは、銅などから構成される、チップ上アンテナであるアンテナコイル３２が接続されている。また、半導体チップ３０とアンテナコイル３２とを一体形成しても良い。アンテナコイル３２は半導体チップ３０の内部回路に接続されるとともに、データ通信を行うリーダライタ装置側のパタンアンテナ（図示せず）と非接触に電磁結合されている。アンテナコイル３２とパタンアンテナは互いに密着又は微小ギャップにより近接して配置され、アンテナコイル３２はコイルオンチップ型の半導体チップにおける通信部として機能する。
【００３４】
アンテナコイル３２は、パタンアンテナとの配置、実装面積、その他の条件に応じて所望の寸法、形状、自己インダクタンス、相互インダクタンスを有する。例えば、上から見た場合にコイルの形状は正方形に限定されず、円形、四角形、楕円形などとしても良い。
【００３５】
半導体チップ３０は例えば、特開２０００−３２３６４３号公報に開示されたＩＣ素子と同様のものである。半導体チップ３０は、図３に示すように、半導体チップ３０の入出力端子であるアンテナ接続用電極パッド１ａ、１ｂの形成面側に、酸化シリコン膜や樹脂膜等の絶縁性の表面保護膜である絶縁層３１（図２における絶縁層６に相当する）を介して、矩形スパイラル形状のアンテナコイル３２を一体に形成して成る。絶縁層３１におけるアンテナ接続用電極パッド１ａ、１ｂと対応する位置にフォトリゾグラフ法等を用いて開口部を形成し、この開口部を介して絶縁層３１上に形成したアンテナコイル３２と半導体チップ３０の内部に形成された内部回路が電気的に接続される。
【００３６】
なお、実用上十分な電力の供給を受け、かつ、リーダライタ装置のパタンアンテナとの間の通信特性を確保するためには、アンテナコイル３２の線幅を７μｍ以上、線間距離を５μｍ以下、巻数を２０ターン以上とすることが好ましい。
【００３７】
図４に示されるように半導体チップ３０の電極パッド３０ａ（図３における電極パッド１ａに相当する）及び電極パッド３０ｂ（図３における電極パッド１ｂに相当する）とアンテナコイル３２との接続は、絶縁層３１に設けられた開口部３４を介して行われる。この場合、アンテナコイル３２の形成位置が若干ずれた場合にも、電極パッド３０ａとアンテナコイル３２との接続が確実に行われるように、開口部３４の直径又は幅をアンテナコイル３２の線幅よりも小さくすることがより好ましい。
【００３８】
アンテナコイル３２を構成する導体は、図４に示すように、金属蒸着層３５と金属めっき層３６を含む多層構造になっている。金属蒸着層３５及び金属めっき層３６は、任意の導電性金属をもって形成することができるが、比較的安価で導電率が高いことから、金属蒸着層３５についてはアルミニウム、ニッケル、銅及びクロムから選択される金属又はこれらの金属群から選択される２種以上の金属の合金で形成することが好ましく、均質な単層構造とするほか、異なる金属層又は合金層を多層に積層した他層構造とすることもできる。一方、前記金属めっき層３６は、銅で形成することが好ましく、無電解めっき法又は電気めっき法若しくは精密電鋳法により形成することができる。
【００３９】
次に、チップ上アンテナを有する半導体チップ３０の製造方法を図５及び図６に基づいて説明する。図５は、所定のプロセス処理を経て完成されたいわゆる完成ウエハ３７の平面図、図６は半導体チップ３０の製造方法を示す工程図である。
【００４０】
図５に示すように、完成ウエハ３７には、最外周部を除く内周部分に多数個のＩＣ素子用の回路３３が等間隔に形成されており、その回路形成面側には、所要の絶縁層３１が形成されている。
【００４１】
図３に示す構造を有する半導体チップ３０の製造方法では、まず図６（ａ）に示すように、完成ウエハ３７の回路形成面に形成された絶縁層３１上に、アルミニウム又はアルミニウム合金若しくは銅又は銅合金を用いて、金属蒸着層３５を均一に形成する。次いで、図６（ｂ）に示すように、当該金属蒸着層３５上にフォトレジスト層３８を均一に形成し、形成されたフォトレジスト層３８にコイルを含む所要のパターンが形成されたマスク３９を被せ、マスク３９の外側から所定波長の光４０を照射してフォトレジスト層３８を露光する。しかる後に露光されたフォトレジスト層３８の現像処理を行い、図６（ｃ）に示すように、フォトレジスト層３８の露光部分を除去して、前記金属蒸着層３５の前記露光パターンと対応する部分を露出させる。次いで、金属蒸着層３５の露出部分に電気めっき又は精密電鋳を施し、図６（ｄ）に示すように、金属蒸着層３５の露出部分に金属めっき層３６を積層する。次いで、完成ウエハ３７の表面に付着したフォトレジスト層３８をアッシング処理等によって除去し、図６（ｅ）に示すように、均一な金属蒸着層３５上に金属めっき層３６が形成された完成ウエハ３７を得る。次いで、金属めっき層３６より露出した金属蒸着層３５を選択的にエッチングし、図６（ｆ）に示すように、金属めっき層３６より露出した金属蒸着層３５を除去する。これによって、金属蒸着層３５と金属めっき層３６からなり、アンテナコイルとなる導電パターンが形成された完成ウエハ３７を得ることができる。最後に完成ウエハ３７をダイシングすることで図３の構造のアンテナ一体型半導体チップが完成する。
【００４２】
続いて、図７乃至９を用いて、外部アンテナを接続した場合の構成について説明する。図７乃至図９から明らかなように、本例のフレキシブルＩＣモジュールは、半導体チップ１０と、当該半導体チップ１０の電極パッド１ａ、２に直接接続され、図示しないリーダライタ装置から半導体チップ１０への電源の供給を非接触で受けると共にリーダライタ装置との間でデータの伝送を非接触で行う非接触伝送用コイルである外部アンテナ２００とを、例えば常温においてシート状に成形されたホットメルト接着剤などの熱圧着性合成樹脂シート（フレキシブル基体）３００の片面に熱圧着により固定した構成になっている。半導体チップ１０及び外部アンテナ２００は、その一部が熱圧着性合成樹脂の内部に埋設されるように熱圧着されるが、熱圧着性合成樹脂シート３００の厚みや熱圧着時の加熱条件及び押圧条件等を工夫することによって、半導体チップ１０及び外部アンテナ２００が熱圧着性合成樹脂シート３００の内部に完全に埋設されるように熱圧着することも可能である。
【００４３】
いずれの場合にも、半導体チップ１０及び外部アンテナ２００は、接続部分を保護するために、電極パッド１ａ、２を熱圧着性合成樹脂シート３００側に向けて熱圧着し、前記電極パッド１ａ、２を熱圧着性合成樹脂シート３００内に埋設することが好ましい。
【００４４】
半導体チップ１０としては、任意のＩＣチップを用いることができるが、搭載された非接触式ＩＣカード等の製品の薄形化を図るため、全厚が３００μｍ以下、好ましくは２００μｍ以下に薄形化されたものを用いることが望ましい。また、特に薄形のカードに適用するためには、半導体チップ１０として全厚が５０μｍ〜１５０μｍ程度に薄形化されたものを用いることが好ましい。
【００４５】
外部アンテナ２００に関しては、銅やアルミニウムなどの良導電性金属材料からなる心線の周囲を樹脂などの絶縁層で被覆された線材から成るものを用いる。外部アンテナ２００を構成する線材の直径は、２０μｍ〜２００μｍであり、半導体チップ１０と外部アンテナ２００との接続を確実にするため、半導体チップ１０に設けられた電極パッド１ａ、２の一辺の長さよりも小さいものが選択的に用いられる。外部アンテナ２００は、所要の被覆が設けられ、かつ所要の直径を有する線材をＩＣチップの特性に合わせて数回〜数十回ターンさせることにより形成される。半導体チップ１０と外部アンテナ２００の直接接続方式としては、ウェッジボンディング、ハンダ付け又は溶接が特に好適である。
【００４６】
半導体チップ１０と外部アンテナ２００とをウェッジボンディングする場合には、図９（ａ）に示すように、半導体チップ１０として電極パッド１ａ、２に予め金バンプ又はニッケルバンプ１ｄが形成されたものが用いられる。ニッケルバンプを形成した場合には、金バンプを形成した場合に比べて、半導体チップ１０の低コスト化を図ることができる。金バンプ又はニッケルバンプ１ｄが形成された半導体チップ１０を用いる場合、外部アンテナ２００としては、接合用金属層２００ｃを有しないものを用いることもできるが、接合をより容易かつ確実にするため、心線２００ａの周囲に金層が被覆されたものを用いることが特に好ましい。電極パッド１ａ、２と外部アンテナ２００とのウェッジボンディングは、図９（ａ）に示すように、電極パッド１ａ、２に外部アンテナ２００の端部を重ねあわせ、外部アンテナ２００側よりボンディングツール５１を押し付けて超音波を負荷し、そのエネルギによって絶縁層を炭化すると共にバンプ１ｄを溶融するすることによって行う。これによって、図９（ｂ）に示すように、半導体チップ１０の電極パッド１ａ、２と外部アンテナ２００とが直接接続される。なお、これらの図に示すように、外部アンテナ２００としては、金バンプ又はニッケルバンプ１ｄの幅よりも線径が小さい線材からなるものが用いられることは当然である。
【００４７】
尚、本発明にかかる半導体装置の製造方法は、上述の方法には限定されず、任意の製造方法により製造することができる。
【００４８】
【発明の効果】
本発明によれば、外部アンテナとの接続及びチップ上アンテナとの接続の両方に対応可能な半導体装置を提供することができる。さらに、本発明によれば、製造容易な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置における配線例を示す図である。
【図２】本発明にかかる半導体装置の断面図である。
【図３】本発明にかかる半導体装置の構成を示す図である。
【図４】本発明にかかる半導体装置の一部断面図である。
【図５】完成ウェハの平面図である。
【図６】本発明にかかる半導体装置の製造方法の工程図である。
【図７】本発明にかかる半導体装置の構成を示す図である。
【図８】本発明にかかる半導体装置の一部を示す図である。
【図９】本発明にかかる半導体装置の製造工程における一部断面図である。
【符号の説明】
１ａ、１ｂ、２、３０ａ 電極パッド
４ａ メタル層（内部配線）
４ｂ メタル層（回路）
１０、３０ 半導体チップ
３２ チップ上アンテナコイル
２００ 外部アンテナコイル
【発明の属する技術分野】
本発明は、半導体装置に係り、より詳しくは、外部と非接触で通信を行うＲＦ−ＩＤ等を構成する半導体チップに形成されるアンテナ接続用の電極の配列に関する。
【０００２】
【従来の技術】
従来よりリーダライタ装置との間で通信を行うＲＦ−ＩＤと呼ばれる半導体装置が提案されている。この半導体装置は、リーダライタ装置との間で非接触通信を行うためアンテナを備えている。アンテナは、通常、半導体チップの外部に設けられ、ボンディング等により半導体チップに設けられた電極と接続される。この明細書において、このような構成におけるアンテナを外部アンテナと呼ぶ。最近は、さらに半導体モジュールを小型化する等の目的からアンテナを半導体チップ上に形成する技術が実現されている。この明細書において、このような構成におけるアンテナをチップ上アンテナと呼ぶ。
外部アンテナを接続する場合には、半導体チップの２つの外部アンテナ接続用電極は、通常ボンディングにより外部アンテナと接続されるため、双方とも半導体チップの外縁部に設けることが一般的である。
【０００３】
チップ上アンテナを接続する場合における、半導体チップのチップ上アンテナ接続用電極は、例えば、半導体チップの中央部に一方の電極が設けられ、さらに他方の電極を半導体チップの外縁部に設け、双方の電極にコイル状のチップ上アンテナを接続する構成としている。また、特許文献１に示されるように、半導体チップの外縁部に２つの電極（特許文献１の図６における端子２１Ａ及び端子２２Ａ）を設け、一方の電極（特許文献１の図６における端子２１Ａ）を再配線により引き延ばし、中央部に電極（特許文献１の図６における端子２１Ｂ）を形成する構成を採用することも提案されている。
【０００４】
【特許文献１】
特開２００１−３５１０８２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、２つの外部アンテナ接続用電極がチップ外縁部に設けられた半導体チップ上に複数ターンのコイル上アンテナを設けるためには、単層のアンテナではアンテナ両端と電極を接続不可能であり複数層にすることが必要となる。反対に、チップの中央部と外縁部にアンテナ接続用電極を設けたチップ上アンテナ用電極に外部アンテナを接続しようとした場合、電極間の距離が狭く、アンテナ接続工程で電極が短絡するといった問題がある。
【０００６】
また、この特許文献１に示された構成によれば、再配線により中央部に電極を再配置しているため、その工程分、製造工程が増加し、製造コストが増加するという問題点がある。また、再配線後の電極（特許文献１の図６における端子２１Ａ）は、絶縁膜に覆われてしまうため、外部アンテナと接続するためには、再配線により中央部に設けられた電極（特許文献１における端子２１Ｂ）と、外縁部の電極（特許文献１における端子２２Ｂ）と接続させる必要がある。
【０００７】
また、従来は、外部アンテナ又はチップ上アンテナのいずれか一方を接続するための専用の半導体チップのみ提案され、容易に、外部アンテナ又はチップ上アンテナのいずれか一方を接続することができる半導体チップは提案されていない。
【０００８】
本発明は、このような問題点を解決するためになされたもので、外部アンテナとの接続及びチップ上アンテナとの接続の両方に対応可能な半導体装置を提供することを目的とする。
【０００９】
さらに、本発明は、製造容易な半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明にかかる半導体装置は、半導体チップの外縁部に設けられ、チップ上アンテナ及び外部アンテナとの接続用の第１の電極（例えば、本実施の形態におけるアンテナ接続用電極パッド１ａ）と、当該半導体チップの外縁部に設けられ、外部アンテナとの接続用の第２の電極（例えば、本実施の形態におけるアンテナ接続用電極パッド２）と、前記第１の電極及び前記第２の電極より内側に設けられたチップ上アンテナ接続用電極（例えば、本実施の形態におけるアンテナ接続用電極パッド１ｂ）と、当該半導体チップに形成された回路を備えた半導体装置であって、前記第１の電極及び前記第２の電極は、内部配線により前記回路と接続され、前記チップ上アンテナ接続用電極は、内部配線により前記回路及び前記第２の電極と接続されているものである。このような構成を有する半導体装置は、外部アンテナとの接続及びチップ上アンテナとの接続の両方に対応することができる。特に、チップ上アンテナ接続用電極は、内部配線により第２の電極と接続されているため、再配線により接続する場合に比べて、製造工程が少なく、製造コストを低減することができる。
【００１１】
また、前記第１の電極及び前記第２の電極は、半導体チップの角部近傍であって、それぞれ別の角部近傍に配置することにより、外部アンテナとワイヤボンディングにより接続する場合に、十分に両電極間の距離が離れているため、両者の短絡を減らすことができる。
【００１２】
さらに、前記チップ上アンテナ接続用電極と前記第１の電極は、絶縁層を介して形成されるチップ上アンテナと接続されることが好ましい。
【００１３】
また、前記第１の電極及び前記第２の電極が接続された外部アンテナを備えるようにしてもよい。
【００１５】
好適な実施の形態におけるチップ上アンテナ接続用電極は、半導体チップに形成された電極上に形成された絶縁層に開口部を設けることにより形成されている。また、好適な実施の形態における内部配線は、半導体チップの内部に形成された配線である。さらに、好適な実施の形態におけるチップ上アンテナ接続用電極は、半導体チップの中央領域に設けられており、第１の電極及び第２の電極よりも主面の面積において小さい。
【００１６】
【発明の実施の形態】
本発明の実施の形態にかかる半導体装置である半導体チップについて図面を用いて説明する。図１は、チップ上アンテナ及び外部アンテナを接続する前の半導体チップ１０のアンテナ接続用パッドの配線例を示す図である。
【００１７】
図１では、ウエハ上の２つの半導体チップが示されており、これらの半導体チップ１０の間がダイシングエリアとなる。この半導体チップ１０は、例えば、複数の回路ブロックを備えたものである。ここで、回路ブロックには、データやチップを識別する識別情報などの情報を記憶するメモリと、ＣＰＵのような論理制御回路を内蔵する。メモリはデータを保存するＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭ、ＦＲＡＭなどから構成され、論理制御回路はＣＰＵやワイヤードロジックにより実現される。
【００１８】
半導体チップ１０は、チップ上アンテナや外部アンテナを接続することによりリーダライタユニットと識別情報に基づいて交信したり、論理制御回路が所定の処理を行ったりすることができる。さらに、回路ブロックは、復調回路と変調回路とを含む送受信回路と、受信した電波を電力に変える電源回路とを有する。変調回路や復調回路は論理制御回路によって制御されて、クロックに同期して動作を行う。
【００１９】
送受信回路の復調回路は、受信した電波を検波した後データを得るために基底帯域信号を復元する。また、送受信回路の変調回路は、データを送信するために搬送波を送信データに応じて変化させてアンテナに送信する。変調方式は、例えば、キャリア（搬送）周波数の振幅を変えるＡＳＫ、位相を変えるＰＳＫなどを使用することができる。半導体チップ１０は、バッテリを内蔵しておらず、その電源回路は接続したアンテナが受信した電波から電磁誘導によってその動作電力を得る。
【００２０】
図１に示されるように、半導体チップ１０では、アンテナ接続用電極パッド１ａ、１ｂ、２がチップ面に形成される。アンテナ接続用電極パッド１ａ、２は、半導体チップ１０の外縁部、即ち周辺部に設けられている。より詳細には、アンテナ接続用電極パッド１ａは、角部近傍に設けられ、アンテナ接続用電極パッド２は、別の角部近傍に設けられている。尚、この例では、アンテナ接続用電極パッド１ａと２とは、隣の角部近傍に設けられているが、対角となる角部近傍にそれぞれ設けるようにしてもよい。アンテナ接続用電極パッド１ｂは、アンテナ接続用電極パッド１ａ、２よりも内側に設けられており、この例では、半導体チップ１０の中央領域に設けられている。
【００２１】
アンテナ接続用電極パッド１ａ、１ｂは、チップ上アンテナと接続する場合に用いられる。アンテナ接続用電極パッド１a、１ｂを図１に示されるような配置とすることにより、複数の巻線（１０〜５０ターン）で形成されるアンテナ形成領域を跨ぐための多層配線とすることなく単層によりアンテナ配線を形成することが可能となる。
【００２２】
アンテナ接続用電極パッド１ａ、２は、外部アンテナと接続する場合に用いられる。半導体チップ１０内に設けられた各種の内部回路（図示せず）と各パッドは内部配線より接続される。特に、アンテナ接続用電極パッド１ｂとアンテナ接続用電極パッド２とは、内部配線により接続されている。
【００２３】
即ち、アンテナ接続用電極パッド１ｂは、チップ上アンテナを接続する場合には、そのチップ上アンテナと接続されるが、外部アンテナを接続する場合には、この外部アンテナとは接続されない。これに対して、アンテナ接続用電極パッド１ａは、チップ上アンテナを接続する場合には、そのチップ上アンテナと接続され、外部アンテナを接続する場合にもこの外部アンテナと接続される。即ち、アンテナ接続用電極パッド１ａは、チップ上アンテナ用の電極パッドと、外部アンテナ接続用の電極パッドを兼用している。
【００２４】
ここで、図１では、このチップ内側に位置するアンテナ接続用電極パッド１ｂとチップの角部近傍に位置する外部アンテナ接続用電極パッド２とを接続する内部配線４のみ点線で示す。その他の内部配線については、図示を省略している。
【００２５】
チップ内部に位置するアンテナ接続用電極パッド１ｂは、チップサイズを小さくする観点から、出来るだけ小さい方がよい。他方、アンテナ接続用電極パッド１ａ、２は、外部アンテナを接続するボンディング装置の精度の制限からある程度の面積を確保しなければならない。このような観点から、チップ内部に位置するアンテナ接続用電極パッド１ｂは、アンテナ接続用電極パッド１ａ、２よりも主面の面積において小さくなることが好ましい。
【００２６】
図２は、本発明の実施の形態にかかる半導体チップ１０の一部断面を示す図であり、アンテナと接続する前の段階を示す。図２は、図１のＡ−Ａ’断面を示す。この例では、シリコン７の内部にメタル層４ａ、４ｂが別の層にそれぞれにおいて配線されている。そして、これらメタル層４ａとメタル層４ｂの間は、ビア４ｃにより接続されている。
【００２７】
このうち、メタル層４ａ及びビア４ｃは、チップ内部に形成された内部回路と、外部アンテナ接続用電極パッド１ａ、１ｂ、２のそれぞれを接続し、かつ、アンテナ接続用電極パッド２とアンテナ接続用電極パッド１ｂとを接続するための内部配線である。メタル層４ｂは、チップ内部に形成された内部回路上の配線である。メタル層４は、例えば、Ａｌ（アルミニウム）やＣｕ（銅）により形成される。
【００２８】
シリコン７の上面には、絶縁層６が形成されている。この絶縁層６の直下には、通常パッシベーション層（図示せず）が設けられる。絶縁層６は、例えば、ポリイミドにより形成される。
【００２９】
絶縁層６には、半導体チップ１０の外縁部に相当する位置に、開口部が設けられている。絶縁層６の開口部からは、メタル層４ａの一部が露出することになる。この露出したメタル層４ａの一部が外部アンテナ接続用電極パッド２として機能する。
【００３０】
絶縁層６は、外部アンテナ接続用電極パッド２を構成するための開口部に加えて、半導体チップ１０の内側領域において、チップ上アンテナと接続するための開口部を有する。この開口部では、メタル層４ａの一部が露出している。この露出したメタル層４ａの一部がアンテナ接続用電極パッド１ｂとして機能する。
【００３１】
このような状態における半導体チップ１０は、再配線によるチップ上のアンテナを形成せずに外部アンテナ接続用電極パッド２、アンテナ接続用電極パッド１ａを介してボンディングによりバルクコイル等からなる外部アンテナと接続することもできるし、半導体チップ１０上に再配線技術によりチップ上アンテナを形成し、アンテナ接続用電極パッド１ａおよびアンテナ接続用電極パッド１ｂを電気的に接続することもできる。即ち、小型化が可能となる半導体チップ上にアンテナを直接形成するコイルオンチップ型のＲＦ−IＤと長距離の通信要求に対応可能な外部アンテナ接続型のＲＦ−IＤの両方に対応可能な半導体チップを実現可能な構造になる。
【００３２】
続いて、図３を用いて、チップ上アンテナが接続される、いわゆるコイルオンチップ型の半導体チップの構成について説明する。
【００３３】
半導体チップ３０では一対のアンテナ接続用電極パッド１ａ、１ｂがチップ上アンテナとの接続に用いられる。これらの電極パッド１ａ、１ｂは、銅などから構成される、チップ上アンテナであるアンテナコイル３２が接続されている。また、半導体チップ３０とアンテナコイル３２とを一体形成しても良い。アンテナコイル３２は半導体チップ３０の内部回路に接続されるとともに、データ通信を行うリーダライタ装置側のパタンアンテナ（図示せず）と非接触に電磁結合されている。アンテナコイル３２とパタンアンテナは互いに密着又は微小ギャップにより近接して配置され、アンテナコイル３２はコイルオンチップ型の半導体チップにおける通信部として機能する。
【００３４】
アンテナコイル３２は、パタンアンテナとの配置、実装面積、その他の条件に応じて所望の寸法、形状、自己インダクタンス、相互インダクタンスを有する。例えば、上から見た場合にコイルの形状は正方形に限定されず、円形、四角形、楕円形などとしても良い。
【００３５】
半導体チップ３０は例えば、特開２０００−３２３６４３号公報に開示されたＩＣ素子と同様のものである。半導体チップ３０は、図３に示すように、半導体チップ３０の入出力端子であるアンテナ接続用電極パッド１ａ、１ｂの形成面側に、酸化シリコン膜や樹脂膜等の絶縁性の表面保護膜である絶縁層３１（図２における絶縁層６に相当する）を介して、矩形スパイラル形状のアンテナコイル３２を一体に形成して成る。絶縁層３１におけるアンテナ接続用電極パッド１ａ、１ｂと対応する位置にフォトリゾグラフ法等を用いて開口部を形成し、この開口部を介して絶縁層３１上に形成したアンテナコイル３２と半導体チップ３０の内部に形成された内部回路が電気的に接続される。
【００３６】
なお、実用上十分な電力の供給を受け、かつ、リーダライタ装置のパタンアンテナとの間の通信特性を確保するためには、アンテナコイル３２の線幅を７μｍ以上、線間距離を５μｍ以下、巻数を２０ターン以上とすることが好ましい。
【００３７】
図４に示されるように半導体チップ３０の電極パッド３０ａ（図３における電極パッド１ａに相当する）及び電極パッド３０ｂ（図３における電極パッド１ｂに相当する）とアンテナコイル３２との接続は、絶縁層３１に設けられた開口部３４を介して行われる。この場合、アンテナコイル３２の形成位置が若干ずれた場合にも、電極パッド３０ａとアンテナコイル３２との接続が確実に行われるように、開口部３４の直径又は幅をアンテナコイル３２の線幅よりも小さくすることがより好ましい。
【００３８】
アンテナコイル３２を構成する導体は、図４に示すように、金属蒸着層３５と金属めっき層３６を含む多層構造になっている。金属蒸着層３５及び金属めっき層３６は、任意の導電性金属をもって形成することができるが、比較的安価で導電率が高いことから、金属蒸着層３５についてはアルミニウム、ニッケル、銅及びクロムから選択される金属又はこれらの金属群から選択される２種以上の金属の合金で形成することが好ましく、均質な単層構造とするほか、異なる金属層又は合金層を多層に積層した他層構造とすることもできる。一方、前記金属めっき層３６は、銅で形成することが好ましく、無電解めっき法又は電気めっき法若しくは精密電鋳法により形成することができる。
【００３９】
次に、チップ上アンテナを有する半導体チップ３０の製造方法を図５及び図６に基づいて説明する。図５は、所定のプロセス処理を経て完成されたいわゆる完成ウエハ３７の平面図、図６は半導体チップ３０の製造方法を示す工程図である。
【００４０】
図５に示すように、完成ウエハ３７には、最外周部を除く内周部分に多数個のＩＣ素子用の回路３３が等間隔に形成されており、その回路形成面側には、所要の絶縁層３１が形成されている。
【００４１】
図３に示す構造を有する半導体チップ３０の製造方法では、まず図６（ａ）に示すように、完成ウエハ３７の回路形成面に形成された絶縁層３１上に、アルミニウム又はアルミニウム合金若しくは銅又は銅合金を用いて、金属蒸着層３５を均一に形成する。次いで、図６（ｂ）に示すように、当該金属蒸着層３５上にフォトレジスト層３８を均一に形成し、形成されたフォトレジスト層３８にコイルを含む所要のパターンが形成されたマスク３９を被せ、マスク３９の外側から所定波長の光４０を照射してフォトレジスト層３８を露光する。しかる後に露光されたフォトレジスト層３８の現像処理を行い、図６（ｃ）に示すように、フォトレジスト層３８の露光部分を除去して、前記金属蒸着層３５の前記露光パターンと対応する部分を露出させる。次いで、金属蒸着層３５の露出部分に電気めっき又は精密電鋳を施し、図６（ｄ）に示すように、金属蒸着層３５の露出部分に金属めっき層３６を積層する。次いで、完成ウエハ３７の表面に付着したフォトレジスト層３８をアッシング処理等によって除去し、図６（ｅ）に示すように、均一な金属蒸着層３５上に金属めっき層３６が形成された完成ウエハ３７を得る。次いで、金属めっき層３６より露出した金属蒸着層３５を選択的にエッチングし、図６（ｆ）に示すように、金属めっき層３６より露出した金属蒸着層３５を除去する。これによって、金属蒸着層３５と金属めっき層３６からなり、アンテナコイルとなる導電パターンが形成された完成ウエハ３７を得ることができる。最後に完成ウエハ３７をダイシングすることで図３の構造のアンテナ一体型半導体チップが完成する。
【００４２】
続いて、図７乃至９を用いて、外部アンテナを接続した場合の構成について説明する。図７乃至図９から明らかなように、本例のフレキシブルＩＣモジュールは、半導体チップ１０と、当該半導体チップ１０の電極パッド１ａ、２に直接接続され、図示しないリーダライタ装置から半導体チップ１０への電源の供給を非接触で受けると共にリーダライタ装置との間でデータの伝送を非接触で行う非接触伝送用コイルである外部アンテナ２００とを、例えば常温においてシート状に成形されたホットメルト接着剤などの熱圧着性合成樹脂シート（フレキシブル基体）３００の片面に熱圧着により固定した構成になっている。半導体チップ１０及び外部アンテナ２００は、その一部が熱圧着性合成樹脂の内部に埋設されるように熱圧着されるが、熱圧着性合成樹脂シート３００の厚みや熱圧着時の加熱条件及び押圧条件等を工夫することによって、半導体チップ１０及び外部アンテナ２００が熱圧着性合成樹脂シート３００の内部に完全に埋設されるように熱圧着することも可能である。
【００４３】
いずれの場合にも、半導体チップ１０及び外部アンテナ２００は、接続部分を保護するために、電極パッド１ａ、２を熱圧着性合成樹脂シート３００側に向けて熱圧着し、前記電極パッド１ａ、２を熱圧着性合成樹脂シート３００内に埋設することが好ましい。
【００４４】
半導体チップ１０としては、任意のＩＣチップを用いることができるが、搭載された非接触式ＩＣカード等の製品の薄形化を図るため、全厚が３００μｍ以下、好ましくは２００μｍ以下に薄形化されたものを用いることが望ましい。また、特に薄形のカードに適用するためには、半導体チップ１０として全厚が５０μｍ〜１５０μｍ程度に薄形化されたものを用いることが好ましい。
【００４５】
外部アンテナ２００に関しては、銅やアルミニウムなどの良導電性金属材料からなる心線の周囲を樹脂などの絶縁層で被覆された線材から成るものを用いる。外部アンテナ２００を構成する線材の直径は、２０μｍ〜２００μｍであり、半導体チップ１０と外部アンテナ２００との接続を確実にするため、半導体チップ１０に設けられた電極パッド１ａ、２の一辺の長さよりも小さいものが選択的に用いられる。外部アンテナ２００は、所要の被覆が設けられ、かつ所要の直径を有する線材をＩＣチップの特性に合わせて数回〜数十回ターンさせることにより形成される。半導体チップ１０と外部アンテナ２００の直接接続方式としては、ウェッジボンディング、ハンダ付け又は溶接が特に好適である。
【００４６】
半導体チップ１０と外部アンテナ２００とをウェッジボンディングする場合には、図９（ａ）に示すように、半導体チップ１０として電極パッド１ａ、２に予め金バンプ又はニッケルバンプ１ｄが形成されたものが用いられる。ニッケルバンプを形成した場合には、金バンプを形成した場合に比べて、半導体チップ１０の低コスト化を図ることができる。金バンプ又はニッケルバンプ１ｄが形成された半導体チップ１０を用いる場合、外部アンテナ２００としては、接合用金属層２００ｃを有しないものを用いることもできるが、接合をより容易かつ確実にするため、心線２００ａの周囲に金層が被覆されたものを用いることが特に好ましい。電極パッド１ａ、２と外部アンテナ２００とのウェッジボンディングは、図９（ａ）に示すように、電極パッド１ａ、２に外部アンテナ２００の端部を重ねあわせ、外部アンテナ２００側よりボンディングツール５１を押し付けて超音波を負荷し、そのエネルギによって絶縁層を炭化すると共にバンプ１ｄを溶融するすることによって行う。これによって、図９（ｂ）に示すように、半導体チップ１０の電極パッド１ａ、２と外部アンテナ２００とが直接接続される。なお、これらの図に示すように、外部アンテナ２００としては、金バンプ又はニッケルバンプ１ｄの幅よりも線径が小さい線材からなるものが用いられることは当然である。
【００４７】
尚、本発明にかかる半導体装置の製造方法は、上述の方法には限定されず、任意の製造方法により製造することができる。
【００４８】
【発明の効果】
本発明によれば、外部アンテナとの接続及びチップ上アンテナとの接続の両方に対応可能な半導体装置を提供することができる。さらに、本発明によれば、製造容易な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置における配線例を示す図である。
【図２】本発明にかかる半導体装置の断面図である。
【図３】本発明にかかる半導体装置の構成を示す図である。
【図４】本発明にかかる半導体装置の一部断面図である。
【図５】完成ウェハの平面図である。
【図６】本発明にかかる半導体装置の製造方法の工程図である。
【図７】本発明にかかる半導体装置の構成を示す図である。
【図８】本発明にかかる半導体装置の一部を示す図である。
【図９】本発明にかかる半導体装置の製造工程における一部断面図である。
【符号の説明】
１ａ、１ｂ、２、３０ａ 電極パッド
４ａ メタル層（内部配線）
４ｂ メタル層（回路）
１０、３０ 半導体チップ
３２ チップ上アンテナコイル
２００ 外部アンテナコイル
Claims (5)
- 半導体チップの角部近傍であって、露出された上面に設けられ、チップ上アンテナ又は外部アンテナとの接続用の第１の電極と、
前記第１の電極が設けられる角部とは異なる位置の当該半導体チップの角部近傍であって、露出された上面に設けられ、外部アンテナとの接続用の第２の電極と、
当該半導体チップの中央領域であって、露出された上面に設けられ、チップ上アンテナとの接続用のチップ上アンテナ接続用電極と、
当該半導体チップに形成された回路を備え、
前記第１の電極及び前記第２の電極は、内部配線により前記回路と接続され、
前記チップ上アンテナ接続用電極は、内部配線により前記回路及び前記第２の電極と接続され、
前記チップ上アンテナを取り付ける場合は、前記チップ上アンテナが前記第１の電極と前記チップ上アンテナ接続用電極に接続され、前記外部アンテナを取り付ける場合は、前記外部アンテナが前記第１の電極及び前記第２の電極に接続されることを特徴とする半導体装置。 - 前記チップ上アンテナ接続用電極と前記第１の電極は、絶縁層を介して形成されるチップ上アンテナと接続されることを特徴とする請求項１に記載の半導体装置。
- 前記チップ上アンテナ接続用電極は、半導体チップに形成された電極上に形成された絶縁層の開口部を設けることにより形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記内部配線は、半導体チップの内部に形成された配線であることを特徴とする請求項１乃至３いずれかに記載の半導体装置。
- 前記チップ上アンテナ接続用電極は、前記第１の電極及び前記第２の電極よりも主面の面積において小さいことを特徴とする請求項１乃至４いずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003039647A JP4141857B2 (ja) | 2003-02-18 | 2003-02-18 | 半導体装置 |
| US10/778,234 US7312528B2 (en) | 2003-02-18 | 2004-02-17 | Semiconductor device having antenna connection electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003039647A JP4141857B2 (ja) | 2003-02-18 | 2003-02-18 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004253884A JP2004253884A (ja) | 2004-09-09 |
| JP2004253884A5 JP2004253884A5 (ja) | 2005-11-24 |
| JP4141857B2 true JP4141857B2 (ja) | 2008-08-27 |
Family
ID=32844476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003039647A Expired - Fee Related JP4141857B2 (ja) | 2003-02-18 | 2003-02-18 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7312528B2 (ja) |
| JP (1) | JP4141857B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1563570A1 (en) | 2002-11-07 | 2005-08-17 | Fractus, S.A. | Integrated circuit package including miniature antenna |
| US7842948B2 (en) * | 2004-02-27 | 2010-11-30 | Nvidia Corporation | Flip chip semiconductor die internal signal access system and method |
| US7815122B2 (en) * | 2004-03-25 | 2010-10-19 | Eric Bauer | Method for making an electronic label and electronic label obtained by said method |
| GB2422245A (en) * | 2005-01-12 | 2006-07-19 | Hewlett Packard Development Co | Semiconductor device and fabrication thereof |
| CN100418223C (zh) * | 2005-04-15 | 2008-09-10 | 诠欣股份有限公司 | 可整合微型天线的系统芯片 |
| US7589419B2 (en) * | 2006-08-07 | 2009-09-15 | Rcd Technology, Inc. | Side connectors for RFID chip |
| US7838420B2 (en) * | 2007-08-29 | 2010-11-23 | Freescale Semiconductor, Inc. | Method for forming a packaged semiconductor device |
| JP5138338B2 (ja) * | 2007-11-02 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ |
| JP5087118B2 (ja) * | 2010-09-28 | 2012-11-28 | 株式会社東芝 | 通信機器 |
| TWI553732B (zh) * | 2013-01-25 | 2016-10-11 | 矽品精密工業股份有限公司 | 電子封裝件 |
| US20140292488A1 (en) * | 2013-03-29 | 2014-10-02 | Jerome Joseph Trohak | InSight |
| US10909440B2 (en) * | 2013-08-22 | 2021-02-02 | Texas Instruments Incorporated | RFID tag with integrated antenna |
| JP6251770B2 (ja) * | 2016-04-15 | 2017-12-20 | 株式会社エスケーエレクトロニクス | Ｒｆｉｄタグ |
| US11374323B2 (en) * | 2017-03-31 | 2022-06-28 | Intel Corporation | Patch antennas stitched to systems in packages and methods of assembling same |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3063422B2 (ja) * | 1992-10-05 | 2000-07-12 | 富士電機株式会社 | 磁気誘導素子用コイル |
| JPH07117385A (ja) * | 1993-09-01 | 1995-05-09 | Toshiba Corp | 薄型ｉｃカードおよび薄型ｉｃカードの製造方法 |
| FR2743649B1 (fr) * | 1996-01-17 | 1998-04-03 | Gemplus Card Int | Module electronique sans contact, carte etiquette electronique l'incorporant, et leurs procedes de fabrication |
| CN1217396C (zh) * | 1998-02-13 | 2005-08-31 | 新光电气工业株式会社 | Ic卡及ic卡框架 |
| US6255725B1 (en) * | 1998-05-28 | 2001-07-03 | Shinko Electric Industries Co., Ltd. | IC card and plane coil for IC card |
| JP4363735B2 (ja) | 1999-02-24 | 2009-11-11 | 日立マクセル株式会社 | 情報担体の製造方法 |
| JP2000348153A (ja) * | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 電子回路基板及びその製造方法 |
| JP2001028037A (ja) | 1999-07-14 | 2001-01-30 | Hitachi Maxell Ltd | 非接触情報媒体およびこれを用いた通信システム |
| JP2001084343A (ja) * | 1999-09-16 | 2001-03-30 | Toshiba Corp | 非接触ｉｃカード及びｉｃカード通信システム |
| US6421013B1 (en) * | 1999-10-04 | 2002-07-16 | Amerasia International Technology, Inc. | Tamper-resistant wireless article including an antenna |
| JP2003523700A (ja) * | 2000-02-14 | 2003-08-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トランスポンダおよびアプライアンス |
| JP2001326319A (ja) * | 2000-05-15 | 2001-11-22 | Hitachi Ltd | アンテナ素子一体型高周波回路モジュール |
| JP4620836B2 (ja) | 2000-06-08 | 2011-01-26 | 大日本印刷株式会社 | ウエハーの製造方法 |
| TW507352B (en) * | 2000-07-12 | 2002-10-21 | Hitachi Maxell | Semiconductor module and producing method therefor |
| JP3788211B2 (ja) | 2000-07-21 | 2006-06-21 | 株式会社日立製作所 | データ読取り書込み装置と情報検索および物品配達システム |
| US6424315B1 (en) * | 2000-08-02 | 2002-07-23 | Amkor Technology, Inc. | Semiconductor chip having a radio-frequency identification transceiver |
| JP3941353B2 (ja) * | 2000-08-02 | 2007-07-04 | 日立化成工業株式会社 | Ｉｃタグ |
| JP2002074300A (ja) * | 2000-08-31 | 2002-03-15 | Shinko Electric Ind Co Ltd | 非接触型ｉｃカ−ド及びその製造方法 |
| US6424263B1 (en) * | 2000-12-01 | 2002-07-23 | Microchip Technology Incorporated | Radio frequency identification tag on a single layer substrate |
| SE0004794L (sv) * | 2000-12-22 | 2002-06-23 | Ericsson Telefon Ab L M | En flerskikts-symmetreringstransformatorstruktur |
| US6583762B2 (en) * | 2001-01-11 | 2003-06-24 | The Furukawa Electric Co., Ltd. | Chip antenna and method of manufacturing the same |
| JP2002299947A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | 高周波半導体装置 |
| JP3949976B2 (ja) * | 2001-04-04 | 2007-07-25 | 株式会社村田製作所 | 集中定数フィルタ、アンテナ共用器、および通信装置 |
| JP3939504B2 (ja) * | 2001-04-17 | 2007-07-04 | カシオ計算機株式会社 | 半導体装置並びにその製造方法および実装構造 |
| DE60209278T2 (de) * | 2001-06-25 | 2006-10-12 | The Furukawa Electric Co., Ltd. | Chip-Antenne und Herstellungsverfahren einer solchen Antenne |
| DE10200569A1 (de) * | 2001-10-12 | 2003-05-08 | Multitape Gmbh | Chipkarte und Herstellungsverfahren |
| US6818985B1 (en) * | 2001-12-22 | 2004-11-16 | Skyworks Solutions, Inc. | Embedded antenna and semiconductor die on a substrate in a laminate package |
| JP2003296689A (ja) * | 2002-04-01 | 2003-10-17 | Nippon Information System:Kk | 非接触情報通信装置 |
| US6900536B1 (en) * | 2002-04-26 | 2005-05-31 | Celis Semiconductor Corporation | Method for producing an electrical circuit |
| KR100483044B1 (ko) * | 2002-05-21 | 2005-04-15 | 삼성전기주식회사 | 신호간섭 배제특성을 개선한 표면실장형 칩 안테나 및이를 사용하는 이동통신 장치 |
| US6665193B1 (en) * | 2002-07-09 | 2003-12-16 | Amerasia International Technology, Inc. | Electronic circuit construction, as for a wireless RF tag |
| JP4367013B2 (ja) * | 2002-10-28 | 2009-11-18 | セイコーエプソン株式会社 | 非接触通信媒体 |
| US6903644B2 (en) * | 2003-07-28 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor device having improved quality factor |
-
2003
- 2003-02-18 JP JP2003039647A patent/JP4141857B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-17 US US10/778,234 patent/US7312528B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040159932A1 (en) | 2004-08-19 |
| JP2004253884A (ja) | 2004-09-09 |
| US7312528B2 (en) | 2007-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838773B2 (en) | Semiconductor chip and semiconductor device using the semiconductor chip | |
| JP4141857B2 (ja) | 半導体装置 | |
| JP3828581B2 (ja) | 半導体装置及びその製造方法 | |
| EP3091483B1 (en) | Wireless communication device, method for manufacturing same, and method for producing seal fitted with rfic element | |
| US6552694B1 (en) | Semiconductor device and fabrication method thereof | |
| JP2005500628A (ja) | 一体化した電気的ブリッジを有するｒｆｉｄタグ及びその組み立て方法。 | |
| JP3377786B2 (ja) | 半導体チップ | |
| JP2001084343A (ja) | 非接触ｉｃカード及びｉｃカード通信システム | |
| US8739402B2 (en) | Method of manufacture of IC contactless communication devices | |
| JP3540729B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4955488B2 (ja) | 半導体装置及びその製造方法 | |
| JP3377787B1 (ja) | 半導体チップ及びこれを用いた半導体装置 | |
| JP3979873B2 (ja) | 非接触式データキャリアの製造方法 | |
| JP2004280627A (ja) | 半導体装置 | |
| JP2001325574A (ja) | Ｉｃカード | |
| TWI621229B (zh) | 晶片封裝體及其製造方法 | |
| JP4458307B2 (ja) | 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法 | |
| WO1996042110A1 (fr) | Dispositif a semi-conducteurs | |
| JP4316851B2 (ja) | 半導体チップの製造方法 | |
| JP2007189499A (ja) | 半導体装置 | |
| US6734042B2 (en) | Semiconductor device and method for fabricating the same | |
| JP5648587B2 (ja) | Ｒｆｉｄタグおよびそれを用いた通信装置 | |
| JP2010093076A (ja) | 半導体パッケージ及び半導体装置 | |
| JP2007180762A (ja) | 半導体装置 | |
| JP4471926B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |