JP3828581B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3828581B2
JP3828581B2 JP53333398A JP53333398A JP3828581B2 JP 3828581 B2 JP3828581 B2 JP 3828581B2 JP 53333398 A JP53333398 A JP 53333398A JP 53333398 A JP53333398 A JP 53333398A JP 3828581 B2 JP3828581 B2 JP 3828581B2
Authority
JP
Japan
Prior art keywords
chip
pad
substrate
card
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP53333398A
Other languages
English (en)
Inventor
光雄 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of JP3828581B2 publication Critical patent/JP3828581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)

Description

技術分野
本発明は、外部取り出し電極（パッド）のピッチが小さい各種半導体チップをカード等の基板に実装した半導体装置及びその製造方法に関する。
背景技術
現在量産されているＩＣカードの構造に関しては、「ＩＣカード」（社団法人電子情報通信学会編、オーム社発行、第１版、１９９０年５月２５日発行、第３３頁）に開示されている。その代表的な要部の断面構造を図１３に示す。図１３に示すように、従来のＩＣカードは導体回路を有するモジュール基板４４と、このモジュール基板に実装されたＩＣチップ４３と、ＩＣチップ上のパッド４２とモジュール基板の端子を接続するボンディングワイヤ４１とを備えている。
ワイヤーがボンディングされたＩＣチップの平面図を第４図に示す。このワイヤーを使う方式では、ＩＣチップ１０１の半導体アクティブエリア１０２とボンディングパッド４２は別の領域にある。ボンディングワイヤヘッド１３２はボンディングワイヤ４１の先端にある部分である。
第４図に示したボンディング部分の断面を第５図に示す。ＩＣチップ４４の上にはボンディングパッド４２が形成されており、ボンデイングのときにボンディングワイヤヘッド１３２によって強く押しつけられる。ボンディングワイヤ４１は機械的作用によってパッドに圧着する。そのために、ボンディングパッドの下にアクテイブ素子が有ると壊れることがあり、従来はアクティブ素子を配置することができなかった。
また、例えばＩＣタグで用いるような０．３ｍｍ角のＩＣチップでは、ボンディングパッドのサイズは０．１から０．１５ｍｍ角、ボンディングパッド数は２から１０程度であるが、ボンディングパッドがＩＣチップに占める面積は大きなものになる。
なお、ＩＣチップの厚さは、約２００〜４００ミクロンである。このような厚さでは、特にＩＣチップの主な半導体材料が脆いシリコンである場合には、ＩＣチップに曲げ応力が加えられると割れてしまう恐れがあった。ＩＣチップが大きいほどこの傾向は顕著になる。ＩＣチップの割れを防止するために従来はＩＣチップに曲げ応力がかからないようにケーシング材料として曲げに強い材料を選択して用いる必要があった。この問題を防ぐために、１μｍ程度に薄くしたフレキシブルなＩＣチップを用いたＩＣカードが特開平３−８７２９９号公報に開示されている。しかしながら、ここに示されたＩＣカードでは、薄膜化されたＩＣチップがカード基板の表面に配置されているためカードに曲げ応力が働くと、特に引っ張り張力の場合ＩＣチップが裂けてしまうという問題のあることが判明した。
このような問題を解決する方法として、薄型ＩＣチップをＩＣカードの厚さ方向のほぼ中央付近に設ける構造とする方法が、特開平６−１９３２６７号公報に開示されている。この技術はＩＣチップのパッドと回路基板に印刷により設けられた電極とが同じ面に露出するように設置し、ＩＣチップのパッドと回路基板の電極との間の配線を導電ペーストを用いて印刷で形成することにより電気的に接続している。導電ペーストを用いることにより、ワイヤボンディングの工程が不要となり、ＩＣカードを製造する上で経済的である。
しかしながら、上記の導電ペーストを用いた印刷でＩＣチップのパッドを接続する場合次のような問題のあることが明らかになった。すなわち、既存のＩＣチップ上に形成されたパッドのピッチは１００から１５０μｍと小さいため、ワイヤボンディングによる接続なら対応できるが、銀ペーストのスクリーン印刷では対応できないということである。即ち、現状の技術では、印刷精度を２００μｍ以下にすることが困難であるという問題である。これは、従来のワイヤボンディングを行うＩＣチップをそのまま使用するときに問題となる。
本発明の目的は、ＩＣチップ上に形成された狭ピッチのパッドと基板上に設けられた電極とが印刷で形成された配線で電気的に接続された半導体装置およびそれらを安定して接続する半導体装置の製造方法を提供することである。
本発明の他の目的は、ＩＣチップ上に形成された狭ピッチのパッドと基板上に印刷された電極とが電気的に接続された信頼性の高い半導体装置および工程数の増加を伴わない低コストな半導体装置の製造方法を提供することである。
発明の開示
上記目的は、ＩＣチップに設けられた第１のパッドに電気的に接続された第２のパッドを前記ＩＣチップ上に設けることにより達成される。第２のパッドは所望の位置に設けることができるので複数の第２のパッドと基板に設けられた複数の電極とを接続するそれぞれの配線を印刷で形成することができる。また、複数の第２のパッドと基板に設けられた複数の電極との位置の整合を取ることにより、第２のパッドと基板に設けられた電極とをそれぞれ対向させて電気的に接続することができる。第２のパッドと基板に設けられた電極との間に導電性接着材を設けることにより、接続の信頼性を高めることができる。
また、上記目的は、複数のパッドを有するＩＣチップを準備する工程と、前記パッドが露出する第１の開口部を有する第１の絶縁膜を形成する工程と、前記第１の絶縁膜を有する前記基板上に第１の金属膜を形成する工程と、前記第１の開口部から前記第１の絶縁膜上に延伸し第２のパッドとなる領域に開口部を有し、かつ前記第１の金属膜が露出するような第２の絶縁膜を形成する工程と、露出した前記第１の金属膜上に第２の金属を選択的に形成する工程と、前記第２の絶縁膜を除去する工程と、露出した前記第１の金属膜を除去して第１と第２の金属膜からなる第２のパッドを形成する工程と、前記第２のパッドと絶縁性基板に設けられた電極とを電気的に接続する工程とを有することを特徴とする半導体装置の製造方法により達成される。
なお、第２のパッドをＩＣチップのアクテイブ領域に形成することにより、新たなパッド形成のためにチップ面積を大きくする必要が無く、ＩＣチップの上面を有効に使うことができる。
また、第１のパッドへのバンプと第２のパッドとを同じ工程で作成できるので、ＩＣチップの製造コストの増加はない。
また、複数の第２のパッドと絶縁性基板上の電極との位置を対応させることにより、ＩＣチップの絶縁性基板へのフェースダウンボンデイングが可能となり第２パッドと前記電極との間の距離を短くでき、配線抵抗を低減できる。
また、前記第２の金属膜を慣用技術である金メッキ膜とすることにより第２のパッドの信頼性を高めることができる。
また、絶縁性基板の厚さを０．２５ｍｍ以下、ＩＣチップの厚さを１００μｍ以下、望ましくは５０μｍとすることによりそれぞれがフレキシブルになり、ＩＣチップの絶縁性基板への固着が容易に行える。すなわち、この様にＩＣチップがフレキシブルな場合には絶縁性基板の表面に凹凸があっても、ＩＣチップが変形して当該絶縁性基板に固着することが可能となる。
また、複数の第２のパッドへの配線は互いに交差しない配置とすることにより互いのショートを防止できる。
また、第１の絶縁膜を慣用されているポリイミド樹脂、窒化珪素または酸化珪素かまたはそれらの組合せの膜とすることにより、信頼性が高くなる。
また、前記絶縁性基板に対向させて第２の絶縁性基板を設けてＩＣチップを挟み込み、前記ＩＣチップがそれらの絶縁性基板で形成される中立面の±１５パーセント以内の領域に配置されるようにすることにより、ＩＣチップの破損を低減することができる。
なお、ＩＣチップを実装する基板としてはカード基板に限定されるものではない。
本発明によれば、従来の狭いピッチパッドを有するＩＣチップを、銀ペーストを用いたスクリーン印刷等によって基板に設けらた電極とを容易に接続することができる。
即ち、本発明によれば、従来のボンディングパッドを拡大したパッドを形成してパッドピッチおよびパッドサイズの拡大を図ることができるので、銀ペーストスクリーン印刷技術に見合ったパッドピッチとなって、安定に基板パターンを形成してチップを接続することができる。
また、拡大パッドは半導体アクティブエリアの上に設けることができるのでチップサイズを縮小できる。例えば、銀ペースト対応の場合、０．５倍のサイズ縮小も可能である。
【図面の簡単な説明】
第１図は本発明に係るＩＣチップのパッドと絶縁性基板に設けられた電極との接続部を示す平面図、第２図は本発明に係るＩＣチップのパッドと絶縁性基板に設けられた電極との接続部を示す要部断面図、第３図は本発明に係るＩＣチップ回路構成図の一例、第４図は従来のワイヤがボンデイングされたＩＣチップの平面図、第５図は従来のＩＣチップにワイヤがボンデイングされたＩＣチップの要部断面図、第６図は本発明に係るＩＣチップのプロセスフローを示すための半導体装置の要部断面図、第７図は本発明に係るＩＣチップのパッドと絶縁性基板に設けられた電極との接続部を示す要部平面図、第８図は本発明に係る具体的なＩＣチップの平面図、第９図は第８図に示したＩＣチップの回路構成図、第１０図は本発明に係るＩＣチップのパッドと絶縁性基板に設けられた電極との接続部を示す要部断面図、第１１図は本発明に係るＩＣカードの平面図（ａ）及び要部断面図（ｂ）、第１２図は本発明に係るＩＣカードの要部断面図、第１３図は従来のＩＣカードのＩＣチップと基板との接続部を示す要部断面図、第１４図は本発明に係るＩＣカードの要部断面図、第１５図はＩＣチップの要部断面図、第１６図は第９図に示したＩＣチップを用いて製造したＩＣカードの概念図である。
発明を実施するための最良の形態
（実施例１）
本発明を第１図を用いて説明する。第１図は本発明に係るＩＣチップのパッドと絶縁性基板に設けられた電極１０３との接続部を示す。ＩＣチップ１０１のアクティブエリア１０２上に、第１のパッド（小パッド）１０５に電気的に接続された第２のパッド（拡大パッド）１０４が設けられている。このアクティブエリア１０２には、半導体トランジスタやダイオード抵抗素子などが形成されている。これらは必要に応じて互いに配線で結線されており、特定のメモリや論理などの機能を有する。拡大パッド１０４は小パッド１０５に接続されている。なお、小パッド１０６はＩＣチップ１０１の回路動作をテストするためのテステイングパッドであり、テストが不要の場合には形成する必要は無い。
また拡大パッド１０４は電極１０３に導電性接着剤により接続されている。
第１図で示したＡとＡ’の断面を第２図に示す。カード基板１２１の上には印刷された電極１０３が設けられている。また、ＩＣチップ１０１には配線１２５で結線された複数の半導体素子１２４が形成されたアクティブエリアが設けられている。その上には小パッド１０５に接続された拡大パッド１０４が設けられている。拡大パッド１０４と電極１０３とは、導電性粒子１２６を含む異方導電性接着フィルムにより電気的に接続されるとともに、互いに固定される。
ＩＣチップ１０１の内部回路構成図を第３図に示す。ここで用いたＩＣチップ１０１は無線用であり、内部にはＩＣを動作させるために供給される電力用電波を所定の電圧に変換する電気回路やＩＣチップ内の蓄積データを無線で送るための変調復調回路が設けられている。また、ＩＣはアンテナ用のコイル９０に接続されている。なお、接触式のＩＣカードではこれらの回路は不要である。
なお、スタータは電位を検出して基準電圧を発生する回路、レギュレータは基準電位からインピーダンスの小さな電源電圧を発生する回路、パワーオンリセットは電位確定後にリセットを解除する回路、デジアナ接続回路はアナログデジタル回路の変換をする回路、クロックアンプはアンテナコイルからの微少電圧を大振幅のクロック波形に増幅する回路である。
第６図に拡大パッド１０４の製造工程を示す。第６図（ａ）はシリコン基板１４５に半導体素子１２４と配線１２５とを形成した後、小パッド１０５が露出する開口部を有するポリイミド樹脂膜（第１の絶縁膜）１４１（約１０μｍ）が形成された状態の半導体装置の要部断面を示す。
その後、チタン（Ｔｉ）と金（Ａｕ）の積層膜（第１の金属膜）（約２００ｎｍ／約２００ｎｍ）を蒸着する（第６図（ｂ））。
その後、拡大パッド領域および拡大パッドと小パッドとを接続する配線領域となる開口部を有するレジスト膜（第２の絶縁膜）１４７を形成し、さらに、この開口部内に選択的に金（Ａｕ）膜（第２の金属膜）１４８を約１５μｍの厚さでメッキする（第６図（ｃ））。
その後、レジスト膜１４７を除去する（第６図（ｄ））。
さらに、その上部に金膜１４８が形成されておらず、露出した第１の金属膜１４６をエッチングにより除去する（第６図（ｅ））。
なお、図示していないが、拡大パッドが接続されない小パッド上には金メッキ膜と第１の金属膜の積層膜からなるバンプが形成される。
（実施例２）
第７図を用いて他の実施例を説明する。本実施例では、拡大パッドがＩＣチップ１０１の非アクテイブ領域に形成された例である。ＩＣチップ１０１にはワイヤボンディングパッド（小パッド）１０５と、拡大パッド１０４が設けられており、この拡大パッド１０４はワイヤボンディングパッド（小パッド）群の一つとパッド配線１２により電気的に接続されている。拡大パッド１０４は基板に設けられた電極１０３と電気的に接続されている。このＩＣチップ１０１としては周知のマイクロプロセッサを用いることができる。
従来のマイクロプロセッサは、例えばパッドピッチが１５０μｍ程度であり、内部回路テスト用を含めて４０個以上のパッドが設けられている。この様な狭ピッチのパッドであっても、所望の小パッドと電気的に接続された拡大パッドを用いることにより、異方導電性接着フィルムを用いて、カード基板上に銀ペーストを用いてスクリーン印刷された配線と容易に接続することができる。
なお、異方導電性接着フィルムでＩＣチップのパッドとカード基板の銀ペーストを用いた印刷電極とを接続するときには、ＩＣチップのパッドの少なくとも表面を金のように非酸化性の材料で形成することが接続の信頼性を確保するうえで望ましい。従来の電極上に金膜をメッキで形成する技術はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）を行うときに慣用されている。本発明では、従来の小パッド表面への金膜形成と同一の工程で拡大パッドを形成できるので工程の増加はない。
なお、拡大パッドが必要なパッド数はＩＣカードの場合には６から８程度でよい。従って、４０個程度のワイヤボンディングパッド（小パッド）のうちから選択的に選び拡大パッドと接続すればよい。第８図に本発明に係るＩＣチップの一例の平面図を示す。ＩＣチップ１０１の上には拡大パッド（サイズ３００×６００ミクロン）６個が設けられている。
なお、ＣＬＫはクロック信号入力部、ＭＯＤ０はテスト信号入力部、ＲＥＳはリセット信号入力部、ＶＣＣは電源電圧（＋５Ｖ）入力部、Ｉ／Ｏはデータ入出力部、ＶＳＳはグランド入力部である。
第８図に示したＩＣチップの中の構成を第９図に示す。実際のＩＣチップ１０１の中には、メモリやプロセッサが設けられている。それぞれの端子は電源端子（ＶＤＤ，ＶＳＳ）や入出力端子（Ｉ／Ｏ）、リセット端子（ＲＥＳ）、メモリ制御端子（ＭＯＤＥ０）、クロック端子（ＣＬＫ）である。
なお、ＥＥＰＲＯＭは電気的に書き込みが可能なリードオンリメモリ、ＲＯＭはマスクによるリードオンリメモリ（書き換え不可）、ＲＡＭはランダムアクセスが可能なメモリ、ＣＰＵは演算をつかさどるユニットである。
第７図に示した半導体装置のＩＣチップ１０１と基板上の配線との接続部の断面図を第１０図に示す。基板１２１の上には所望の形状を有する基板電極１０３が、印刷により形成されている。印刷に用いた導電性材料は銀ペーストである。
一方ＩＣチップ１０１の上には拡大パッド１０４が設けられており、基板電極１０３と拡大パッド１０４は導電性粒子１２６によって接続されている。この導電性粒子のサイズは５〜１０μｍの直径をもつ微粒子であって、プラスチック粒子にチタンを付着して金のメッキをほどこしたものや、ニッケルの微粒子である。この微粒子は接着剤１２７の中に分散されており、基板電極１０３と拡大パッド１０４の間に挟まったものが、電極の接続に寄与することができる。図面では、縦方向の導通がとれる。一方、横方向は微粒子の分散状態が維持されているので非導通のままである。この様な接着剤を異方導電性接着材と呼ぶ。
異方導電性接着剤を用いた接続の場合には、あらかじめ基板に形成した銀ペーストをアニールすることにより固化して印刷電極として当該基板を保存しておき、生産上必要なときに取り出してＩＣチップと接続することができる。
また、ワイヤボンディングを使用せずＩＣチップと基板とを異方導電性接着材を介して対向させて接続することができるので配線長を短くできる。
ＩＣチップと基板とを対向させた場合でも、５０μｍ以下の薄いＩＣチップと０．２５ｍｍ以下の基板とを用いることにより、薄いＩＣカードを提供できる。
また、接着材の主成分をエポキシ系の熱硬化型樹脂とすることにより、接続部分での導電体膜の腐食を防止できる、ＩＣチップと基板の段差を解消できる、接着を短時間で行うことができる等の効果がある。
また、拡大パッドの間隔は、印刷で形成できる配線の間隔に調整することができる。また、拡大パッドのサイズは、印刷の位置合わせ精度に応じて調整できる。即ち、合わせ精度が低いほど拡大パッドのサイズを大きくすればよい。
（実施例３）
実施例１や２で示したＩＣチップを用いて製造したＩＣカードを第１１図および第１６図を用いて説明する。ＩＣチップ１０１とコンデンサチップ３３は異方導電性接着材でカード基板１２１に固定されるとともに、カード基板１２１に形成された印刷電極に接続される。なお、コンデンサチップ３３は平滑用である。カード基板１２１の材料はＰＥＴ（ポリエチルテレフタレート）や塩化ビニール、ポリカーボネイトなどを使用することができる。さらにカード基板１２１の上には所望の形状を有するコイル９０が銀ペーストのスクリーン印刷によって形成される。コイル９０の上にはバイアホール３４を有する絶縁膜が設けられており、コイル９０の一端はバイアホール３４によって、コイル上の絶縁膜１５０上の配線１６０と下のコイル配線を接続することによりＩＣチップ１０１にコイル端子が接続されるようにする。このＩＣカードは無線式であり、非接触でデータのやり取りができ、またエネルギを電磁波で受け取ることができる非接触タイプのＩＣカードである。ＩＣチップ１０１およびコンデンサチップ３３の表面には金膜の拡大パッドが設けられており、異方導電性接着剤により、カード基板１２１に印刷された配線に接続されている。
なお、アンテナとなる上記コイル９０のパターンはダイポール型で高周波対応の電波を受けることができる。アンテナのパターンは用途によって様々な形態があり、ここに記載されるものに限定されるものではない。
次に、ＩＣチップ１０１とコイルとの接続関係を第１６図を用いて説明する。ＩＣチップはマイコンチップ８０２と無線チップ８０４を有している。これらは一つのチップにすることもできる。但し、これらを分けることにより大量生産されたマイコンチップを用いることができるので、本発明に係る無線式（非接触式）の半導体装置を比較的少量生産する場合には低コストで製造できる。
拡大パッド８０１はマイコンチップ８０２の上に設けられており、無線チップ８０４の拡大パッド８２０と印刷基板配線８０３を介して接続されている。また基板配線パターンはコイルパターン８０５を構成する。
コイルパターン８０５に接続されているコンデンサチップは同調用であり、これを設けることにより無線で操作できる距離を大きくすることができる。
平滑用コイルは無線チップ内に設けることができるが、なくても良い。
本発明により、低コストで信頼性の高い非接触ＩＣカードを提供することができる。
なお、第１２図に示すように、カード基板１２１上にＩＣチップ１０１を固定し、さらに第２のカード基板５２で挟み込むことにより、より信頼性を高めることができる。下側のカード基板１２１の上には印刷電極１０３が設けられ、異方導電性接着フィルムでＩＣチップ１０１の拡大パッドとの間の電気的接続がとられる。このＩＣチップのパッドは第７図に示すような拡大パッドであり、安定にＩＣチップと基板１２１の印刷電極１０３とが接続される。
銀ペーストを用いた印刷電極や配線、コイルの厚さは１０から５０μｍの範囲で用いることができる。ＩＣチップの厚さは１μｍ〜２００μｍで用いることができ、特に１０μｍ〜１００μｍが望ましい。上と下のカード基板の厚さは１０μｍ〜５００μｍの範囲で用いることができ、特に５０μｍ〜２５０μｍが望ましい。上下のカード基板は、接着剤５３で張り合わせる。１００μｍ以下の厚さのＩＣチップを用い、ＩＣチップの中立面と出来上がったカードの中立面の位置の差を出来上がったカードの厚さの３０パーセント以内に納めるようにすることにより第１２図に示すように、カードの曲げに対して、ＩＣチップの曲げが追従する構造となる。これにより、曲げに強く信頼性の高いＩＣカードを提供できる。特にカード基板１２１とカード基板５２の厚さをほぼ同じにすることによりＩＣチップはカードの中立面又はその近傍に配置されるため、曲げ応力に対して高い信頼性が得られる。
ＩＣチップをカードの中立面に、より正確に配置する構成を第１４図を用いて説明する。第１４図はカードの断面図を示している。本カードの中立面６１を線対称軸にして、上側のカード基板５２と下側のカード基板１２１の間にＩＣチップ１０１が配置されている。このＩＣチップ１０１は下側の印刷電極１０３と異方導電性接着剤で接続されている。一方、ＩＣチップ１０１の裏面側すなわち、素子やパッドがない側にも印刷で形成された導電体膜６３が設けられており、ＩＣチップに接している。このようにＩＣチップの中立面に対して鏡面対象な構造となるように、材料の種類および厚さを選択する。上側の導電体膜６３は、高周波に対するシールド効果を有する。下側の電極１０３はＩＣチップの拡大パッドと電気的に接続される。いずれも厚さが同じになるように銀ペーストのスクリーン印刷で形成する。また、上側と下側の厚さが同じになるようにカード基板を選択する。ただし、各構成において、所定の厚さの±１５パーセントの誤差は許容範囲である。上と下の弾性係数を近づけることによって、ＩＣチップへの応力をより緩和することができる。
次に、ＩＣのアクテイブ領域を構成する素子の一例を第１５図を用いて説明する。第１５図は半導体のアクティブエリアを構成する素子を示している。シリコン基板１４５の表面には素子分離用酸化膜９０１で分離された領域に絶縁ゲート型トランジスタやバイポーラトランジスタが形成されている。
絶縁ゲート型トランジスタは、不純物ドープ層からなるソース領域９１２およびドレイン領域９１３と、それぞれに接続されたソース電極９０２およびドレイン電極９０４と、ソース領域９１２およびドレイン領域９１３の間に流れる電流を制御するゲート電極９０３とを有する。
バイポーラトランジスタは、コレクタ層９０８、ベース層９１０、エミッタ層９０９およびそれらに接続されたコレクタ電極９０７、ベース電極９０５、エミッタ電極９０６を有する。これらの電極を配線で結線することによって、メモリや論理回路を構成する。これらの領域がアクティブエリアである。
なお、上側や下側の基板としてフレキシブルな磁気カード基板を使用することもできる。磁気カード基板を用いることにより、また、ＩＣカードの一部に磁気情報を蓄積した領域を設けることにより、磁気カードとＩＣカードとを一枚のカードで共用することができる。

Claims (10)

  1. ＩＣチップと、
    絶縁性基板とを有し、
    前記ＩＣチップは、前記ＩＣチップに所定のピッチで形成された複数の第１のパッドと、前記複数の第１のパッドのなかの一つにそれぞれ電気的に接続され、前記ＩＣチップに設けられた第２のパッドとを有するものであって、
    前記絶縁性基板には、複数の電極が形成されているものであって、
    前記複数の第２のパッドのなかの一つと前記複数の電極の一つとがそれぞれ対向して電気的に接続されているものであって、
    前記第２パッドは、前記第１パッドより面積が大きいものであって、
    前記第２パッドは、前記ＩＣチップのアクティブエリアの上にあるものであって、
    前記複数の電極は、スクリーン印刷により形成されるものであって、
    前記第２パッドのパッドピッチは、前記複数の電極間の最小線幅以上であることを特徴とする半導体装置。
  2. 前記第２のパッドと前記電極とは導電性接着剤で電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  3. 前記ＩＣチップは、１０μｍ〜１００μｍの範囲の厚さを有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記絶縁性基板は、５０μｍ〜２５０μｍの範囲の厚さを有することを特徴とする請求項１乃至３の何れか一に記載の半導体装置。
  5. 前記スクリーン印刷は、銀ペーストを用いて行われることを特徴とする請求項１記載の半導体装置。
  6. 前記最小線幅は、２００μｍ以上であることを特徴とする請求項１記載の半導体装置。
  7. 前記第２パッドのパッドピッチは、２００μｍ以上であることを特徴とする請求項１記載の半導体装置。
  8. 前記アクティブエリアには、半導体トランジスタや、ダイオード抵抗素子が形成されていることを特徴とする請求項１記載の半導体装置。
  9. 前記半導体装置は、ＩＣカードであることを特徴とする半導体装置。
  10. ＩＣチップと、
    絶縁性基板とを有し、
    前記ＩＣチップは、前記ＩＣチップに所定のピッチで形成された複数の第１のパッドと、前記複数の第１のパッドのなかの一つにそれぞれ電気的に接続され、前記ＩＣチップに設けられた第２のパッドとを有するものであって、
    前記絶縁性基板には、複数の電極が形成されているものであって、
    前記複数の第２のパッドのなかの一つと前記複数の電極の一つとがそれぞれ対向して電気的に接続されているものであって、
    前記第２パッドは、前記第１パッドより面積が大きいものであって、
    前記第２パッドは、前記ＩＣチップのアクティブエリアの上にあるものであって、
    前記複数の電極は、スクリーン印刷により形成されるものであって、
    前記第２パッドのパッドピッチは、前記スクリーン印刷の印刷精度以上であることを特徴とする半導体装置。
JP53333398A 1996-12-26 1996-12-26 半導体装置及びその製造方法 Expired - Fee Related JP3828581B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/003815 WO1998029261A1 (fr) 1996-12-26 1996-12-26 Dispositif a semiconducteur et son procede de production

Publications (1)

Publication Number Publication Date
JP3828581B2 true JP3828581B2 (ja) 2006-10-04

Family

ID=14154299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53333398A Expired - Fee Related JP3828581B2 (ja) 1996-12-26 1996-12-26 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US6259158B1 (ja)
EP (1) EP1034942A4 (ja)
JP (1) JP3828581B2 (ja)
AU (1) AU1174197A (ja)
WO (1) WO1998029261A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1034942A4 (en) * 1996-12-26 2005-07-06 Hitachi Ltd SEMICONDUCTOR ARRANGEMENT AND MANUFACTURING METHOD THEREFOR
JPH1111055A (ja) * 1997-06-20 1999-01-19 Toshiba Corp 無線モジュール及び無線カード
JP4589375B2 (ja) * 1998-12-17 2010-12-01 株式会社日立製作所 半導体装置
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
US6372525B1 (en) * 1999-12-20 2002-04-16 Taiwan Semiconductor Manufacturing Company Wafer-level antenna effect detection pattern for VLSI
JP2001188891A (ja) * 2000-01-05 2001-07-10 Shinko Electric Ind Co Ltd 非接触型ｉｃカード
US6600219B2 (en) * 2000-05-12 2003-07-29 Dainippon Printing Co., Ltd Non-contact data carrier
FR2809533A1 (fr) * 2000-07-03 2001-11-30 Commissariat Energie Atomique Microsysteme monolithique a mosaique de composants
JP4690561B2 (ja) * 2001-01-24 2011-06-01 日立マクセル株式会社 半導体チップ
US6765806B1 (en) * 2001-06-12 2004-07-20 Lsi Logic Corporation Composition with EMC shielding characteristics
US7417328B2 (en) * 2001-10-23 2008-08-26 Via Technologies, Inc. External power ring with multiple tapings to reduce IR drop in integrated circuit
CN100352051C (zh) * 2002-04-17 2007-11-28 威盛电子股份有限公司 用于降低集成电路的压降的具有多重狭长带的外部电源环
JP3093308U (ja) * 2002-10-08 2003-05-09 アルプス電気株式会社 カードコネクタ構造
WO2004053787A1 (en) * 2002-12-06 2004-06-24 Jt Corp Method for manufacturing ic card by laminating a plurality of foils
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4916658B2 (ja) * 2003-12-19 2012-04-18 株式会社半導体エネルギー研究所 半導体装置
TWI278084B (en) * 2004-10-19 2007-04-01 Advanced Semiconductor Eng Chip scale package with micro antenna and method for manufacturing the same
JP4386008B2 (ja) * 2004-11-11 2009-12-16 セイコーエプソン株式会社 実装基板及び電子機器
CN101950748B (zh) * 2005-01-28 2013-06-12 株式会社半导体能源研究所 半导体器件和制造它的方法
US7928910B2 (en) * 2005-03-31 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic device having wireless chip
CN102270316B (zh) 2005-03-31 2015-08-26 株式会社半导体能源研究所 无线芯片以及具有无线芯片的电子设备
TWI292945B (en) * 2006-02-24 2008-01-21 Chipmos Technologies Inc Chip package
FR2927441B1 (fr) * 2008-02-13 2011-06-17 Yannick Grasset Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif
JP5248224B2 (ja) * 2008-07-09 2013-07-31 リンテック株式会社 電子回路及びｉｃタグ
FR2949018B1 (fr) * 2009-08-06 2012-04-20 Rfideal Connexion ohmique au moyen de zones de connexion elargies dans un objet electronique portatif
US10909440B2 (en) * 2013-08-22 2021-02-02 Texas Instruments Incorporated RFID tag with integrated antenna
JP2016081051A (ja) 2014-10-10 2016-05-16 株式会社半導体エネルギー研究所 機能パネル、装置、情報処理装置
EP3151167B1 (en) * 2015-09-30 2020-05-20 Nxp B.V. Dual-interface ic card module

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
JP2633249B2 (ja) * 1987-04-27 1997-07-23 株式会社日立製作所 半導体装置およびその製造方法
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
US5135890A (en) * 1989-06-16 1992-08-04 General Electric Company Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
JPH0387299A (ja) * 1989-08-31 1991-04-12 Sharp Corp Ｉｃカード
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
DE4032397A1 (de) * 1990-10-12 1992-04-16 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
JPH04341896A (ja) 1991-05-20 1992-11-27 Hitachi Ltd 半導体装置及びメモリーカード
JP3179595B2 (ja) * 1992-11-12 2001-06-25 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
JP2970411B2 (ja) 1993-08-04 1999-11-02 株式会社日立製作所 半導体装置
US5657206A (en) 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
JPH0815167A (ja) 1994-06-24 1996-01-19 Canon Inc 異物検査装置及びそれを用いた半導体デバイスの製造 方法
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
US5733814A (en) * 1995-04-03 1998-03-31 Aptek Industries, Inc. Flexible electronic card and method
JP2814477B2 (ja) * 1995-04-13 1998-10-22 ソニーケミカル株式会社 非接触式ｉｃカード及びその製造方法
JPH08316411A (ja) * 1995-05-18 1996-11-29 Hitachi Ltd 半導体装置
JPH08310172A (ja) 1995-05-23 1996-11-26 Hitachi Ltd 半導体装置
JPH0945724A (ja) * 1995-07-28 1997-02-14 Mitsumi Electric Co Ltd 半導体装置
US5744383A (en) * 1995-11-17 1998-04-28 Altera Corporation Integrated circuit package fabrication method
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
EP1034942A4 (en) * 1996-12-26 2005-07-06 Hitachi Ltd SEMICONDUCTOR ARRANGEMENT AND MANUFACTURING METHOD THEREFOR
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
FR2769389B1 (fr) * 1997-10-07 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
JP4187278B2 (ja) * 1998-07-08 2008-11-26 大日本印刷株式会社 非接触ｉｃカードおよびその製造方法

Also Published As

Publication number Publication date
US6841871B2 (en) 2005-01-11
WO1998029261A1 (fr) 1998-07-09
EP1034942A1 (en) 2000-09-13
US6259158B1 (en) 2001-07-10
US20010028103A1 (en) 2001-10-11
AU1174197A (en) 1998-07-31
EP1034942A4 (en) 2005-07-06

Similar Documents

Publication Publication Date Title
JP3828581B2 (ja) 半導体装置及びその製造方法
TW508766B (en) Semiconductor device
US6910636B2 (en) IC card and manufacturing method thereof
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
US6666380B1 (en) Non-contact IC card and IC card communication system
US6208019B1 (en) Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
US6700208B1 (en) Surface mounting substrate having bonding pads in staggered arrangement
US10820418B2 (en) Electronic module, method for manufacturing same and electronic device comprising a module of said type
KR20050033111A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP4141857B2 (ja) 半導体装置
JP4904670B2 (ja) 半導体装置
EP0465253A2 (en) Integrated circuit and lead frame assembly
US6897088B2 (en) Method for connecting circuit devices
JP3855495B2 (ja) 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器
JP4684433B2 (ja) 接触・非接触兼用型ｉｃモジュールとその製造方法
JPH0786340A (ja) 半導体素子の接続方法
JPH104122A (ja) 半導体装置
US20060244154A1 (en) Wire bonded semiconductor device having low inductance and noise
JPH11259615A (ja) Ｉｃカード
JPH11296633A (ja) Ｉｃカード
JP2007180762A (ja) 半導体装置
JPH0547847A (ja) 半導体装置
JP2556204B2 (ja) フィルムキャリア半導体装置の実装方法
JP2003031615A (ja) 半導体装置の実装構造体及び実装方法
JP2004280627A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees