JP4684433B2 - 接触・非接触兼用型icモジュールとその製造方法 - Google Patents

接触・非接触兼用型icモジュールとその製造方法 Download PDF

Info

Publication number
JP4684433B2
JP4684433B2 JP2001031418A JP2001031418A JP4684433B2 JP 4684433 B2 JP4684433 B2 JP 4684433B2 JP 2001031418 A JP2001031418 A JP 2001031418A JP 2001031418 A JP2001031418 A JP 2001031418A JP 4684433 B2 JP4684433 B2 JP 4684433B2
Authority
JP
Japan
Prior art keywords
contact
chip
layer
antenna
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001031418A
Other languages
English (en)
Other versions
JP2002236897A (ja
Inventor
悟 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2001031418A priority Critical patent/JP4684433B2/ja
Publication of JP2002236897A publication Critical patent/JP2002236897A/ja
Application granted granted Critical
Publication of JP4684433B2 publication Critical patent/JP4684433B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ICカード,SIM,ICタグなどに使用される接触・非接触兼用型ICモジュールとその製造方法に関するものである。
【0002】
【従来の技術】
接触・非接触兼用型ICカードは、カードの外部端子と外部処理装置の端子とを接触させて、データの送受信を行う接触方式の機能と、電磁波でデータの送受信を行うアンテナコイルとデータ処理のためのIC回路を内蔵し、外部処理装置との間の読み書きをいわゆる無線方式で行うと共に、IC回路の駆動電力が電磁誘導で供給され、バッテリを内蔵しない非接触方式の機能とを、1枚のカードに持たせたものである。
【0003】
特開平7−239922号は、ICカード用のICモジュールとして、表面にアンテナの導体パターンと、端子電極の導体パターンとをそれぞれ設け、これらの導体パターンをスルーホールを介して、ICモジュール内部のICチップと電気的に接続する発明が開示されている。
【0004】
【発明が解決しようとする課題】
しかし、前述した従来のICモジュールは、表面にアンテナの導体パターンがあるので、接触用の外部処理装置に挿入したときに、アンテナがショートしたり、傷付いたりする可能性があった。
【0005】
一方、各導体パターンは、上面にあり、ICチップは、下面にあるので、基板の両面に加工を施さなければならず、また、それらの接続作業は、各導体パターンとICチップとを、スルーホールによって接続していたので、内壁面や裏面にもめっきを形成するなど、工程が複雑となるうえ、作業工程が多いので、信頼性が低いという問題があった。
また、各導体パターンとICチップとを接続する作業は、多面付けされたICチップごとに、1個1個行なわれていたので、作業時間がかかる、という問題があった。
さらに、接続部は、温度変化,経時変化,ストレスなどによって、常に、剥離の可能性をはらんでおり、不安定な部分であった。
【0006】
本発明の課題は、構造が簡単で信頼性が高く、製造工程が簡素化できる接触・非接触兼用型ICモジュールとその製造方法を提供することである。
【0007】
【課題を解決するための手段】
前記課題を解決するために、請求項1の発明は、封止樹脂からなる基板と、前記基板の上面に埋め込まれた接触・非接触兼用型ICチップと、前記基板の上面に形成された非接触通信用アンテナと、前記基板の上面で少なくとも前記接触・非接触兼用型ICチップ及び前記非接触通信用アンテナを覆う絶縁層と、前記絶縁層上に形成され接触用端子と、前記接触・非接触兼用型ICチップの接続端子部上に積層され、前記絶縁層を貫通して前記接触用端子及び前記接触・非接触兼用型ICチップ間を接続し、下層が前記非接触通信用アンテナと一体に形成され、上層が前記接触用端子と一体に形成された接触用端子−ICチップ接続部と、を備えた接触・非接触兼用型ICモジュールである。
請求項2の発明は、請求項1に記載された接触・非接触兼用型ICモジュールにおいて、前記接触・非接触兼用型ICチップは、上面が前記基板の上面と同一の高さになるまで前記基板の上面に埋め込まれており、前記絶縁層上に形成され、前記接触・非接触兼用型ICチップ及び前記非接触通信用アンテナに接続される露出部と、前記絶縁層を貫通して前記露出部及び前記接触・非接触兼用型ICチップ間を接続する露出部−ICチップ接続部と、前記絶縁層を貫通して前記露出部及び前記非接触通信用アンテナの接続端子部を接続する露出部−アンテナ接続部とを備え、前記接触用端子と、前記露出部とは、層構成が同一であり、前記接触用端子−ICチップ接続部と、前記露出部−アンテナ接続部と、前記露出部−ICチップ接続部とは、層構成が同一であること、を特徴とする接触・非接触兼用型ICモジュールである。
請求項3の発明は、請求項2に記載の接触・非接触兼用型ICモジュールにおいて、前記基板上に積層された下層と、前記下層上に積層された上層とを備え、前記非接触通信用アンテナは、前記下層により形成され、前記接触用端子−ICチップ接続部と、前記露出部−アンテナ接続部と、前記露出部−ICチップ接続部とは、上層及び下層により形成され、前記接触用端子と、前記露出部とは、上層により形成されていること、を特徴とする接触・非接触兼用型ICモジュールである。
請求項4の発明は、請求項1から請求項3までのいずれか1項に記載された接触・非接触兼用型ICモジュールにおいて、前記非接触通信用アンテナは、アンテナ内側領域に対して前記接触用端子をずらして配置することにより、その前記接触用端子と干渉しないアンテナ有効領域が確保されていること、を特徴とする接触・非接触兼用型ICモジュールである。
【0009】
請求項5の発明は、請求項1から請求項4までのいずれか1項に記載の接触・非接触兼用型ICモジュールの製造方法において、前記基板の上面に前記接触・非接触兼用型ICチップを、前記基板の上面及び前記接触・非接触兼用型ICチップの上面が同一になるまで埋め込むICチップ埋め込み工程と、導電性材料を前記基板の上面に積層して前記非接触通信用アンテナを形成し、前記導電性材料を前記接触・非接触兼用型ICチップの前記接続端子部上に積層して前記接触用端子−ICチップ接続部の下層を形成するアンテナ形成工程と、前記接触用端子−ICチップ接続部の前記下層を露出させるように、前記絶縁層を前記基板の上面及び前記非接触通信用アンテナ上に形成する絶縁層形成工程と、導電性材料を前記絶縁層上に積層して前記接触用端子を形成すると共に、前記導電性材料を前記接触用端子−ICチップ接続部の前記下層上に積層することにより、前記接触用端子−ICチップ接続部の上層を形成する接触用端子形成工程と、
を備えた接触・非接触兼用型ICモジュールの製造方法である。
請求項6の発明は、請求項2又は請求項3に記載の接触・非接触兼用型ICモジュールの製造方法において、前記基板の上面に、前記接触・非接触兼用型ICチップを、前記基板の上面及び前記接触・非接触兼用型ICチップの上面が同一になるまで埋め込むICチップ埋め込み工程と、導電性材料を前記基板の上面に積層して前記非接触通信用アンテナを形成し、前記導電性材料を前記接触・非接触兼用型ICチップの前記接続端子部上に積層して前記接触用端子−ICチップ接続部の下層を形成するアンテナ形成工程と、前記接触用端子−ICチップ接続部の前記下層を露出させるように、前記絶縁層を前記基板の上面に前記非接触通信用アンテナ上に形成する絶縁層形成工程と、導電性材料を前記絶縁層上に積層して前記接触用端子を形成すると共に、前記導電性材料を前記接触用端子−ICチップ接続部の前記下層上に積層することにより、前記接触用端子−ICチップ接続部の上層を形成する接触用端子形成工程と、を備え、前記アンテナ形成工程は、前記露出部−ICチップ接続部の下層と、前記露出部−アンテナ接続部の下層とを形成し、前記接触用端子形成工程は、前記絶縁層を前記露出部−ICチップ接続部の下層が露出するように形成し、前記導電性材料を前記露出部−ICチップ接続部の下層上に積層することにより前記露出部−ICチップ接続部の上層を形成し、前記絶縁層を前記露出部−アンテナ接続部の下層が露出するように形成し、前記導電性材料を前記露出部−アンテナ接続部の下層上に積層することにより前記露出部−アンテナ接続部の上層を形成し、前記導電性材料により、前記露出部−アンテナ接続部及び前記露出部−アンテナ接続部を前記絶縁層上で接続して前記露出部を形成すること、を特徴とする接触・非接触兼用型ICモジュールの製造方法である。
請求項7の発明は、請求項6に記載の接触・非接触兼用型ICモジュールの製造方法において、前記アンテナ形成工程は、前記基板の上面と、前記接触・非接触兼用型ICチップとに導電層を積層する工程と、このICモジュールの上面を法線方向から見たときに、前記非接触通信用アンテナ及び前記接触・非接触兼用型ICチップの前記接触用端子と同一形状の金層を、前記導電層上に積層する工程と、このICモジュールの上面を法線方向から見たときに露出した前記導電層をエッチングにより取り除き、前記金層及び前記金層の直下の前記導電層を残存させて、前記非接触通信用アンテナと、前記接触用端子−ICチップ接続部の下層と、前記露出部−アンテナ接続部の下層と、前記露出部−ICチップ接続部の下層とを形成するエッチング工程を備えること、を特徴とする接触・非接触兼用型ICモジュールの製造方法である。
請求項8の発明は、請求項6又は請求項7に記載の接触・非接触兼用型ICモジュールの製造方法において、前記接触用端子形成工程は、前記絶縁層と、前記接触用端子−ICチップ接続部の下層と、前記露出部−ICチップ接続部の下層と、前記露出部−アンテナ接続部の下層とに導電層を積層する工程と、このICモジュールの上面を法線方向から見たときに、前記接触用端子及び前記露出部と同一形状の金層を、前記導電層上に積層する工程と、このICモジュールの上面を法線方向から見たときに露出した前記導電層をエッチングにより取り除き、前記金層及び前記金層の直下の前記導電層を残存させて、前記接触用端子及び前記露出部を形成するエッチング工程を備えること、を特徴とする接触・非接触兼用型ICモジュールの製造方法である。
請求項9の発明は、請求項5から請求項8までのいずれか1項に記載の接触・非接触兼用型ICモジュールの製造方法において、前記接触・非接触兼用型ICモジュールは、同一面で複数製造する多面付けにより製造されること、を特徴とする接触・非接触兼用型ICモジュールの製造方法である。
【0011】
【発明の実施の形態】
以下、図面等を参照して、本発明の実施の形態について、さらに詳しくに説明する。
図1〜図4は、本発明による接触・非接触兼用型ICモジュールとその製造方法の第1実施形態を示す図である。
【0012】
第1実施形態の接触・非接触兼用型ICモジュール110は、図4(n)に示すように、SIMの大きさの封止樹脂からなる基板111と、基板111の上面に埋め込まれた接触・非接触兼用型ICチップ112と、基板111の上面に形成された非接触通信用アンテナ115Aと、基材111の上面で少なくとも接触・非接触兼用型ICチップ112及び非接触通信用アンテナ115Aを覆う絶縁層116と、絶縁層116に設けられ、接触・非接触兼用型ICチップ112及び非接触通信用アンテナ115Aの接続端子部に連通する貫通孔116a,116bと、絶縁層116上に形成され接触用端子119Aと、接触用端子119Aと一体に形成され、接触・非接触兼用型ICチップ112の接続端子部と非接触通信用アンテナ115A及び接触用端子119Aの接続端子部とを接続する接続部119Bとを備えている。
【0013】
この実施形態の接触・非接触兼用型ICモジュールの製造方法は、図1〜図4に示すように、ICチップ埋め込み工程#11と、アンテナ形成工程#12と、絶縁層形成工程#13と、貫通孔形成工程#14と、接触用端子・接続部形成工程#15等とを備えている。
なお、図1〜図4では、1つのICモジュールのみを図示しているが、実際には、複数個を同時に製造する多面付けによって、製造した後に切断するようにしている。
【0014】
ICチップ埋め込み工程#11は、封止樹脂からなる基板111の上面に、接触・非接触兼用型ICチップ112を埋め込む工程である。
基板111となるエポキシのプリプレグ[図1(a)]に、接触・非接触兼用型ICチップ112を加熱状態で押し付け、そのチップの端子面を上部にして埋め込む[図1(b)]。
埋め込み方法は、これによらず、例えば、仮の支持体に端子面を下にして設置しておき、その上から封止材を形成して作製してもよい。
封止樹脂は、フィルム状のもの、液状のもの又は半固形のものでもよく、熱をかけて軟化するものであれば、前述したエポシキの他に、PET等のポリエステルなどが使用できる。
【0015】
アンテナ形成工程#12は、基板111の上面に非接触通信用アンテナ115Aを形成する工程である。
まず、基板111上に、スパッタにより銅層113を0.25μmの厚みで形成する[図1(c)]。ついで、感光性ドライフィルムレジスト114を、ラミネートし、露光・現像して、めっきの開口パターン114aを作製する[図1(d)]。
この開口パターン114aに銅めっき、ニッケルめっき、金めっき工程をそれぞれ水洗工程を間にはさみ、連続めっきをして、めっき層115を形成する[図1(e)]。
さらに、感光性ドライフィルムレジスト114を剥離し、銅層113をソフトエッチング処理により除去して、非接触通信用アンテナ115Aを形成する[図1(f),(g)]。
【0016】
絶縁層形成工程#13は、基材111の上面で少なくとも接触・非接触兼用型ICチップ112及び非接触通信用アンテナ115Aを覆う絶縁層116を形成する工程である。ここでは、例えば、絶縁性の感光性樹脂(感光性ポリイミド)を塗布する。
【0017】
貫通孔形成工程#14は、絶縁層116に、接触・非接触兼用型ICチップ112及び非接触通信用アンテナ115Aの接続端子部に連通する貫通孔116a,116bを形成する工程である。
絶縁層形成工程#13で、絶縁性の感光性樹脂(感光性ポリイミド)を塗布した後に、乾燥、露光、現像して、貫通孔116a,116bであるビアホールを形成する[図3(i)]。
【0018】
接触用端子・接続部形成工程#15は、絶縁層116上に接触用端子119Aを形成すると共に、接触用端子119Aと一体に、接触・非接触兼用型ICチップ112の接続端子部と非接触通信用アンテナ115A及び接触用端子119Aの接続端子部とを接続する接続部119Bを形成する工程である。
絶縁層116の上に、スパッタにより銅層117を0.25μmの厚みで形成し[図3(j)]、さらに、ドライフイルムレジスト118をラミネートし、露光現像して、めっきの開口パターン118aを作製する。
開口パターン118aに銅めっき、ニッケルめっき、金めっき工程をそれぞれ水洗工程を間にはさみ、連続めっきをして、めっき層119を形成する[図4(l)]。
感光性ドライフィルムレジスト118を剥離し、銅層117をソフトエッチング処理により除去して、接触用端子119Aと接続部119Bを形成する[図4(m),(n)]。
【0019】
以上のように、本実施形態によれば、以下のような効果がある。
(1) 非接触通信用アンテナ115Aは、絶縁層116で覆われているので、接触で使うために外部処理装置の挿入したときに、そのリード/ライトヘッドに触れてしまい、ショートしたり、傷が着いたりすることはなく、耐久性に優れている。
【0020】
(2) 接続部119Bは、接触用端子119Aと一体に、直接めっき配線していくので、温度変化、経時変化、ストレスなどで剥がれていく心配はなく、信頼性が高い。また、従来の半田ボール、金バンプで形成されたものよりは、抵抗も少ない。
【0021】
(3) 基材111となる封止樹脂に、ICチップ112を埋め込むので、ICチップ112を1個ずつ搭載する必要がなく、大きな封止樹脂シートの中に、ICチップ112を置いていけばよく、以後の工程も、その封止樹脂シートの単位で加工していくことができる。
【0022】
つまり、従来は、ICチップの接続用端子部と、非接触通信用アンテナ又は接触用端子の接続用端子部をつなぐのに、ワイヤボンドを打ったり、直接、フリップチップ実装(半田ボールや金バンプをつけて配線に乗せていく)していた。このとき、ICチップを1個1個実装し、ワイヤボンディングにしても、半田ボールにしても、個別に作業していたので、非常に時間のロスがあった。しかし、本実施形態は、ICチップが複数並んでいても、多面付けで一括で作ることができる。また、貫通孔も、ホトリソグラフィの技術で一括して形成することができるし、また、めっきも、全部一括プロセスで形成することができる。
【0023】
(4) 基材111となる封止樹脂に、ICチップ112を乗せて、非接触通信用アンテナ115A、絶縁層116、接触用端子119Aを、その片面に順次乗せていくので、製造が簡単である。
【0024】
(第2実施形態)
図5は、本発明による接触・非接触兼用型ICモジュールの第2実施形態を示す図である。
なお、以下に示す実施形態では、前述した第1実施形態と同様な機能を果たす部分には、同一の符号を付して、重複する図面や説明を適宜省略する。
第2実施形態の接触・非接触兼用型ICモジュール110−2では、非接触通信用アンテナ115Aは、アンテナ内側領域Bに対して、接触用端子119Aを左側にずらして配置することにより、その接触用端子119Aと干渉しないアンテナ有効領域Cが確保されている。
【0025】
非接触ICモジュールにおいて、大きな通信距離を安定して確保するためには、非接触通信用アンテナ(以下、コイルアンテナ)115Aの面積が大きければければ大きいほどよい。しかし、コイルアンテナ115Aが大きければ、製造コストは、材料費も含め、面積に比例して大きくなることから、通信に必要な最低限の大きさであればよい。
コイル面積と通信特性について、検討した結果、ISO14443TypeA及びTypeB方式を前提として、最低限必要なコイルの大きさは、コイルの形状やピッチで異なるものの、面積として、概ね10mm2 以上は最低必要であり、400mm2 あれば十分であることが判明した。
【0026】
さらに、カード又はモジュールの大きさ、形状は、規格により大きさが決められている場合に、特に、小型のモジュールで寸法が機器の制約で約2cm角以内と限られている場合など、自ずとコイルアンテナ115Aの大きさをICモジュール110に対して、全面に使うことが必要とされ、コイルアンテナ115Aは、ICモジュール110の外周一杯に形成することが要求される。
この制約から、コイルアンテナ115Aのデザインルールとして、外周はなるべく大きく、そのピッチを狭めて配置した方がよい。ピッチとしては、100μm以下、最も望ましくは、50μm以下である。
また、ピッチが20μm以下になると、安定して作製することが難しくなる。また、フエースダウン型のフリップチップ実装を行うと、ICモジュール110の厚みを薄くでき、望ましい。
【0027】
また、コイルアンテナ115Aの膜厚としては、デザインルールが小さくなると抵抗が大きくなるため、望ましくは、5μm以上、最も望ましくは、10μm以上である。
コイルアンテナ115Aの膜厚を大きくすると、安定して作製することが難しくなるため、30μm以下にすることが望ましい。これらのデザインルールを満足するためには、コイルアンテナ115Aの作製方法は、エッチング法かめっきによるセミアディテイブ法による方法のどちらかであるが、ピッチ50μm以下に作製する場合は、めっきによるセミアデティブ法に限られる。
【0028】
また、接触・非接触兼用ICモジュール110においては、接触用端子119Aと非接触用アンテナ115Aを、同一モジュール内に形成する必要がある。一般に、非接触用アンテナ115Aの内部に置かれた、金属部分は電磁波の遮蔽効果を持ち、通信の障害となる。よって、ICカードのデザインでは、金属製の接触用端子119Aの電磁波の遮蔽効果を避けるために、その端子119Aからコイルアンテナ115Aの中心をずらして配置することが必要である。
この場合に、アンテナ有効面積Cは、モジュール面積Aに対して、0.5A〜0.9Aが望ましいという新規事実を得た。
【0029】
(変形形態)
以上説明した実施形態に限定されることなく、種々の変形や変更が可能であって、それらも本発明の均等の範囲内である。
(1) 本実施形態では、携帯電話などに使用するSIMを例に説明したが、通常のICカードや、基材形状が特定されないICタグなどであってもよい。
(2) 小型のICモジュール単体で必要な通信距離が確保できなければ、外部にブースターコイルを別途作製し、ICモジュールと近接させて共振回路を形成し、通信距離を確保することも可能である。このブースターコイルは、ICモジュールを収納するケース、例えば、定期入れなどに設置して使用してもよい。
【0030】
(3) 本発明の方式では、接触用端子と非接触通信用アンテナを具備する構成であるが、場合によっては、接触用端子と非接触通信用アンテナの接続端子部のみをICモジュールに設け、アンテナコイルを別途作製してもよい。
このアンテナコイルは、ICモジュールを収納するケース、例えば、定期入れなどに設置して、ICモジュールを挿入することによって機能するようにしてもよい。
(4) 接触用端子は、外部接続端子部が2列に配置されており、非接触通信用アンテナは、2列の外部接続端子部の間を通っていれば、より干渉の少ないアンテナ有効領域Cが確保できると共に、コイルアンテナの端部をICチップの接続端子部に接続しやすい。このときには、接触用端子の外部接続端子部間をコイル配線が通るように設置する必要があり、この場合も、ピッチを100μm以下、最も望ましくは50μm以下にすると、デザイン上設計の自由度が確保でき、コイルアンテナの内側面積を大きくすることができる。
【0031】
【発明の効果】
以上詳しく説明したように、本発明によれば、非接触通信用アンテナは、絶縁層で覆われているので、ショートしたり、傷が着いたりすることはなく、耐久性に優れている。
また、接続部は、接触用端子と一体に形成されているので、剥がれる心配はなく、抵抗も少なく、信頼性が高い。
【0032】
一方、基材となる封止樹脂に、ICチップを埋め込むので、ICチップを1個ずつ搭載する必要がなく、大きな封止樹脂シートの中に、ICチップを置いていけばよく、以後の工程も、その封止樹脂シートの単位で加工していくことができ、高速にしかも大量に製造することができる。つまり、ICチップが複数並んでいても、多面付けで一括で作ることができる。また、貫通孔も、接触用端子や接続部も、全部一括プロセスで形成することができる。
【0033】
また、基材となる封止樹脂に、ICチップを乗せて、非接触通信用アンテナ、絶縁層、接触用端子を、その片面に順次乗せていくので、製造が簡単である。
【図面の簡単な説明】
【図1】本発明による接触・非接触兼用型ICモジュールとその製造方法の第1実施形態を示す図(その1)である。
【図2】本発明による接触・非接触兼用型ICモジュールとその製造方法の第1実施形態を示す図(その2)である。
【図3】本発明による接触・非接触兼用型ICモジュールとその製造方法の第1実施形態を示す図(その3)である。
【図4】本発明による接触・非接触兼用型ICモジュールとその製造方法の第1実施形態を示す図(その4)である。
【図5】本発明による接触・非接触兼用型ICモジュールの第2実施形態を示す図である。
【符号の説明】
110 接触・非接触兼用型ICモジュール
111 基板
112 接触・非接触兼用型ICチップ
115A 非接触通信用アンテナ
116 絶縁層
116a,116b 貫通孔
119A 接触用端子
119B 接続部
#11 ICチップ埋め込み工程
#12 アンテナ形成工程
#13 絶縁層形成工程
#14 貫通孔形成工程
#15 接触用端子・接続部形成工程

Claims (9)

  1. 封止樹脂からなる基板と、
    前記基板の上面に埋め込まれた接触・非接触兼用型ICチップと、
    前記基板の上面に形成された非接触通信用アンテナと、
    前記基板の上面で少なくとも前記接触・非接触兼用型ICチップ及び前記非接触通信用アンテナを覆う絶縁層と、
    前記絶縁層上に形成され接触用端子と、
    前記接触・非接触兼用型ICチップの接続端子部上に積層され、前記絶縁層を貫通して前記接触用端子及び前記接触・非接触兼用型ICチップ間を接続し、下層が前記非接触通信用アンテナと一体に形成され、上層が前記接触用端子と一体に形成された接触用端子−ICチップ接続部と、
    を備えた接触・非接触兼用型ICモジュール。
  2. 請求項1に記載された接触・非接触兼用型ICモジュールにおいて、
    前記接触・非接触兼用型ICチップは、上面が前記基板の上面と同一の高さになるまで前記基板の上面に埋め込まれており、
    前記絶縁層上に形成され、前記接触・非接触兼用型ICチップ及び前記非接触通信用アンテナに接続される露出部と、
    前記絶縁層を貫通して前記露出部及び前記接触・非接触兼用型ICチップ間を接続する露出部−ICチップ接続部と、
    前記絶縁層を貫通して前記露出部及び前記非接触通信用アンテナの接続端子部を接続する露出部−アンテナ接続部とを備え、
    前記接触用端子と、前記露出部とは、層構成が同一であり、
    前記接触用端子−ICチップ接続部と、前記露出部−アンテナ接続部と、前記露出部−ICチップ接続部とは、層構成が同一であること、
    を特徴とする接触・非接触兼用型ICモジュール。
  3. 請求項2に記載の接触・非接触兼用型ICモジュールにおいて、
    前記基板上に積層された下層と、
    前記下層上に積層された上層とを備え、
    前記非接触通信用アンテナは、前記下層により形成され、
    前記接触用端子−ICチップ接続部と、前記露出部−アンテナ接続部と、前記露出部−ICチップ接続部とは、上層及び下層により形成され、
    前記接触用端子と、前記露出部とは、上層により形成されていること、
    を特徴とする接触・非接触兼用型ICモジュール。
  4. 請求項1から請求項3までのいずれか1項に記載された接触・非接触兼用型ICモジュールにおいて、
    前記非接触通信用アンテナは、アンテナ内側領域に対して前記接触用端子をずらして配置することにより、その前記接触用端子と干渉しないアンテナ有効領域が確保されていること、
    を特徴とする接触・非接触兼用型ICモジュール。
  5. 請求項1から請求項4までのいずれか1項に記載の接触・非接触兼用型ICモジュールの製造方法において、
    前記基板の上面に前記接触・非接触兼用型ICチップを、前記基板の上面及び前記接触・非接触兼用型ICチップの上面が同一になるまで埋め込むICチップ埋め込み工程と
    導電性材料を前記基板の上面に積層して前記非接触通信用アンテナを形成し、前記導電性材料を前記接触・非接触兼用型ICチップの前記接続端子部上に積層して前記接触用端子−ICチップ接続部の下層を形成するアンテナ形成工程と、
    前記接触用端子−ICチップ接続部の前記下層を露出させるように、前記絶縁層を前記基板の上面及び前記非接触通信用アンテナ上に形成する絶縁層形成工程と、
    導電性材料を前記絶縁層上に積層して前記接触用端子を形成すると共に、前記導電性材料を前記接触用端子−ICチップ接続部の前記下層上に積層することにより、前記接触用端子−ICチップ接続部の上層を形成する接触用端子形成工程と、
    を備えた接触・非接触兼用型ICモジュールの製造方法。
  6. 請求項2又は請求項3に記載の接触・非接触兼用型ICモジュールの製造方法において、
    前記基板の上面に、前記接触・非接触兼用型ICチップを、前記基板の上面及び前記接触・非接触兼用型ICチップの上面が同一になるまで埋め込むICチップ埋め込み工程と、
    導電性材料を前記基板の上面に積層して前記非接触通信用アンテナを形成し、前記導電性材料を前記接触・非接触兼用型ICチップの前記接続端子部上に積層して前記接触用端子−ICチップ接続部の下層を形成するアンテナ形成工程と、
    前記接触用端子−ICチップ接続部の前記下層を露出させるように、前記絶縁層を前記基板の上面に前記非接触通信用アンテナ上に形成する絶縁層形成工程と、
    導電性材料を前記絶縁層上に積層して前記接触用端子を形成すると共に、前記導電性材料を前記接触用端子−ICチップ接続部の前記下層上に積層することにより、前記接触用端子−ICチップ接続部の上層を形成する接触用端子形成工程と、
    を備え、
    前記アンテナ形成工程は、前記露出部−ICチップ接続部の下層と、前記露出部−アンテナ接続部の下層とを形成し、
    前記接触用端子形成工程は、
    前記絶縁層を前記露出部−ICチップ接続部の下層が露出するように形成し、前記導電性材料を前記露出部−ICチップ接続部の下層上に積層することにより前記露出部−ICチップ接続部の上層を形成し、
    前記絶縁層を前記露出部−アンテナ接続部の下層が露出するように形成し、前記導電性材料を前記露出部−アンテナ接続部の下層上に積層することにより前記露出部−アンテナ接続部の上層を形成し、
    前記導電性材料により、前記露出部−アンテナ接続部及び前記露出部−アンテナ接続部を前記絶縁層上で接続して前記露出部を形成すること、
    を特徴とする接触・非接触兼用型ICモジュールの製造方法。
  7. 請求項6に記載の接触・非接触兼用型ICモジュールの製造方法において、
    前記アンテナ形成工程は、
    前記基板の上面と、前記接触・非接触兼用型ICチップとに導電層を積層する工程と、
    このICモジュールの上面を法線方向から見たときに、前記非接触通信用アンテナ及び前記接触・非接触兼用型ICチップの前記接触用端子と同一形状の金層を、前記導電層上に積層する工程と、
    このICモジュールの上面を法線方向から見たときに露出した前記導電層をエッチングにより取り除き、前記金層及び前記金層の直下の前記導電層を残存させて、前記非接触通信用アンテナと、前記接触用端子−ICチップ接続部の下層と、前記露出部−アンテナ接続部の下層と、前記露出部−ICチップ接続部の下層とを形成するエッチング工程を備えること、
    を特徴とする接触・非接触兼用型ICモジュールの製造方法。
  8. 請求項6又は請求項7に記載の接触・非接触兼用型ICモジュールの製造方法において、
    前記接触用端子形成工程は、
    前記絶縁層と、前記接触用端子−ICチップ接続部の下層と、前記露出部−ICチップ接続部の下層と、前記露出部−アンテナ接続部の下層とに導電層を積層する工程と、
    このICモジュールの上面を法線方向から見たときに、前記接触用端子及び前記露出部と同一形状の金層を、前記導電層上に積層する工程と、
    このICモジュールの上面を法線方向から見たときに露出した前記導電層をエッチングにより取り除き、前記金層及び前記金層の直下の前記導電層を残存させて、前記接触用端子及び前記露出部を形成するエッチング工程を備えること、
    を特徴とする接触・非接触兼用型ICモジュールの製造方法。
  9. 請求項5から請求項8までのいずれか1項に記載の接触・非接触兼用型ICモジュールの製造方法において、
    前記接触・非接触兼用型ICモジュールは、同一面で複数製造する多面付けにより製造されること、
    を特徴とする接触・非接触兼用型ICモジュールの製造方法。
JP2001031418A 2001-02-07 2001-02-07 接触・非接触兼用型icモジュールとその製造方法 Expired - Fee Related JP4684433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001031418A JP4684433B2 (ja) 2001-02-07 2001-02-07 接触・非接触兼用型icモジュールとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001031418A JP4684433B2 (ja) 2001-02-07 2001-02-07 接触・非接触兼用型icモジュールとその製造方法

Publications (2)

Publication Number Publication Date
JP2002236897A JP2002236897A (ja) 2002-08-23
JP4684433B2 true JP4684433B2 (ja) 2011-05-18

Family

ID=18895505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001031418A Expired - Fee Related JP4684433B2 (ja) 2001-02-07 2001-02-07 接触・非接触兼用型icモジュールとその製造方法

Country Status (1)

Country Link
JP (1) JP4684433B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4828088B2 (ja) * 2003-06-05 2011-11-30 凸版印刷株式会社 Icタグ
KR100726414B1 (ko) 2004-03-24 2007-06-11 한국조폐공사 콤비카드 및 이의 제조방법
CN2833904Y (zh) * 2005-07-29 2006-11-01 北京握奇数据系统有限公司 供插入式双界面智能卡使用的天线
FR3088515B1 (fr) * 2018-11-08 2022-01-28 Smart Packaging Solutions Module electronique pour carte a puce

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11509024A (ja) * 1996-01-17 1999-08-03 ジャンプリュ エス.セ.ア. カードまたはラベル用の非接触電子モジュール
JP2000507733A (ja) * 1996-10-14 2000-06-20 ザケル,エルケ 無接触カードチップの製造方法
JP2000172814A (ja) * 1998-12-02 2000-06-23 Toppan Printing Co Ltd 複合icモジュール及び複合icカード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11509024A (ja) * 1996-01-17 1999-08-03 ジャンプリュ エス.セ.ア. カードまたはラベル用の非接触電子モジュール
JP2000507733A (ja) * 1996-10-14 2000-06-20 ザケル,エルケ 無接触カードチップの製造方法
JP2000172814A (ja) * 1998-12-02 2000-06-23 Toppan Printing Co Ltd 複合icモジュール及び複合icカード

Also Published As

Publication number Publication date
JP2002236897A (ja) 2002-08-23

Similar Documents

Publication Publication Date Title
US6568600B1 (en) Chip card equipped with a loop antenna, and associated micromodule
US7885079B2 (en) Flexible electronic assembly
US5018051A (en) IC card having circuit modules for mounting electronic components
US7855895B2 (en) Universal PCB and smart card using the same
US6313524B1 (en) Chip module with a plurality of flat contact elements mountable on either an external printed circuit board or an external circuit board substrate
JP2002519866A (ja) 集積電子マイクロモジュール及びその製造方法
US20090004776A1 (en) Method of fabricating a memory card using sip/smt hybrid technology
US11605237B1 (en) Smart card fingerprint recognition module packaging structure and manufacturing method thereof
US7312528B2 (en) Semiconductor device having antenna connection electrodes
JP6756805B2 (ja) 相互接続領域を含む片面電子モジュールの作成方法
KR20000075883A (ko) 집적 회로 칩과 코일을 동시 실장시킨 집적 회로 패키지 및 그 제조 방법
JP4684433B2 (ja) 接触・非接触兼用型icモジュールとその製造方法
JP2014178731A (ja) 半導体装置の製造方法
US20120087099A1 (en) Printed Circuit Board For Board-On-Chip Package, Board-On-Chip Package Including The Same, And Method Of Fabricating The Board-On-Chip Package
KR101038490B1 (ko) Rfid용 안테나 내장형 반도체 패키지
JP5166903B2 (ja) 半導体装置
JP2001175828A (ja) 非接触icカード
JP2002092566A (ja) コイルオンチップモジュールとその製造方法、および非接触型icカード
JP4684430B2 (ja) 接触・非接触兼用型icモジュールとその製造方法
JP4724923B2 (ja) 接触・非接触兼用型icモジュールとその製造方法
JP4783997B2 (ja) 接触・非接触兼用型icモジュールとその製造方法
US8828795B2 (en) Method of fabricating semiconductor package having substrate with solder ball connections
JP2002133385A (ja) 非接触、接触両用型icモジュール及びicカード
JP2004139207A (ja) Icモジュール回路基板
JPH11259615A (ja) Icカード

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees