JP2003523700A - トランスポンダおよびアプライアンス - Google Patents

トランスポンダおよびアプライアンス

Info

Publication number
JP2003523700A
JP2003523700A JP2001560951A JP2001560951A JP2003523700A JP 2003523700 A JP2003523700 A JP 2003523700A JP 2001560951 A JP2001560951 A JP 2001560951A JP 2001560951 A JP2001560951 A JP 2001560951A JP 2003523700 A JP2003523700 A JP 2003523700A
Authority
JP
Japan
Prior art keywords
layer
transponder
capacitor
dielectric material
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001560951A
Other languages
English (en)
Inventor
セリーン、ジェイ.デトシェブリー
コーネリス、エム.ハート
ダゴバート、エム.デ、リーウー
ベント、エイ.ボーズ
ハーバート、リフカ
ジャージャン、エフ.エイ.バン、デ、ウォール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003523700A publication Critical patent/JP2003523700A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 トランスポンダ(10)は、第一の導電パターン層(2)、第二の誘電材層(3)、および第二の導電パターン層(4)を含む。第一のパターン層(2)は、アンテナ(12)および第一の導電プレート(22)を含む。第二のパターン層(4)は、第二の導電プレート(24)と集積回路(20)の第一の電極(14)を含む。第一の導電プレート(22)と第二の導電プレート(24)は互いに重複し、一体となって第一のキャパシタを構成する。トランスポンダ(10)は、好ましくは、もう一つの誘電材層(8)を含む。好ましくは、この第二の誘電材層は、照射によりパターニングされ、その後、洗浄される。さらに好ましくは、トランスポンダは、有機材の半導体から形成される。

Description

【発明の詳細な説明】
【0001】 本発明は、集積回路と、アンテナと、誘電体および第一ならびに第二のキャパ
シタ電極を有する第一のキャパシタとを備えるトランスポンダに関する。このト
ランスポンダは、 誘電材料からなる第一の誘電材層、 その一部がアンテナを構成する第一の導電パターン層、 誘電材料からなる第二の誘電材層、および 第二の導電パターン層から積層される。
【0002】 本発明は、さらに、集積回路、アンテナ、および第一のキャパシタを含むトラ
ンスポンダを備えたアプライアンスにも関する。
【0003】 上述のようなトランスポンダが欧州特許公開明細書第840251号において開示さ
れている。ここに開示される従来のトランスポンダにおいては、上記第二の誘電
材層は、キャパシタの誘電体と同時に基板を構成する。トランスポンダは導線接
続を含み、これは前記第二の誘電材層内を通される。この接続は、前記第二の誘
電層内の金属にて満たされた孔の形式として存在する。従来のトランスポンダの
集積回路(以降ICとも呼ばれる)は別個に製造され、アセンブリングの段階にお
いて、前記第二のパターン層上に配置される。前記第二のパターン層と集積回路
(IC)を保護するために、従来のトランスポンダは、誘電材料からなるトップ層
を含む。従来のトランスポンダのアンテナは、前記第一のパターン層に設けられ
、これは第一の誘電材層上の上記第二のパターン層とは別個に製造される。その
後、トランスポンダのこれら2半分が互いにアセンブルされる。
【0004】 従来のトランスポンダの一つの欠点は、集積回路(IC)のアセンブリングステ
ップが必要なために、製造コストが高くなることである。
【0005】 本発明の第一の目的は、低コストにて製造することができる冒頭の段落におい
て示されたタイプのトランスポンダを提供することにある。本発明の第二の目的
は、アプライアンス内に簡単に一体化することができるトランスポンダを含む第
二の段落において示されたタイプのアプライアンスを提供することにある。
【0006】 第一の目的は、上記第二のパターン層が、上記集積回路の第一の電極と上記第
二のキャパシタ電極を備えることで達成される。
【0007】 本発明によると、上記第二のパターン層は、上述の特許のように第二のキャパ
シタ電極を含むのみでなく、前記集積回路(IC)の第一の電極も含む。集積回路
(IC)をアセンブリングする代わりに、集積回路(IC)は、上記第二の層あるい
は別の誘電材層上に加工処理される。この加工処理されたICでは、更なる長所と
して、様々なボンディング問題が解消される。これらボンディング問題には、電
気接続の不良、上記第二の誘電材層への接着の不良などが含まれる。さらに、ア
センブルされたICは柔軟でないが、こうして加工処理されたICは柔軟なため、IC
の柔軟性も改善される。もう一つの設計面における長所として、ICのアセンブリ
を容易にするための条件が不要となる。この条件が不要となるために、設計を、
より大きなキャパシタ電極、および存在する場合より大きなコンタクト面に絞っ
て最適化することが可能となる。トランスポンダの製造において、2半分が独立
に形成(製造)され、後のステップにおいてアセンブリングされる場合は、電極
およびコンタクト面のサイズを大きくすることで、両半分のアセンブリングが容
易となる。
【0008】 本発明によると、この加工処理されたICは、さらに、他のパーツ、例えば、半
導体および第二の電極を含む。これらパーツは、半導体材料、例えば、シリコン
の層内のドーピングされた領域の形にて設けられる。ICは、代替として、層構造
とすることもできる。ICの第一の電極にて、第一のトランジスタあるいは第一の
ダイオードの一部を構成することもできる。好ましくは、このICは、複数のトラ
ンジスタ並びにこれらトランジスタ間の相互接続ラインを含む。これら相互接続
ラインは、前記第二の導電パターン層内に設けられる。好ましくは、このICは、
さらに一つあるいは複数のメモリ要素を含む。
【0009】 好ましくは、上記第二の誘電材層は、上記第一のキャパシタの誘電体を構成し
、上記アンテナと上記集積回路の間の第一の相互接続を含む。この場合、上記第
二の誘電材層は、単に第一のキャパシタの誘電体として機能するのみでなく、上
記第一および第二のパターン層間の絶縁材、およびこれらに対する保護層として
も機能する。好ましくは、上記第二の誘電材層は、約3〜30の相対誘電定数ε
を持つ。半導体層がこの誘電材層と接触する。好ましくは、上記半導体層は、上
記第二の誘電材層よりも薄くされる。
【0010】 好ましくは、上記第一のパターン層は、アンテナのみでなく、上記第一のキャ
パシタ電極も含む。この層は、加えて、第一のコンタクト面を含み、これは第一
の接続と接触するが、この一部を構成する。好ましくは、上記集積回路(IC)は
この第一の相互接続を介して上記アンテナに接続される。
【0011】 本発明によるトランスポンダの様々な態様が考えられるが、これらは上記アン
テナと上記ICの間の相互接続の性質の点で互いに異なる。接続の数は、上記アン
テナとICが一つの閉じた電気回路の部分を構成するために少なくとも2つは存在
する。第一の態様においては、接続は、上記第一および第二のパターン層の間に
上記第二の誘電材層を貫通して設けられ、上記第二の誘電材層はパターニングさ
れる。上記第二の層内に、その後満たされるべき孔、つまり、当業者において垂
直相互接続領域もしくはビア(相互接続孔)として知られる接続を形成するため
には、様々な方法、例えば、機械的および光化学的方法が知られている。
【0012】 第二の態様においては、相互接続が上記第一と第二のパターン層の間に上記誘
電材層の外側を延びるように設けられる。この態様では、長所として、貫通孔を
満たす必要がなくなり、このため製造ステップが一つ節約できる。第三の態様に
おいては、接続はトランスポンダの外側に設けられる。この接続は、概ねU-字形
のパーツから成る。
【0013】 トランスポンダの第四の好ましい態様においては、上記第一のキャパシタによ
ってこの相互接続が構成される。相互接続部材としてキャパシタを用いるやり方
では、第一の長所として、上記第二の誘電材層のパターニングが不要となり、第
二の長所として、上記第二のパターン層と第一の層との整合に伴う問題が解消さ
れる。
【0014】 本発明によるトランスポンダ内の上記アンテナは、基地局と通信する機能を持
つ。基地局との通信を達成するための少なくとも3つの技法が知られている。第
一の技法は、誘導(電磁)結合であり、この技法においては通信は磁気的に行な
われる。この技法を用いる場合は、トランスポンダ上の上記第一のパターン層内
にコイルが設けられ、同調回路内にキャパシタが設けられる。第二の技法は容量
結合であり、この技法においては通信は電気的に行なわれる。この場合は、トラ
ンスポンダ上に2つのキャパシタプレートが設けられ、これらプレートが基地局
内の一つあるいは複数のキャパシタプレートと通信する。さらに、上記同調回路
内にダイオードが設けられる。第三の技法は、放射を利用し、通信は電磁手段を
介して行なわれる。
【0015】 本発明によるトランスポンダ内の集積回路は、通常直流にて動作する電気回路
内に設けられる。同調回路は通常は交流にて動作されるために、多くの場合、上
記集積回路の電流路内にダイオードおよびキャパシタが設けられる。好ましくは
、このダイオードは上記集積回路(IC)内に統合される。このダイオードは、電
界効果形トランジスタの形式にて設けられ、ゲート、ソース、およびドレイン電
極を備え、ゲート電極はソースあるいはドレイン電極と短絡される。上述のキャ
パシタは平滑化機能を持つ。このキャパシタは、IC内に統合され、上記ゲート電
極と上記半導体層との間の誘電体が同時にこのキャパシタの誘電体を構成する。
このキャパシタは、代替として、上記第一のパターン層、上記第二の誘電材層お
よび上記第二のパターン層から成る層構造内に組み込むこともできる。
【0016】 本発明によるトランスポンダ内のキャパシタは、従って、以下の機能、すなわ
ち:ダイオードによって供給される信号を平滑化する機能;アンテナがコイルか
ら成る場合は共振を提供する機能;アンテナと集積回路を相互接続する機能;お
よび基地局への容量結合を提供する機能、の少なくとも一つを満たす役割を果た
す。これらキャパシタは、電気的な観点からは、これら機能に依存している点で
異なるが、これらは物理的観点からは共通点がある。
【0017】 好ましくは、これら全てのキャパシタは、上記第一の導電パターン層、上記第
二の誘電材層、および上記第二の導電パターン層から成る層構造内に一体化され
る。これによって、これらキャパシタによる集積回路への干渉(妨害)を防止す
ることができる。これは、とりわけ、導電パターンを備える一つあるいは複数の
層および半導体層に対してポリマー材が用いられる場合は、そうである。寄生キ
ャパシタによる集積回路への干渉(妨害)は、これらポリマー材を用いたときの
方が従来のシリコンに基づく集積回路を用いた場合よりはるかに強いためである
【0018】 一つの好ましい態様においては: 上記第一の導電パターン層が上記第一のキャパシタ電極と第三のキャパシタ電
極を含み、 上記第二の導電パターン層が第四のキャパシタ電極を含み、 上記第三および第四のキャパシタ電極が上記第二の誘電材層と一体となって第
二のキャパシタを構成し、 上記第一のキャパシタが上記集積回路と上記アンテナとの間の上記第一の接続
を構成し、そして 上記第二のキャパシタが上記アンテナと上記集積回路との間の第二の接続を構
成する。
【0019】 この態様においては、好ましくは、上記第一および上記第三のキャパシタ電極
によってトランスポンダのアンテナが構成され、このアンテナは動作の際、電力
および信号を容量結合を介して基地局とやりとりする。これらキャパシタ電極は
、同時に、上記アンテナと上記集積回路の間の接続の部分を構成する。上記第二
の誘電材層は、上記第一および上記第二のキャパシタの両方の誘電体として機能
するとともに、好ましくは、さらに、上記第二の層に対する基板としても機能す
る。トランスポンダのこれら層が二重の機能を果たすために、トランスポンダの
コンポーネントの数は従来と比べて少なくなる。このため、トランスポンダの製
造コストも、従来と比べて安価となる。加えて、上記第二の導電パターン層の上
には、半導体層、誘電体、および第三の層から成る積層が配置されるが、これら
積層の配置はトランスポンダ内に用いられる集積回路のタイプに依存する。
【0020】 ある特定な態様においては、上記第一のパターン層は上記第二のパターン層よ
りも大きな表面積を占める。好ましくは、上記第一の誘電材層は上記第一のパタ
ーン層に対する基板を構成し、上記第二の誘電材層は上記第二のパターン層に対
する基板を構成し、このとき上記第一の誘電材層は上記第二の誘電材層よりも大
きな表面積を占める。この態様においては、上記集積回路の第一の電極が設けら
れる上記第二のパターン層の表面は従来よりも小さな寸法を持つ。このため、1
つのウェーハ上に、より多数のキャパシタ電極を備える集積回路を製造すること
が可能となる。これは、シリコンに基づく集積回路の場合および有機集積回路の
場合の両方において製造コストの点から重要である。他方、上記第一のパターン
層のサイズは幅一杯にとることができる。これは、上記アンテナのレンジが上記
第二のパターン層のサイズによって制限されないという長所を持つ。
【0021】 もう一つの態様においては、上記集積回路は積層構造を持つ。この態様におい
ては、上記集積回路(IC)は、第二の電極を含み、一方: 上記第二のパターン層の上には、半導体層、第三の誘電材層、および上記集積
回路の第二の電極を含む第三の導電パターン層から成る積層が配置され、そして 上記積層の上に第四の誘電材層が配置される。
【0022】 上記集積回路(IC)は、上記第二のパターン層および上記記積層内に設けられ
る。集積回路(IC)は、とりわけ、ソース、ドレイン、およびゲート電極を備え
る第一のトランジスタを含み、これらソースおよびドレイン電極は同一のパター
ン層内に設けられ、ゲート電極は異なるパターン層内に設けられる。集積回路は
、好ましくは、さらに、第一のメモリ要素および集積回路内の要素、例えば第一
のトランジスタと第一のメモリ要素を相互接続するための導線を含む。上記積層
は、半導体層、第三の誘電材層、第三のパターン層の順番に配置することも、別
の順番として、第三の誘電材層、半導体層、第三のパターン層の順番に配置する
ことも、さらに、第三の誘電材層、第三のパターン層、半導体層の順番に配置す
ることもできる。
【0023】 この態様の第一の長所は、これが単純なやり方にて製造できることである。上
記第四の誘電材層が第二の基板として用いられる一方で、上記第一の誘電材層が
上記第一の基板として用いられる。両方の基板には、こうして、互いに独立にパ
ターン層を設けることができる。これは、上記第一のパターン層と上記第二のパ
ターン層では、通常、設けられるパターンの寸法が大幅に異なるために望ましい
ことである。トランスポンダは、この2つの基板を互いにアセンブリングするこ
とで得られる。好ましくは、上記第一と上記第四の誘電材層は、この目的のため
にこの上に堆積されるパターン層よりも大きな表面積を持ち、上記第一および上
記第四の端の部分が露出するようにされる。アセンブリングの後、これら端の部
分は互いに接触するようにして固定される。
【0024】 第四の誘電材層を含む上記態様の第二の長所は、上記集積回路(IC)と上記ア
ンテナの間の接続を上記第二の誘電材層のコンタクト面を通じて横方向に形成で
きることである。このやり方では、ビア(接続)を、第二の誘電材層に孔を設け
、導電材にて満たす必要なしに得ることが可能となり、このため、製造ステップ
を1つ節約できる。加えて、こうして得られる接続は、上記第一および上記第二
のパターン層の部分を構成するコンタクト面間に大きなコンタクト表面積を確保
できるために非常に頑健となる。
【0025】 本発明によるトランスポンダの上記態様の第三の長所は、上記第一および上記
第四の誘電材層を互いに積層することで、実質的に途切れのない保護層が得られ
ることである。この保護層は、化学的、電気的、あるいは機械的な原因から発生
する損傷に対する保護を提供する。この層を設けるための追加のステップは必要
とされず、このため製造コストが削減できるとともに、トランスポンダの厚さも
薄くできる。
【0026】 一つの好ましい態様においては、上記層の少なくとも一つは、有機材を主体と
して形成される。集積回路(IC)の一つあるいは複数の層を有機材から形成した
場合、従来の方法と比較して、材料のコストが安価なため、および1バッチでよ
り多数のICを製造できるため、製造コストが安価となる。有機材の層は、基板上
に、ウエッブ塗布やスピン塗布などの塗布技術を用いて簡単に設けることができ
る。その後、こうして設けられた層を、エッチングマスクを必要とすることなく
パターニングすることが可能な様々な材料が知られている。これら材料の例とし
ては、とりわけ、ポリアニリン(polyanilines)、ホトレジスト(photoresists
)および、ポリチオフェン(polythiophenes)とポリアシッド(polyacids)の
組合せが含まれる。全体あるいは一部分が有機材から形成されるトランスポンダ
は、従来のものと比較して、軽量で、厚さも薄くなる。これは、本発明によるト
ランスポンダが、様々なアプライアンス、例えば、紙幣、他の有価証券(valuab
le papers)、パッケージング、玩具などの取外し不能なコンポーネント(indet
achable component)として用いられる場合は長所となる。上記第一のパターン
層が上側面に塗布される上記第一の誘電材層の下側面には、接着層が設けられる
【0027】 好ましくは、有機材の半導体層が用いられる。この半導体材は、別個のドーピ
ングを必要としないという長所を持つ。加えて、この材料は、ウエッブ塗布やス
ピン塗布によって簡単に塗布することができる。半導体有機材(semiconducting
organic materials)の例には、ペンタセン(pentacene)、ポリチオフェン(p
olythiophene)、ポリチエニレンビニレン(polythienylene-vinylene)、ポリ
フェニレンビニレン(polypheylene-vinylene)、ポリフラニレンビニレン(pol
yfuranylene-vinylene)、ポリピロール(polypyrrole)、ポリアセチレン(pol
yacetylene)、ポリフラン(polyfurane)、およびポリアニリン(polyaniline
)が含まれる。代わりに、これら材料の置換誘導体(substituted variants)を
用いることもできる。これら置換基(substituents)の例には、アルキル(alky
l)基、アルコキシ(alkoxy)基、アルキルアルコキシ(alkylalkoxy)基、およ
び環状置換基、例えば、アルキレンジオキシ(alkylenedioxy)基などが含まれ
る。これら置換基として、好ましくは、C〜C10のアルキル(alkyl)基、ア
ルコキシ(alkoxy)基、あるいはアルキレンジオキシ(alkylenedioxy)基が用
いられる。
【0028】 さらに好ましくは、上記パターン層の少なくとも一つはドーピングされた有機
ポリマー材から形成される。好ましくは、上記第二および上記第三のパターン層
は有機ポリマー材から形成される。この長所は、とりわけ、コストが安価で、こ
の材料が柔軟性に富むことにある。さらに、ドーピングされた有機ポリマー材の
層は、塗布が簡単な上、柔軟な基板上にもパターニングすることができる。好ま
しくは、有機材のパターン層内にリリーフが形成される。つまり、この層の幾つ
かの非導電領域(electrically non-conducting regions)が除去される。ドー
ピングの後に導電材(electrically conductive materials)として用いること
ができる有機材の例としては、とりわけ、ポリアニリン(polyanilines)、ポリ
チオフェン(polythiophene)、ポリ(p-フェニレン硫化物)(poly(p-phenylen
e sulfide))、およびこれら材料の共重合体が含まれる。他の有益な材料とし
て、上述の材料の置換誘導体も含まれる。置換基の例には、アルキル(alkyl)
基、アルコキシ(alkoxy)基、アルキルアルコキシ(alkylalkoxy)基、および
環状置換基が含まれる。より具体的な例としては、ポリ-3-アルキルチオフェン
(poly-3-alkylthiophenes)、ポリ3,4-ジアルコキシチオフェン(poly-3,4-dia
lkoxythiophenes)、ポリ3,4-アルキルチオフェン(poly-3,4-alkoxythiophenes
)、およびポリ3,4-アルキレンジオキシチオフェン(poly-3,4-alkylenedioxyti
ophenes)が含まれる。これら置換基として、好ましくは、C〜C10のアルキ
ル(alkyl)基、アルコキシ(alkoxy)基、あるいはアルキレンジオキシ(alkyl
enedioxy)基が用いられる。
【0029】 上記導電パターン層に用いることができる導電材の他の例として、金、銅、Ti
N、TiW、ドーピングされたシリコン、アルミニウム、コバルト、チタン、および
他の金属および合金なども考えられる。上記第一、第二、および第四の誘電材層
に用いることができる材料の例としては、ポリイミド(polyimide)、ポリエチ
レンテレフタレート(polyethylene terephthalate(PET)、および紙が含まれ
る。これら材料の層はトランスポンダの基板として非常に良く機能する。
【0030】 本発明の第二の目的は、本発明によるトランスポンダが内部に用いられる冒頭
の段落において示されたタイプのアプライアンスとして実現される。本発明に従
って集積回路(IC)がトランスポンダ内に一体化されるため、および同一の誘電
層が、基板および保護層として用いられるため、本発明のトランスポンダは、従
来のトランスポンダと比較して、より薄く、かつ軽量となる。このため、本発明
のトランスポンダ(データキャリア)は、アプライアンス内には非常に簡単に一
体化することができる。本発明が適用できるアプライアンスの例としては、とり
わけ、紙幣、他の有価証券(valuable papers)、パッケージング、衣服、およ
び家電製品(domestic appliances)などが含まれる。本発明によるアプライア
ンスの第一の長所は、識別可能であると同時に、識別部材に柔軟な形状を許され
ることである。第二の長所は、トランスポンダが安価なことである。第三の長所
は、これはトランスポンダに有機材が用いられた場合はとりわけそうであるが、
ゴミ焼却炉での燃焼に不適当な材料を含まないことである。
【0031】 以下では本発明のこれらおよびその他の特徴を図面を用いてより詳細に説明す
る。
【0032】 図1は第一のトランスポンダ10の略断面図を示す。トランスポンダ10は、
第一の誘電材層1、第一のパターン層2、第二の誘電材層3、第二のパターン層
4、第三の誘電材層5、半導体層6、第三のパターン層7、および第四の誘電材
層8から構成される。
【0033】 第三の誘電材層5、半導体層6、および第三のパターン層7は図1には簡潔さ
のために示されていない。図2は、上側半分99と下側半分98がまだ互いに結
合されてない状態での第一のトランスポンダ10の略断面図を示す。
【0034】 第一のパターン層2は、説明のケースにおいてはらせんパターンから成るアン
テナ12を含む。アンテナ12は基地局90と誘導結合(電磁結合)を介して通
信する。第一のパターン層2は、さらに、第一のキャパシタ電極22を含み、こ
れは、第二のパターン層4内の第二のキャパシタ電極24およびこの間に挿入さ
れた第二の誘電材層3と一体となって第一のキャパシタ11を構成する。第二の
パターン層4はさらに集積回路20の第一の電極14を含む。この電極14は集
積回路20の第一のトランジスタのゲート電極を構成する。ソース電極15とド
レイン電極16は第三のパターン層7内に設けられる。半導体層6内にゲート電
極によって不均一な電荷分布が生成されると、ソース電極15とドレイン電極1
6との間に電流が流れる。このためには、2つの電極15と16との間の電圧差
が必要とされる。第三の誘電材層5は、ゲート電極14をソース電極15および
ドレイン電極16から絶縁する。第三の誘電層5は、集積回路(IC)20内に組
み込まれた平滑化キャパシタ(図示せず)の誘電体としても機能する。第三の誘
電層5はパターニングされ、ビア(接続孔)(図示せず)を含み、これによって
IC内の導線が相互接続される。集積回路20とアンテナ12との間の第一の接続
は、ビア31を介して行なわれ、ビア31は第一のコンタクト面23と第二のコ
ンタクト面25を含む。コンタクト面23と25の両側26と27では、パター
ン層は実質的に導線を持たず、このため、コンタクト表面23と25との間の良
好なコンタクトが達成される。これら領域26と27はシーリングされる。第一
の層1のエッジゾーン36、37と第四の層8のエッジゾーン38、39は互い
にコンタクトする。明らかなように、図3に示される導線42、44は、第一と
第二のパターン層2、4内に設けられ、これら導線を介してコンタクト面23、
25がトランスポンダの他のコンポーネントに接続される。
【0035】 第一のトランスポンダは以下のように製造される。第一の誘電材層1は最初の
基板であり、この上に第一のパターン層2が設けられる。第一のパターン層2は
、第一のコンタクト面23、第二のキャパシタ電極22、およびアンテナ12を
含む。第一の誘電材層1はポリイミド(polyimide)から成り、第一のパターン
層は主として銅から成る。銅が電着によって堆積され、その後、これがエッチン
グマスクによってパターニングされる。電気メッキ技法を用いることもできる。
この場合は、最初に有機ポリマー材(organic polymeric material)の層が堆積
およびパターニングされ、次に、銅が堆積されるが、この銅の堆積は主としてこ
の有機ポリマー材の導電部分の上に行なわれる。
【0036】 第四の誘電材層8はキャリアとして用いられる。このキャリアは、ヘキサメソ
キシメチレンメラミン(hexamethoxymethylenemelamine(HMMM))と架橋結合さ
れたポリビニルフェノール(polyvinylphenol)の層にて平坦化される。第四の
層8とこのポリビニルフェノールの層の積層によって第二の基板が形成される。
この第二の基板上に第一の導電材層7が堆積される。この第一の導電材は、金属
、例えば、金もしくはアルミニウムとすることもできるが、ただし、説明のケー
スにおいては、これは、ポリ(3,4-エチレンジオキシチオフェン)(poly(3,4-e
thyenedioxythiophene)とポリ(スチレンスルホン酸)(poy(styrenesulfonic
acid)の複合材とされる。層7は、水に溶かしたコロイド溶液をスピン塗布する
ことで設けられる。層7は乾燥され、その後、所望のパターンに従って露出され
る。パターン層7はソース電極15とドレイン電極16を含む。このパターンは
第二の基板上に幾つも設けることができ、こうして、一回の動作で、トランスポ
ンダの多数の有機コンポーネントを製造することができる。他の層5、4、3の
パターンも同数だけ設けられる。このパターンは導線も含む。次に、ポリチエニ
レンビニレン(polythienylene-vinylene)から成る半導体層6を設けるために
、層7上にポリチエニレンビニレン(polythienylene-vinylene)の先駆ポリマ
ーがスピン塗布され、次に加熱によってこの先駆ポリマーがポリチエ ニレンビ
ニレン(polythienylene-vinylene)に変換される。こ層6の上に有機誘電材、
例えば、ポリビニルフェノール(polyvinylphenol)の層5が設けられる。この
層が平坦 化され、露出およびこれに続く現像によってパターニングされる。こ
のパターン層5の上に、ポリ(3,4-エチレンジオキシチオフェン)およびポリ(
スチレンスルホン酸)のドーピングされた有機ポリマー複合材から成る第二の層
4が堆積される。これによって誘電材層5内の孔が満たされ、層4と層7との間
にビア(接続孔)が形成される。第二のパターン層4は、その後、露出およびこ
れに続く洗浄によって所望のパターンにパターニングされるが、このパターンは
層7のパターンとは異なる。層4のパターンは、導線プレート24、電極14お
よびコンタクト面25を含む。このパターニングによって集積回路20が完結す
る。次に、誘電材、例えば、市販のHPR504の層3がスピン塗布によって設けられ
る。この層3が所望のパターンにパターニングされ、コンタクト面5から誘電材
が除去される。その後、こうして第二の基板上に形成された層構造をカットする
ことで、トランスポンダ10の複数の半分が製造されるが、図1は、これらの一
つを略断面図にて示す。次に、第一と第二の基板が、コンタクト面23、25と
導線プレート22、24が互いに対面するように互いにアセンブルされる。次に
、エッジゾーン36と38、37と39、および領域26と27が互いに接着さ
れる。これによって、コンタクト面23と25の間の接続21が形成される。加
えて、層1と層8によって保護層が形成される。これによってトランスポンダ1
0の製造が完結する。
【0037】 図3の略平面図は、トランスポンダ10の第一のパターン層2および第二のパ
ターン層4を示す。第一のパターン層2はアンテナ12、第一のキャパシタ電極
22、第三のキャパシタ電極32、および第三のコンタクト面33を含む。加え
て、第一の導電パターン層2は導線41、42を含む。第二の導電パターン層4
は第二のキャパシタ電極24、第四のキャパシタ電極34、第二のコンタクト面
25および第四のコンタクト面35を含む。第二の層4は、さらに、IC20の第
一の電極14、ダイオード48、および導線43、44、45、46、47を含
む。第二と第四のコンタクト面33、35は、一体となって第二のビア(接続孔
)31を形成する。
【0038】 次に、トランスポンダの動作を、図4も参照しながら説明する。トランスポン
ダは、コイル91を備える基地局90から電力および信号を受信する。すると、
電流が同調回路と集積回路(IC)から構成される回路に流れる。電流は、この同
調回路内を以下のように流れる。つまり、電流は、導線33、42を通じて第一
のキャパシタ電極22と第二のキャパシタ電極24を含む第一のキャパシタ11
に到達する。第一のキャパシタ11は共振キャパシタから成る。電流は、次に導
線47を通じて第二のコンタクト面25に向って流れ、ここから電流はビア(接
続孔)21を通じて第一のコンタクト面23およびアンテナ12へと流れ、これ
によって同調回路が閉じられる。電流はこの回路内を逆方向に流れることもでき
る。集積回路20内では、電流は、第三のコンタクト面33から導線42を通じ
てキャパシタ電極22、24を含む第一のキャパシタ11へと流れる。次に、電
流は、導線47、46を通じてダイオード48へと流れ、ダイオード48によっ
て電流が整流される。この下流に、第三と第四のキャパシタ電極32、34を含
む第二のキャパシタ13と集積回路20が並列に接続される。
【0039】 図5は、本発明による第二のトランスポンダ110の略断面図を示す。第一の
誘電材層101の上に第一の導電パターン層102が配置される。この層102
は、第一のキャパシタ電極122、コイル状のアンテナ112、および第一のコ
ンタクト層123を含む。この第一のパターン層102の上には第二の誘電材層
103が配置される。第二の層103は、パターニングされ、第一のビア(接続
孔)131を含む。第二の誘電材層103の上側面は平坦化され、第二のパター
ン層104に対する表面として機能する。この層104は、第二のキャパシタ電
極124を含むが、これは、第一のキャパシタ電極122および第二の誘電材層
103と一体となって第一のキャパシタ111を構成する。第二の層104は、
さらに、第二のコンタクト面125、第一の導線153、ダイオード148の第
一の電極154および集積回路120の第一の電極114を含む。この第二のパ
ターン層104の上には、第三の誘電材層105、第三の導電パターン層107
、および半導体層106が配置される。第三のパターン層は、集積回路120の
第一と第三の電極115、116、ダイオード148の第二の電極156および
第二の導線155を含む。第三の誘電材層105は、第一導線153と第二の導
線155の間の導電接続151を含む。第一の層101のエッジゾーン136、
137と第二の層103のエッジゾーン138、139は互いにコンタクトし、
同時に、第四の誘電材層108は閉じた表面を形成する。トランスポンダ110
は、結果として、層101と層108から成る保護層を持つ。
【0040】 図6は、本発明による第三のトランスポンダ210の略断面図を示す。これは
、第一のキャパシタ211、第二のキャパシタ213、集積回路220、および
アンテナ212から構成される。第一の誘電材層201の上に、第一のキャパシ
タ電極222と第三のキャパシタ電極232を含む第一の導電パターン層202
が配置される。第一の導電パターン層202の上には、第二の誘電材層203が
配置され、この上に第二のパターン層204が配置される。層203の表面積は
層201の表面積より小さくされる。第二のパターン層204は第二と第四のキ
ャパシタ電極224、234、および集積回路220の第一の電極214を含む
。第二のパターン層204はアルニミウムから成る。導電プレートは、第一と第
二のキャパシタ電極222、224が重複し、第三と第四のキャパシタ電極23
2、234が重複するように配置される。第二のパターン層の上には複数の層2
05、206、207が配置される。加えて、保護層208がトランスポンダ2
10の保護するために存在する。
【0041】 第三のトランスポンダ210の製造においては、最初に、層201と202か
ら成る第一の半分298と、層203、204、205、206、および207
から成る第二の半分299が互いに独立して製造される。第一の層201上への
第一のパターン層202の形成は通常のやり方で行なわれる。第二の誘電材層2
03の上へのアルミニウムから成る第二のパターン層204の形成は、米国特許
明細書第5,736,452号に記載されるやり方にて形成されるが、ただし、代替とし
て他のやり方を用いることもできる。シリコン基板上に第一の電極214および
第二と第四のキャパシタ電極224、234を含む第二のパターン層204から
成るハイブリッド半導体デバイスが設けられる。この第二のパターン層204上
に、第一の誘電材のパッシベーション層が設けられ、次に、薄い接着層が設けら
れ、その後、第二の誘電材層203が設けられる。この層は、好ましくは、フレ
キシブルなものとされ、好ましくは、ポリマー材から形成される。次に、第一の
基板がエッチング除去され、第三の誘電材層205と置換される。第一の半分2
98の上に第二の半分299が配置される。この配置に当たっては、誘電材の第
二の層203あるいは第三の層205のいずれを下側とすることもできる。図面
では、第二の層203が下側に配置されている。第二の半分299は保護層20
8を設けることで固定される。
【0042】 第三のトランスポンダ210の一つの代替においては、第二の半分299が異
なる。この代替においては、第二の誘電材層203は紙から形成される。この上
に、銅から成る第二のパターン層204が堆積される。これは、第二のパターン
層204と第二の誘電材層との間に薄い層を電気メッキすることで行なわれる。
この第二のパターン層204の上に、第三の誘電材層205、半導体層206、
および第三の導電パターン層207が堆積される。これらパターン層204、2
07は集積回路(IC)を構成するパターンを含み、例えば、第一のトランスポン
ダ10におけるパターン層と同様とされる。
【図面の簡単な説明】
【図1】 トランスポンダの第一の実施例の略断面図である。
【図2】 トランスポンダの第一の実施例の第二の略断面図であり、製造の過程を示す。
【図3】 トランスポンダの第一の実施例の略平面図である。
【図4】 トランスポンダの第一の実施例と基地局の電気回路図である。
【図5】 トランスポンダの第二の実施例の略断面図である。
【図6】 トランスポンダの第三の実施例の略断面図である。
【符号の説明】
1 第一の誘電材層 2 第一の導電パターン層 3 第二の誘電材層 4 第二の導電パターン層 5 第三の誘電材層 6 半導体層 7 第三の導電パターン層 8 第四の誘電材層 10 トランスポンダ 12 アンテナ 14 集積回路の第一の電極(ゲート電極) 15 ソース電極 16 ドレイン電極 20 集積回路 22 第一のキャパシタ電極(導電プレート) 24 第二のキャパシタ電極(導電プレート) 23 第一のコンタクト表面 25 第二のコンタクト表面 31 ビア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 コーネリス、エム.ハート オランダ国5656、アーアー、アインドーフ ェン、プロフ.ホルストラーン、6 (72)発明者 ダゴバート、エム.デ、リーウー オランダ国5656、アーアー、アインドーフ ェン、プロフ.ホルストラーン、6 (72)発明者 ベント、エイ.ボーズ オランダ国5656、アーアー、アインドーフ ェン、プロフ.ホルストラーン、6 (72)発明者 ハーバート、リフカ オランダ国5656、アーアー、アインドーフ ェン、プロフ.ホルストラーン、6 (72)発明者 ジャージャン、エフ.エイ.バン、デ、ウ ォール オランダ国5656、アーアー、アインドーフ ェン、プロフ.ホルストラーン、6

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 集積回路と、アンテナと、誘電体および第一ならびに第二のキャパシタ電極を
    有する第一のキャパシタとを備えるトランスポンダであって、このトランスポン
    ダが 誘電材料からなる第一の層と、 その一部をアンテナが構成する第一の導電パターン層と、 誘電材料からなる第二の層と、 第二の導電パターン層とから積層され、 前記第二のパターン層が前記集積回路の第一の電極と前記第二のキャパシタ電
    極とを含むことを特徴とするトランスポンダ。
  2. 【請求項2】 前記第一のパターン層が前記第一キャパシタ電極および第三のキャパシタ電極
    を含み、 前記第二のパターン層が第四のキャパシタ電極を含み、 前記第三および第四のキャパシタ電極が誘電材料からなる前記第二の層ととも
    に第二のキャパシタを構成し、 前記第一のキャパシタが前記集積回路と前記アンテナ間の第一の接続を構成し
    、そして 前記第二のキャパシタが前記アンテナと前記集積回路間の第二の接続を構成す
    ることを特徴とする請求項1記載のトランスポンダ。
  3. 【請求項3】 前記第一および第二のキャパシタ電極が同時にアンテナを構成することを特徴
    とする請求項2記載のトランスポンダ。
  4. 【請求項4】 前記第一のパターン層が前記第二のパターン層より大きな表面積を占めること
    を特徴とする請求項1または3記載のトランスポンダ。
  5. 【請求項5】 前記集積回路が第二の電極を含み、 半導体層、誘電材料からなる第三の層、および前記集積回路の前記第二の電極
    を含む第三の導電パターン層から成る積層が前記第二のパターン層の上に配置さ
    れ、そして 前記積層の上に誘電材料からなる第四の層が配置されることを特徴とする請求
    項1あるいは2記載のトランスポンダ。
  6. 【請求項6】 前記半導体層が有機材料から成ることを特徴とする請求項5記載のトランスポ
    ンダ。
  7. 【請求項7】 前記第一乃至第三のパターン層の少なくとも一つがドーピングされた有機ポリ
    マー材から成ることを特徴とする請求項5記載のトランスポンダ。
  8. 【請求項8】 前記誘電材料からなる第一の層のエッジゾーンと前記誘電材料からなる第二の
    層のエッジゾーンが互いに接着され、 前記誘電材料から成る第一および第四の層を有する実質的に中断のない保護層
    が存在することを特徴とする請求項5または6記載のトランスポンダ。
  9. 【請求項9】 前記第一のパターン層が第一のコンタクト面を含み、 前記第二のパターン層が第二のコンタクト面を含み、そして 前記第一および第二のコンタクト面が互いに接触することを特徴とする請求項
    4または5記載のトランスポンダ。
  10. 【請求項10】 集積回路と、アンテナと、第一のキャパシタとを有するトランスポンダを備え
    るアプライアンスであって、前記トランスポンダは請求項1乃至9のいずれかに
    記載のトランスポンダであることを特徴とするアプライアンス。
JP2001560951A 2000-02-14 2001-01-18 トランスポンダおよびアプライアンス Pending JP2003523700A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00200471.1 2000-02-14
EP00200471 2000-02-14
PCT/EP2001/000509 WO2001061644A1 (en) 2000-02-14 2001-01-18 Transponder and appliance

Publications (1)

Publication Number Publication Date
JP2003523700A true JP2003523700A (ja) 2003-08-05

Family

ID=8171006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001560951A Pending JP2003523700A (ja) 2000-02-14 2001-01-18 トランスポンダおよびアプライアンス

Country Status (5)

Country Link
US (1) US6700796B2 (ja)
EP (1) EP1181666A1 (ja)
JP (1) JP2003523700A (ja)
TW (1) TW550627B (ja)
WO (1) WO2001061644A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7204425B2 (en) 2002-03-18 2007-04-17 Precision Dynamics Corporation Enhanced identification appliance
JP4141857B2 (ja) * 2003-02-18 2008-08-27 日立マクセル株式会社 半導体装置
DE10317731A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Transponder und Verfahren zu dessen Herstellung
AU2004269715A1 (en) * 2003-08-29 2005-03-10 Peter S. Atherton A radio frequency identification tag with tamper detection capability
DE102004038528A1 (de) * 2004-08-07 2006-03-16 Atmel Germany Gmbh Halbleiterstruktur
DE602005022746D1 (de) 2004-09-09 2010-09-16 Semiconductor Energy Lab Drahtloser chip
EP1839335A4 (en) * 2005-01-21 2011-09-14 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US8201746B2 (en) 2006-01-24 2012-06-19 Agency For Science, Technology And Research On-chip antenna and a method of fabricating the same
US9047548B2 (en) * 2006-06-07 2015-06-02 Nxp B.V. Semiconductor chip, transponder and method of manufacturing a transponder
DE102007046679B4 (de) 2007-09-27 2012-10-31 Polyic Gmbh & Co. Kg RFID-Transponder
FR2927441B1 (fr) * 2008-02-13 2011-06-17 Yannick Grasset Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif
FR2936096B1 (fr) * 2008-09-12 2011-01-28 Yannick Grasset Procede de fabrication d'objets portatifs sans contact

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113411A (ja) * 1997-06-13 1999-01-06 Hitachi Chem Co Ltd Icカード
JPH11167612A (ja) * 1997-12-02 1999-06-22 Hitachi Ltd 無線icカード

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1208646B (it) * 1987-06-11 1989-07-10 Sgs Mocroelettronica S P A Fasi di mascherature. procedimento per la fabbricazione di condensatori in processi cmos e nmos con riduzione del numero di
US5202752A (en) * 1990-05-16 1993-04-13 Nec Corporation Monolithic integrated circuit device
US5281769A (en) * 1990-11-05 1994-01-25 Nippon Telegraph And Telephone Corporation Dewall plating technique
US5430441A (en) * 1993-10-12 1995-07-04 Motorola, Inc. Transponding tag and method
EP1014302B1 (en) * 1998-07-08 2005-09-21 Dai Nippon Printing Co., Ltd. Noncontact ic card and manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113411A (ja) * 1997-06-13 1999-01-06 Hitachi Chem Co Ltd Icカード
JPH11167612A (ja) * 1997-12-02 1999-06-22 Hitachi Ltd 無線icカード

Also Published As

Publication number Publication date
US6700796B2 (en) 2004-03-02
WO2001061644A1 (en) 2001-08-23
EP1181666A1 (en) 2002-02-27
TW550627B (en) 2003-09-01
US20030042572A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
US7068139B2 (en) Inductor formed in an integrated circuit
US7112502B2 (en) Method to fabricate passive components using conductive polymer
US7280024B2 (en) Integrated transformer structure and method of fabrication
US7202152B2 (en) Semiconductor device with inductive component and method of making
CN105874596B (zh) 半导体模块
CN102593046A (zh) 制造半导体器件封装件的方法
JP2003523700A (ja) トランスポンダおよびアプライアンス
US6939788B2 (en) Semiconductor device with inductive component and method of making
WO2001039220A1 (en) Inductor for integrated circuit and methods of manufacture
US7557426B2 (en) Integrated capacitor structure
MX2011004516A (es) Proceso para producir un producto transpondedor de rfid, y el producto tranpondedor de rfid producido usando el proceso.
CN101800216B (zh) 具有电磁干扰保护的电子模块
CN1871675B (zh) 具有电压控制的电容的有机电容器
CN114709054A (zh) 一种片上电感及其制作方法
KR20110099696A (ko) 유기 전자 회로
US20060164321A1 (en) Antenna and production method thereof
JP2006261297A (ja) 半導体装置及びその製造方法
EP1128435A2 (en) Microwave electric elements using porous silicon dioxide layer and forming method of same
US20080171418A1 (en) Method to Fabricate Passive Components Using Conductive Polymer
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
CN100501952C (zh) 具有埋入被动元件的晶粒承载用封装基板及其制造方法
US20040021176A1 (en) Integrated circuit device and electronic device
TWI284420B (en) Semiconductor chip with partially embedded decoupling capacitors
KR200263538Y1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426